减小芯片外电感占用空间的电路结构的制作方法
【专利摘要】本实用新型涉及电子【技术领域】，具体涉及一种电路结构。减小芯片外电感占用空间的电路结构，包括一芯片，芯片上分布有焊盘，焊盘被划分为多个区域，区域之间的间隙中设置一第一外接电感，第一外接电感的两端分别连接跨区域的两个焊盘。本实用新型通过将芯片的焊盘划分为多个区域，在芯片的相应引脚需要外接电感时，于区域之间的间隙中设置外接电感，可以最大程度节约印制电路板的空间，有利于电路结构的小型化；同时使得电感与芯片的连接引脚尽可能短，有利于改善电路性能。
【专利说明】减小芯片外电感占用空间的电路结构
【技术领域】
[0001] 本实用新型涉及电子【技术领域】，具体涉及一种电路结构。
【背景技术】
[0002] 在便携式电子产品的电路中，芯片外围电路常常需要设置电感，以实现滤波、抑制 瞬间电流、降低电磁干扰（Electromagnetic Interference, EMI)及功率转换等功能，然而 上述电感的设置常常会过多地占用印制电路板的空间，在轻小型便携式电子设备快速发展 的今天，传统的电感布局往往不能满足使用要求，并且不合理的布局还会影响电路性能并 对电路的稳定性产生干扰。 实用新型内容
[0003] 本实用新型的目的在于，提供一种减小芯片外电感占用空间的电路结构，解决以 上技术问题。
[0004] 本实用新型所解决的技术问题可以采用以下技术方案来实现：
[0005] 减小芯片外电感占用空间的电路结构，其中，包括一芯片，所述芯片上分布有焊 盘，所述焊盘被划分为多个区域，所述区域之间的间隙中设置第一外接电感，所述第一外接 电感的两端分别连接跨所述区域的两个焊盘。
[0006] 优选地，设定位置的一焊盘与另一相邻焊盘连接第二外接电感，所述第二外接电 感环绕设定位置的所述焊盘和/或所述相邻焊盘。
[0007] 优选地，所述焊盘被划分为第一区域、第二区域，所述第一区域位于所述第二区域 的外部并围绕所述第二区域，所述第一区域与所述第二区域之间的间隙中设置所述第一外 接电感，所述第一外接电感的一端连接所述第一区域的一个焊盘，所述第一外接电感的另 一端连接所述第二区域的一个焊盘。
[0008] 优选地，所述第一区域位于所述芯片的中心位置，所述第二区域位于所述芯片的 边缘位置。
[0009] 优选地，所述第一区域与所述第二区域之间的间隙大于所述设定位置的焊盘与相 邻的所述焊盘之间的间隙。
[0010] 优选地，包括多个所述设定位置，所述设定位置位于所述第一区域或所述第二区 域。
[0011] 优选地，每一所述焊盘上设置与所述焊盘的大小相对应的焊球。
[0012] 有益效果：由于采用以上技术方案，本实用新型通过将芯片的焊盘划分为多个区 域，区域之间的间隙中设置外接电感，可以最大程度节约印制电路板的空间，有利于电路结 构的小型化；同时使得电感与芯片的连接引脚尽可能短，有利于改善电路性能。
【专利附图】
【附图说明】
[0013] 图1为本实用新型的一种实施例的芯片结构示意图；
[0014] 图2为本实用新型的图1的剖视图；
[0015] 图3为本实用新型一种实现的工艺方案流程图。
【具体实施方式】
[0016] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的 实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动的前提 下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0017] 需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可 以相互组合。
[0018] 下面结合附图和具体实施例对本实用新型作进一步说明，但不作为本实用新型的 限定。
[0019] 参照图1、图2,减小芯片外电感占用空间的电路结构，其中，包括一芯片1，芯片1 上分布有焊盘，焊盘被划分为多个区域，区域之间的间隙中设置一第一外接电感3,第一外 接电感3的两端分别连接跨区域的两个焊盘。
[0020] 本实用新型通过将芯片的焊盘划分为多个区域，在芯片的相应引脚需要外接电感 时，区域之间的间隙中设置外接电感，可以最大程度节约印制电路板的空间，有利于电路结 构的小型化；同时使得电感与芯片的连接引脚尽可能短，有利于改善电路性能。
[0021] 作为本实用新型的一种优选的实施例，设定位置的一焊盘与另一相邻焊盘连接第 二外接电感4,第二外接电感4环绕设定位置的焊盘和/或相邻焊盘。优选地，第二外接电 感4的一部分线圈环绕设定位置的焊盘，第二外接电感的其余部分线圈环绕相邻焊盘，以 最大程度地利用焊盘之间的空间。
[0022] 作为本实用新型的一种优选的实施例，焊盘被划分为第一区域、第二区域，第一区 域位于第二区域的外部并围绕第二区域，第一区域与第二区域之间的间隙中设置第一外接 电感3,第一外接电感3的一端连接第一区域的一个焊盘，第一外接电感3的另一端连接第 二区域的一个焊盘。第一外接电感3可以为长条状，沿间隙的长度方向自一端向另一端延 伸。
[0023] 作为本实用新型的一种优选的实施例，第一区域位于芯片1的中心位置，第二区 域位于芯片1的边缘位置。
[0024] 作为本实用新型的一种优选的实施例，包括多个设定位置，设定位置位于第一区 域或第二区域。如图1中所示，第二外接电感4位于芯片的外围区域。
[0025] 作为本实用新型的一种优选的实施例，第一区域与第二区域之间的间隙大于设定 位置的焊盘与相邻焊盘之间的间隙。可以在第一区域与第二区域之间的间隙中放置尺寸较 大的外接电感，如图1中所示第一外接电感3。
[0026] 作为本实用新型的一种优选的实施例，每一焊盘上设置与焊盘的大小相对应的焊 球2。焊球2之间的间距范围小于1. 0mm，或者，焊球2之间的间距范围为1. 0mm至1. 5mm。
[0027] 作为本实用新型的一种改进的实施例，设定位置的焊盘的面积大于相邻的焊盘的 面积，在芯片上设定位置处设置尺寸更大的焊盘，并在焊盘上设置相对应的焊球，使得互连 结构的截面积增大，流经互连结构上的电流增大，可以减小芯片在设定位置与电路板之间 的寄生电阻，有利于电路性能的改善。
[0028] 本实用新型可以通过以下工艺方案实现，参照图3所示：
[0029] 步骤S1 :在芯片的焊盘面上丝网印制焊膏，植球机可以采用真空抽吸原理的植球 机，将芯片装在定位夹具上，芯片的焊盘面朝上，对准植球机的植球单元，植球单元的吸嘴 吸取待放置的锡球，外接电感连同连接在两端的锡球也同时被相应的吸嘴吸取；
[0030] 步骤S2 :放置锡球至芯片的对应焊盘上；
[0031] 步骤S3 :回流焊将焊盘上的锡球熔化，使其固定在焊盘上；
[0032] 步骤S4 :通过定位装置将芯片的焊球面正对印制电路板的相应连接位置上；
[0033] 步骤S5 :通过对芯片和印制电路板同时加热，实现芯片和印制电路板互连。
[0034] 本实用新型也可以采用其他可替代的方式实现。
[0035] 以上所述仅为本实用新型较佳的实施例，并非因此限制本实用新型的实施方式及 保护范围，对于本领域技术人员而言，应当能够意识到凡运用本实用新型说明书及图示内 容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本实用新型的保护范 围内。
【权利要求】
1. 减小芯片外电感占用空间的电路结构，其特征在于，包括一芯片，所述芯片上分布有 焊盘，所述焊盘被划分为多个区域，所述区域之间的间隙中设置第一外接电感，所述第一外 接电感的两端分别连接跨所述区域的两个焊盘。
2. 根据权利要求1所述的减小芯片外电感占用空间的电路结构，其特征在于，设定位 置的一焊盘与另一相邻焊盘连接第二外接电感，所述第二外接电感环绕设定位置的所述焊 盘和/或所述相邻焊盘。
3. 根据权利要求2所述的减小芯片外电感占用空间的电路结构，其特征在于，所述焊 盘被划分为第一区域、第二区域，所述第一区域位于所述第二区域的外部并围绕所述第二 区域，所述第一区域与所述第二区域之间的间隙中设置所述第一外接电感，所述第一外接 电感的一端连接所述第一区域的一个焊盘，所述第一外接电感的另一端连接所述第二区域 的一个焊盘。
4. 根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，所述第 一区域位于所述芯片的中心位置，所述第二区域位于所述芯片的边缘位置。
5. 根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，所述第 一区域与所述第二区域之间的间隙大于所述设定位置的焊盘与相邻的所述焊盘之间的间 隙。
6. 根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，包括多 个所述设定位置，所述设定位置位于所述第一区域或所述第二区域。
7. 根据权利要求1所述的减小芯片外电感占用空间的电路结构，其特征在于，每一所 述焊盘上设置与所述焊盘的大小相对应的焊球。
【文档编号】H01L23/488GK203882998SQ201420279903
【公开日】2014年10月15日 申请日期:2014年5月28日 优先权日:2014年5月28日
【发明者】樊茂 申请人:展讯通信（上海）有限公司