电容结构以及堆叠型电容结构的制作方法
【专利摘要】本实用新型提供一种电容结构及堆叠型电容结构，其中电容结构包括导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷；第一介电层，覆盖所述第一表面以及所述第一凹陷；以及第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。本实用新型可以使电容结构及堆叠型电容结构具有较高的集成度以及较高的电容量。
【专利说明】电容结构以及堆叠型电容结构
【技术领域】
[0001]本实用新型涉及半导体组件以及堆叠型半导体组件，尤其涉及一种电容结构以及堆叠型电容结构。
【背景技术】
[0002]随着科技的进步,半导体组件的应用越来越广，在计算机、通讯(Communicat1n)与消费性电子(Consumer Electronics)产品领域,都需要大量使用具有不同功能的半导体组件。在上述的半导体组件中，电容是一个基本且重要的组件。在电路上来说，为了使负载的电压稳定，会在靠近负载的地方配置一个电容用来稳压。因此，对集成电路上的电路模块来说，最理想的偏压方式是在连接工作电压端及接地端配置电容器。
[0003]然而，随着半导体组件集成度(integrat1n)的增加，组件的尺寸逐渐缩小，可供电容极板使用的芯片面积因而被迫缩减。换言之，随着芯片尺寸的缩小，已逐渐无法使用较大面积的电容极板，电容器的储存电容值也因此相对减少。如此一来，此电容值的减少可能造成储存数据的错误。因此，如何在现行的集成电路制程中提出一种具有高集成度且高电容量的电容结构，以提升电容器性能，成为目前集成电路设计中的首要课题。
实用新型内容
[0004]本实用新型的目的在于提供一种电容结构以及堆叠型电容结构，解决了现有技术中电容结构以及堆叠型电容结构集成度不高，电容量较低的技术问题，使其具有较高的集成度以及较高的电容量。
[0005]为了解决上述技术问题，本实用新型的一种一种电容结构，包括:
[0006]导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷；
[0007]第一介电层，覆盖所述第一表面以及所述第一凹陷；以及
[0008]第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。
[0009]作为本实用新型上述电容结构的进一步改进，所述第一凹陷的数量为两个以上。
[0010]作为本实用新型上述电容结构的进一步改进，所述电容结构还包括:
[0011]第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及
[0012]第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
[0013]作为本实用新型上述电容结构的进一步改进，所述第一凹陷实质上与所述第二凹陷对齐。
[0014]作为本实用新型上述电容结构的进一步改进，所述第一凹陷实质上不与所述第二凹陷对齐。
[0015]为了解决上述技术问题，本实用新型的一种堆叠型电容结构，包括至少两个如前所述的电容结构，其中这些电容结构堆叠设置，而这些电容结构彼此并联，且任两个相邻的电容结构之间存在至少一个孔隙。
[0016]作为本实用新型上述堆叠型电容结构的进一步改进，在沿着各所述导电基板的纵向方向上，所述堆叠型电容结构的长度实质上介于0.1公分至1.5公分之间。
[0017]作为本实用新型上述堆叠型电容结构的进一步改进，在沿着各所述导电基板的横向方向上，所述堆叠型电容结构的宽度实质上介于0.1公分至1.5公分之间。
[0018]作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，各所述电容结构的导电基板及第一金属层分别电性连接至所述第一连接件及所述第二连接件。
[0019]作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，其中任两个相邻的电容结构的导电基板分别电性连接至所述第一连接件以及所述第二连接件。
[0020]作为本实用新型上述堆叠型电容结构的进一步改进，至少部分所述电容结构各自还包括:
[0021]第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及
[0022]第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
[0023]作为本实用新型上述堆叠型电容结构的进一步改进，具有所述第二凹陷的电容结构的所述第一凹陷实质上与所述第二凹陷对齐。
[0024]作为本实用新型上述堆叠型电容结构的进一步改进，具有所述第二凹陷的电容结构的所述第一凹陷实质上不与所述第二凹陷对齐。
[0025]作为本实用新型上述堆叠型电容结构的进一步改进，所述堆叠型电容结构还包括第一连接件以及第二连接件，所述导电基板的其中之一电性连接至所述第一连接件，其对应的第一金属层和/或第二金属层电性连接至所述第二连接件。
[0026]与现有技术相比，本实用新型的电容结构的导电基板与金属层各具有多个相应的凹陷，因此能提供较大的表面积，进而可产生较大的电容值。此外，由于电容结构的单位电容值提高，电容结构的体积可随之减少。因此，本实用新型的电容结构不仅能提供较高的电容值也具有较高的集成度。除此之外，本实用新型还通过并联至少两个具有多个相应的凹陷的电容结构来形成一个堆叠型电容结构，以使各电容结构的电容值彼此相加，因而可进一步增加此堆叠型电容结构的集成度及电容值，提升堆叠型电容结构的性能。
【专利附图】
【附图说明】
[0027]图1为本实用新型一实施例的一种电容结构的剖面示意图。
[0028]图2为本实用新型另一实施例的一种电容结构的剖面示意图。
[0029]图3至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。
【具体实施方式】
[0030]以下将结合附图所示的【具体实施方式】对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
[0031]图1为本实用新型一实施例的一种电容结构的剖面示意图。请参照图1，在本实施例中，电容结构100包括导电基板110、第一介电层120以及第一金属层130。导电基板110包括第一表面112以及位于第一表面112上的至少一个第一凹陷114。在本实施例中，第一凹陷114的数量可为两个以上，且第一凹陷114的凹陷开口面积不小于其凹陷底部面积，此外，其凹陷外形可为金字塔形、锥形或为沟槽状。第一介电层120覆盖第一表面112以及第一凹陷114。第一金属层130覆盖第一介电层120,其中，第一介电层120与第一金属层130如图1所示具有与第一凹陷114相应的凹陷结构。也就是说，第一介电层120与第一金属层130分别共形(conformal)地覆盖导电基板110。导电基板110的材料可包括金属材料或半导体材料，如硅或碳化硅，也可为氮化砷、氮化磷、氮化镓等三五族απ-v族)或二六族(I1-V I族)化合物半导体，在本实施例中，导电基板110为低电阻的硅基板，当然，本实施例并不以此为限。在其他实施例中，导电基板110可还包括至少一个导电层，其共形地覆盖第一表面112以及第一凹陷114，使第一介电层120位于导电层与对应的第一金属层130之间。如此配置，本实施例的导电基板110可通过其第二导电层190导电而与第一金属层130产生电容,导电基板110因而无须为成本较为昂贵的低电阻的娃基板或金属基板,而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
[0032]图2为本实用新型另一实施例的一种电容结构的剖面示意图。在此必须说明的是，本实施例的电容结构10a与图1的电容结构100相似，因此本实施例沿用前述实施例的部分组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，本实施例不再重复赘述。请参照图2,本实施例的电容结构10a还包括第二介电层140以及第二金属层150。导电基板110还包括与第一表面112相对的第二表面116以及位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116以及第二凹陷118，第二金属层150则覆盖第二介电层140，其中，第二介电层140与第二金属层150如图2所示具有与第二凹陷118相应的凹陷结构。也就是说，第二介电层140与第二金属层150分别共形(conformal)地覆盖导电基板110。
[0033]在本实施例中，第二凹陷118的凹陷开口面积不小于其凹陷底部面积，且第一凹陷114实质上与第二凹陷118对齐。此外，第二凹陷118的凹陷外形可为金字塔形、锥形或为沟槽状。具体而言，各第一凹陷114实质上在沿着导电基板110的厚度方向Dl上与第二凹陷118的其中之一对齐。当然，在本实用新型的其他实施例中，第一凹陷114也可实质上不与第二凹陷118对齐。也就是说，第一凹陷114与第二凹陷118可彼此呈交错排列。第二凹陷118的数量可等同于第一凹陷114的数量，也可不同于第一凹陷114的数量。本实用新型并不对第一凹陷114及第二凹陷118的数量和排列方式做限制，设计者可依实际产品需求自行对其做些许的调整及更动。
[0034]如此配置，由于电容结构100、100a的导电基板110与金属层130、150具有多个相应的凹陷，因而具有较大的表面积，进而可产生较大的电容值。甚至由于电容结构100、100a的单位电容值提高，电容结构100、100a的体积可因此而减少，进而可减少电容结构100、10a所占用的芯片面积。
[0035]图3至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。请先参照图3，本实施例的堆叠型电容结构10包括至少两个如图1所示的电容结构100。电容结构100堆叠设置，且电容结构100彼此并联，其中，任两个相邻的电容结构100之间存在至少一个由电容结构100上的凹陷与其相邻结构如另一电容结构或连接件等所共同包围形成的孔隙Cl (cavity)，即孔隙Cl的数量相当于第一凹陷114的数量。如此，通过并联各电容结构100，此堆叠型电容结构10的电容值实质上即为各电容结构100的电容值的总和。因此，本实施例的堆叠型电容结构10具有更高的集成度且能提供更高的电容值。
[0036]在本实施例中，堆叠型电容结构10还包括第一连接件160以及第二连接件170，且各电容结构100的导电基板110及第一金属层130分别电性连接至第一连接件160及第二连接件170。第一连接件160以及第二连接件170的材料可包括金属或半导体。更具体地说，任两个相邻的电容结构100的导电基板110分别电性连接至第一连接件160以及第二连接件170，而各电容结构100的导电基板110及第一金属层130分别电性连接至不同的连接件160、170，以形成如图3所示的并联结构。当然，本实施例仅用来举例说明，本实用新型并不限定堆叠型电容结构10的电容结构数量及并联方式，只要堆叠型电容结构的电容结构彼此并联，而使各电容结构的电容值相加，此堆叠型电容结构即为本实用新型所要保护的范围。
[0037]除此之外，在本实施例中，堆叠型电容结构10还包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130接触的表面上,举例来说，第一导电层180可如图3所示分别设置于与各第一金属层130接触的第二连接件170以及与各第一金属层130接触的导电基板110的表面上，以使各第一金属层130与对应的第二连接件170及导电基板110接合并形成电性连接。
[0038]图4为本实用新型另一实施例的一种堆叠型电容结构的剖面示意图。请参照图4，本实施例的堆叠型电容结构1a包括至少两个如图2所示的电容结构100a，其中，电容结构10a堆叠设置且彼此并联。各电容结构10a如前所述包括第二介电层140及第二金属层150，导电基板110则包括位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116及第二凹陷118,而第二金属层150则覆盖第二介电层140。第二介电层140与第二金属层150具有与第二凹陷118相应的凹陷结构，使任两个相邻的电容结构100之间存在至少一个孔隙。如此,通过并联上述的各电容结构100a，使各电容结构10a的电容值相加，此堆叠型电容结构1a因而可具有更高的电容值。
[0039]在本实施例中，堆叠型电容结构1a还包括第一连接件160以及第二连接件170。导电基板110的其中之一电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。更具体来说，导电基板110可例如都电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则都电性连接至第二连接件170，以形成如图4所示的并联结构。当然，本实施例仅用以举例说明，本实用新型并不限定堆叠型电容结构1a的电容结构数量及并联方式。
[0040]除此之外，在本实施例中，堆叠型电容结构1a还可包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130及第二金属层150接触的表面上。举例来说，第一导电层180可如图4所示分别设置于与各第一金属层130及各第二金属层150接触的第二连接件170的表面上，以使各第一金属层130及各第二金属层150分别与对应的第二连接件170接合并形成电性连接。
[0041]图5为本实用新型另一实施例的一种堆叠型电容结构的剖面示意图。请参照图5，本实施例的堆叠型电容结构1b包括至少两个堆叠设置且彼此并联的电容结构，其中，至少部分的电容结构为如图2所示的电容结构100a。也就是说，堆叠型电容结构1b所包括的电容结构中，至少部分的电容结构还包括第二介电层140及第二金属层150，导电基板110则还包括位于第二表面116上的至少一个第二凹陷118。第二介电层140覆盖第二表面116及第二凹陷118，而第二金属层150则覆盖第二介电层140。第二介电层140与第二金属层150具有与第二凹陷118相应的凹陷结构。简单来讲，堆叠型电容结构1b可由至少一个电容结构100以及至少一个电容结构10a堆叠设置且彼此并联而成。
[0042]在本实施例中，具有第二凹陷118的电容结构IlOa的第一凹陷114实质上与第二凹陷118对齐。当然，在本实用新型的其他实施例中，具有第二凹陷118的电容结构IlOa的第一凹陷114也可实质上不与第二凹陷118对齐。也就是说，堆叠型电容结构1b的各电容结构IlOa的第一凹陷114与第二凹陷118彼此可呈交错排列，且第二凹陷118的数量可等同于第一凹陷114的数量，也可不同于第一凹陷114的数量。
[0043]在本实施例中，堆叠型电容结构1b还可包括第一连接件160以及第二连接件170，其中，导电基板110的其中之一电性连接至第一连接件160，而其对应的第一金属层130和/或第二金属层150则电性连接至第二连接件170。更具体地讲，导电基板110可例如都电性连接至第一连接件160，而其对应的第一金属层130和/或第二金属层150则都电性连接至第二连接件170，以形成如图5所示的并联结构。当然，本实施例仅用以举例说明，本实用新型并不限定堆叠型电容结构1b的电容结构数量及并联方式。
[0044]除此之外，在本实施例中，堆叠型电容结构1b还可包括多个第一导电层180，其中，第一导电层180分别设置于与各导电基板110的第一金属层130及第二金属层150接触的表面上。举例而言，第一导电层180可如图5所示分别设置于与各第一金属层130及各第二金属层150接触的第二连接件170的表面上，以使各第一金属层130及各第二金属层150分别与对应的第二连接件170接合并形成电性连接。如此，通过并联电容结构100、100a，可使各电容结构10UOOa的电容值彼此相加，此堆叠型电容结构1b因而可具有更高的集成度及更高的电容值。
[0045]图6至图8为本实用新型不同实施例的堆叠型电容结构的剖面示意图。在此必须说明的是，图6至图8的实施例沿用前述图3至图5的实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
[0046]请先参照图6，本实施例的堆叠型电容结构1c与图3的堆叠型电容结构10相似，其中二者主要差异之处在于:在本实施例中，堆叠型电容结构1c的各导电基板110还包括至少一个第二导电层190。在本实施例中，各导电基板110具有第二导电层190,其共形地覆盖各导电基板110的第一表面112以及第一凹陷114,并位于各导电基板110与对应的第一介电层120之间，而各导电基板110的第二导电层190及第一金属层130分别电性连接至第一连接件160及第二连接件170。如此配置，本实施例的导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而与第一金属层130产生电容。因此，导电基板110无须为成本较为昂贵的低电阻的硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
[0047]请再参照图7，本实施例的堆叠型电容结构1d与图4的堆叠型电容结构1a相似，其中二者主要差异之处在于:在本实施例中，堆叠型电容结构1d的各导电基板110还包括至少一个第二导电层190。在本实施例中,各导电基板110具有两个第二导电层190,其分别共形地覆盖其导电基板110的第一表面112与第二表面116及其对应的第一凹陷114与第二凹陷118。并且,第二导电层190分别位于各导电基板110与对应的介电层120、140之间，而导电基板110的第二导电层190与其对应的金属层130、150分别连接至不同的连接件。举例而言，如图7所示，导电基板110的第二导电层190电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。如此配置，本实施例的各导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而分别与其对应的金属层130、150产生电容。因此，导电基板110无须为成本较为昂贵的低电阻硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
[0048]请再参照图8，本实施例的堆叠型电容结构1e与图5的堆叠型电容结构1e相似，其中二者主要差异之处在于:在本实施例中，堆叠型电容结构1e的各导电基板110还包括至少一个第二导电层190。在本实施例中，各导电基板110的第二导电层190分别共形地覆盖具有第一凹陷114和/或第二凹陷118的第一表面112和/或第二表面116。并且，第二导电层190分别位于各导电基板110与对应的介电层120、140之间，而导电基板110的第二导电层190与其对应的金属层130、150分别连接至不同的连接件。举例而言，如图7所示，导电基板110的第二导电层190电性连接至第一连接件160，而其对应的第一金属层130及第二金属层150则电性连接至第二连接件170。如此配置，本实施例的各导电基板110可通过其第二导电层190电性连接至对应的连接件160/170而分别与其对应的金属层130、150产生电容。因此，导电基板110无须为成本较为昂贵的低电阻硅基板或金属基板，而可为一般的硅基板或其他适当基材，进一步降低其制造成本。
[0049]如此，通过并联电容结构100、100a，可使各电容结构100、100a的电容值彼此相力口，堆叠型电容结构10、10a、10b、10c、10d、10e因而可具有更高的集成度及更高的电容值。并且，由于堆叠型电容结构10、10a、10b、10c、1cUlOe的导电基板110与金属层130、150各具有多个相应的凹陷，表面积因而增加，进而可产生较大的电容值。甚至由于堆叠型电容结构10、10a、10b、10c、10d、10e的电容值提高，堆叠型电容结构10、10a、10b、10c、1cU 1e的体积可因而减少。在本实施例中，堆叠型电容结构10、10a、10b、10c、1cUlOe在沿着各导电基板110的纵向方向以及横向方向上的长度皆约介于0.1公分至1.5公分之间。
[0050]综上所述，本实用新型的电容结构的导电基板与金属层各具有多个相应的凹陷，因此能提供较大的表面积，进而可产生较大的电容值。此外，由于电容结构的单位电容值提高，电容结构的体积可随之减少。因此，本实用新型的电容结构不仅能提供较高的电容值也具有较高的集成度。除此之外，本实用新型还通过并联至少两个具有多个相应的凹陷的电容结构来形成一个堆叠型电容结构，以使各电容结构的电容值彼此相加，因而可进一步增加此堆叠型电容结构的集成度及电容值，提升堆叠型电容结构的性能。
[0051]应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
[0052]上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种电容结构，其特征在于，包括: 导电基板，所述导电基板包括第一表面以及位于所述第一表面上的至少一个第一凹陷； 第一介电层，覆盖所述第一表面以及所述第一凹陷；以及 第一金属层，覆盖所述第一介电层，其中所述第一介电层与所述第一金属层具有与所述第一凹陷相应的凹陷结构。
2.根据权利要求1所述的电容结构，其特征在于，所述第一凹陷的数量为两个以上。
3.根据权利要求1所述的电容结构，其特征在于，所述电容结构还包括: 第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及 第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
4.根据权利要求3所述的电容结构，其特征在于，所述第一凹陷实质上与所述第二凹陷对齐。
5.根据权利要求3所述的电容结构，其特征在于，所述第一凹陷实质上不与所述第二凹陷对齐。
6.—种堆叠型电容结构，其特征在于，包括至少两个权利要求1所述的电容结构，其中这些电容结构堆叠设置，而这些电容结构彼此并联，且任两个相邻的电容结构之间存在至少一个孔隙。
7.根据权利要求6所述的堆叠型电容结构，其特征在于，在沿着各所述导电基板的纵向方向上，所述堆叠型电容结构的长度实质上介于0.1公分至1.5公分之间。
8.根据权利要求6所述的堆叠型电容结构，其特征在于，在沿着各所述导电基板的横向方向上，所述堆叠型电容结构的宽度实质上介于0.1公分至1.5公分之间。
9.根据权利要求6所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，各所述电容结构的导电基板及第一金属层分别电性连接至所述第一连接件及所述第二连接件。
10.根据权利要求6所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，其中任两个相邻的电容结构的导电基板分别电性连接至所述第一连接件以及所述第二连接件。
11.根据权利要求6所述的堆叠型电容结构，其特征在于，至少部分所述电容结构各自还包括: 第二介电层，其中所述导电基板还包括与所述第一表面相对的第二表面以及位于所述第二表面上的至少一个第二凹陷，且所述第二介电层覆盖所述第二表面以及所述第二凹陷；以及 第二金属层，覆盖所述第二介电层，其中所述第二介电层与所述第二金属层具有与所述第二凹陷相应的凹陷结构。
12.根据权利要求11所述的堆叠型电容结构，其特征在于，具有所述第二凹陷的电容结构的所述第一凹陷实质上与所述第二凹陷对齐。
13.根据权利要求11所述的堆叠型电容结构，其特征在于，具有所述第二凹陷的电容结构的所述第一凹陷实质上不与所述第二凹陷对齐。
14.根据权利要求11所述的堆叠型电容结构，其特征在于，所述堆叠型电容结构还包括第一连接件以及第二连接件，所述导电基板的其中之一电性连接至所述第一连接件，其对应的第一金属层和/或第二金属层电性连接至所述第二连接件。
【文档编号】H01L23/64GK203950800SQ201420389662
【公开日】2014年11月19日 申请日期:2014年7月15日 优先权日:2013年9月12日
【发明者】黄知澍, 潘锡明, 郑惟纲 申请人:璨圆光电股份有限公司