电容结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种电容结构及其形成方法。
【背景技术】
[0002]在现有的集成电路工艺中，金属-绝缘层-金属(MHl)结构的电容器是集成电路中的常用器件。金属-绝缘层-金属结构的电容器具有电阻值低、寄生电容(ParasiticCapacitance)小的优点，而且能够避免产生感应电压(Induced Voltage)，因此所述金属-绝缘层-金属结构的电容器在模拟电路、射频电路或混合信号电路中被广泛应用。
[0003]现有的金属-绝缘层-金属结构的平板电容器结构包括:衬底；位于衬底表面的器件层；位于器件层表面的第一电极层；位于第一电极层表面的介电层；位于介电层表面的第二电极层；位于第一电极层表面的第一导电结构，所述第一导电结构与第二电极层电隔离；位于第二电极层表面的第二导电结构，所述第二导电结构与第一电极层电隔离。
[0004]基于电容公式C= ε S/d( ε为介电常数，S为电极层面积，d为电极层之间的间距)，对于金属-绝缘层-金属结构的平板电容器结构来说，为了获得更大的电容，一种方法是增大所述第一电极层和第二电极层的重叠面积，不利于集成电路的集成化，以及半导体器件的微型化；另一种方法是减薄介电层的厚度，然而，厚度较薄的介电层形成难度较大，而且所形成的介电层的厚度均匀性较差，容易致使所形成的平板电容器的可靠性下降。
[0005]为了获得更大的电容，还有一种方法是形成若干层重叠设置的电容器结构，并使所述若干电容器之间实现并联，以此获得较大的总电容。
[0006]然而，现有的并联式的电容器结构复杂、且形成工艺复杂。
【发明内容】
[0007]本发明解决的问题是提供一种电容结构及其形成方法，简化电容结构，简化电容结构的形成方法。
[0008]为解决上述问题，本发明提供一种电容结构的形成方法，包括:提供衬底，所述衬底表面具有导电层；在所述导电层的部分表面形成若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；在所述衬底、导电层和第一电极层表面形成第一层间介质层；在所述第一层间介质层表面形成第二电极层，所述第二电极层位于相邻两个第一电极层之间的对应区域上方；在所述第二电极层两侧的侧壁表面和部分顶部表面形成相互分立的第二介电层、以及位于所述第二介电层表面的第三电极层；在所述第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层；在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。
[0009]可选的，所述第一导电结构、第二导电结构和第三导电结构的形成步骤包括:在所述第一层间介质层和第二层间介质层内形成第一开口、第二开口和第三开口，所述第一开口暴露出第二电极层表面，所述第二开口暴露出导电层表面，所述第三开口暴露出第一电极层和第三电极层表面；在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口内形成导电膜；平坦化所述导电膜直至暴露出所述第二层间介质层表面为止，在所述第一开口内形成第一导电结构，在所述第二开口内形成所述第二导电结构，在所述第三开口内形成所述第三导电结构。
[0010]可选的，所述第一开口、第二开口和第三开口的形成工艺包括:在所述第二层间介质层表面形成第一掩膜层，所述第一掩膜层暴露出部分第二层间介质层表面；以所述第一掩膜层为掩膜，刻蚀所述第二层间介质层，在所述第二层间介质层内形成第一初始开口、第二初始开口和第三初始开口，所述第一初始开口位于第二电极层上方，所述第二初始开口位于导电层上方，所述第三初始开口位于第一电极层和第三电极层上方；在形成所述形成第一初始开口、第二初始开口和第三初始开口之后，去除所述第一掩膜层；在去除所述第一掩膜层之后，形成第二掩膜层，以所述第二掩膜层为掩膜，刻蚀所述第一初始开口、第二初始开口和第三初始开口底部，刻蚀所述第一初始开口底部直至暴露出第二电极层表面，形成第一开口，刻蚀所述第二初始开口底部直至暴露出导电层表面，形成第二开口，刻蚀所述第三初始开口直至暴露出第一电极层和第三电极层表面，形成第三开口。
[0011]可选的，所述第二掩膜层还暴露出部分第一开口、第二开口和第三开口周围的第二层间介质层表面；在刻蚀所述第一初始开口、第二初始开口和第三初始开口底部的同时，刻蚀所暴露出的第二层间介质层。
[0012]可选的，所述第二掩膜层还覆盖部分第一初始开口、第二初始开口和第三初始开口的底部表面；以所述第二掩膜层为掩膜，刻蚀部分第一初始开口、第二初始开口和第三初始开口的底部，以形成所述第一开口、第二开口和第三开口。
[0013]可选的，所述第一导电结构、第二导电结构和第三导电结构的材料包括铜。
[0014]可选的，所述导电膜的形成工艺为铜电镀工艺。
[0015]可选的，所述铜电镀工艺包括:在所述第二层间介质层表面、以及所述第一开口、第二开口和第三开口的侧壁和底部表面形成种子层；采用电镀工艺在所述种子层表面生长金属层填充满所述第一开口、第二开口和第三开口，所述种子层和金属层形成所述导电膜。
[0016]可选的，所述种子层的材料为铜、招、钛、钽、氮化钛或氮化钽。
[0017]可选的，所述导电层的材料包括铜、铝、钛、钽、氮化钛、氮化钽中的一种或多种。
[0018]可选的，所述导电层的表面与衬底表面齐平。
[0019]可选的，所述衬底包括:半导体基底、以及位于半导体基底表面的器件层，所述导电层位于所述器件层内，所述器件层的表面为绝缘材料，且所述导电层的表面与所述器件层的表面齐平。
[0020]可选的，所述第一介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种；所述第二介电层的材料为氮化硅、氧化硅、氮氧化硅中的一种或多种。
[0021]可选的，所述第一电极层、所述第二电极层或所述第三电极层的材料为铝、钛、钽、氮化钛、氮化钽中的一种或多种。
[0022]可选的，还包括:在形成第一层间介质层之前，在所述衬底、导电层和第一电极层表面形成第一停止层，所述第一停止层的材料与第一层间介质层的材料不同。
[0023]可选的，所述第一层间介质层的材料为氧化硅；所述第一停止层的材料为氮化硅。
[0024]可选的，还包括:在形成第二层间介质层之前，在所述第一层间介质层、第二电极层和第三电极层表面形成第二停止层，所述第二停止层的材料与第二层间介质层的材料不同。
[0025]可选的，所述第二层间介质层的材料为氧化硅；所述第二停止层的材料为氮化硅。
[0026]可选的，所述第一导电结构与第二导电结构之间电连接。
[0027]相应的，本发明还提供一种采用上述任一项方法所形成的电容结构，包括:衬底，所述衬底表面具有导电层；位于所述导电层的部分表面的若干分立的第一介电层和第一电极层，所述第一电极层位于所述第一介电层表面；位于所述衬底、导电层和第一电极层表面的第一层间介质层；位于所述第一层间介质层表面的第二电极层，所述第二电极层位于相邻两个第一电极层之间的区域上方；位于部分第一层间介质层和部分第二电极层表面的若干分立的第二介电层和第三电极层，所述第三电极层位于所述第二介电层表面，两组所述第二介电层和第三电极层分别位于一个第二电极层的两侧；位于所述第一层间介质层、第二电极层和第三电极层表面的第二层间介质层；位于所述第一层间介质层和第二层间介质层内的第一导电结构、第二导电结构和第三导电结构，所述第一导电结构与第二电极层电连接，且所述第一导电结构与所述第三电极层电隔离，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接，且所述第三导电结构与第二电极层电隔离。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]本发明的形成方法中，在导电层表面形成若干分立的第一介电层和第一电极层之后，在所述衬底、导电层和第一电极层表面形成第一层间介质层，并且在第一层间介质层表面形成第二电极层；由于所述第二电极层位于相邻两个第一电极层之间的区域上方，使得所述第一电极层和第二电极层的位置相互交错。此外，所述第二介电层和第三电极层位于部分第二电极层表面，即所述第三电极层和第二介电层暴露出部分第二电极层。因此，在后续于第一层间介质层、第二电极层和第三电极层表面形成第二层间介质层之后，能够同时在所述第一层间介质层和第二层间介质层内形成第一导电结构、第二导电结构和第三导电结构；其中，所述第一导电结构用于与第二电极层电连接，所述第二导电结构用于与所述导电层电连接，所述第三导电结构分别用于与第一电极层和第三电极层电连接。由于所述第一导电结构、第二导电结构和第三导电结构能够同时形成，使得所述电容结构的形成工艺简化，而且所形成的电容结构的尺寸缩小。而所述导电层、第一电极层、第二电极层和第三电极层能够形成四个电容并联的结构，因此所形成的电容结构的电容值增大。
[0030]进一步，所述第一导电结构、第二导电结构和第三导电结构的形成步骤包括:在所述第一层间介质层和第二层间介质层内形成第一开口、第二开口和第三开口 ；同时在所述第一开口内形成第一导电结构，在所述第二开口内形成所述第二导电结构，在所述第三开口内形成所述第三导电结构。由于所述第一电极层和第二电极层的位置相互交错，且所述第三电极层和第二介电层暴露出部分第二电极层，因此，即使同时形成所述第一导电结构、第二导电结构和第三导电结构，也能够使所述第一导电结构与第二电极层电连接，所述第二导电结构与所述导电层电连接，所述第三导电结构分别与第一电极层和第三电极层电连接。因此，所述电容结构的形成工艺简化。
[0031]本发明的结构中，所述导电层表面具有若干分立的第一介电层和第一电极层之后，所述衬底、导电层和第一电极层表面具有第