基底穿孔的制造方法、硅穿孔结构及其电容控制方法

基底穿孔的制造方法、硅穿孔结构及其电容控制方法
【专利摘要】本发明公开了一种基底穿孔结构的制造方法、基底穿孔结构以及基底穿孔电容的控制方法。基底穿孔结构的制造方法包括下列步骤。提供基底，所述基底具有第一表面与第二表面。于基底的第一表面上形成沟槽。于沟槽中填入低电阻材料。于基底的第一表面上形成绝缘层。于基底的第一表面上形成开孔，其中开孔与沟槽的所在位置并不相同。于开孔的侧壁与底部以及第一表面的绝缘层上依序形成氧化物线路层、阻绝层以及导电种子层。以及，于开孔内填入导电材料。因此，基底穿孔结构可降低基板的噪音问题。
【专利说明】基底穿孔的制造方法、硅穿孔结构及其电容控制方法
【技术领域】
[0001]本发明是有关于一种芯片堆叠技术，且特别是有关于一种基底穿孔的制作方法、基底穿孔结构以及基底穿孔电容的控制方法。
【背景技术】
[0002]随着半导体技术不断进步，为了提高半导体元件的集成度以及满足高元件效能的需求，芯片堆叠技术开始蓬勃发展。其中，娃穿孔(through-silicon
[0003]-via ;TSV)技术更被视为应用于三维集成电路(3D IC)技术的新一代连接导线(interconnect)。
[0004]应用于集成电路立体堆叠的硅穿孔技术例如是先行在芯片的基底中形成高深宽比(aspect ratio)的开孔(hole),并于开孔中填入导体材料。然后,进行化学/机械研磨制程，将开孔外的导体材料移除。接着，将基底的背面移除一部分，以使基底的厚度变薄，并暴露出开孔中的导体材料。之后，将多个芯片以堆叠的方式接合在一起，并通过开孔中的导体材料而使这些芯片电性连接。
[0005]由于硅穿孔技术会贯穿芯片基板，从而使堆叠的芯片能相互传递信号，如此作法与传统在基板表面上制作电路元件的电路布局技术大不相同。因此，硅穿孔技术也产生许多新的问题尚待解决，例如:如何精确控制与导电通孔(Via) —同出现的金氧半导体(metal oxide semiconductor ；M0S)电容元件、如何降低两个相邻导电通孔(Via)之间的信号干扰、如何消除基板间噪音等问题也随之产生。

【发明内容】

[0006]本发明提供一种基底穿孔结构的制造方法、基底穿孔结构以及基底穿孔电容的控制方法，其通过内含低电阻材料的沟槽使基底表面与底部的电位近乎相同，来精确控制导电通孔所产生的耦合电容等元件，改善基板噪音以及通电导孔之间的信号干扰问题。
[0007]本发明提出一种基底穿孔的制造方法，包括下列步骤。提供基底，基底具有第一表面与第二表面。于基底的第一表面上形成沟槽。于沟槽中填入低电阻材料。于基底的第一表面上依序形成绝缘层。于基底的第一表面上形成开孔，其中开孔与沟槽的所在位置并不相同。于开孔的侧壁与底部以及第一表面的绝缘层上依序形成氧化物线路层、阻绝层以及导电种子层。以及，于开孔内填入导电材料。
[0008]该沟槽的位置位于该至少一开孔的位置所对应的几何中心。
[0009]于该至少一开孔内填入该导电材料后还包括下列步骤:在该基底的该第一表面上形成一基底连接孔，其中该基底连接孔与该沟槽的所在位置相同。
[0010]在该基底的该第一表面上形成该基底连接孔后还包括:于该基底连接孔内填入该低电阻材料或该导电材料。
[0011]该绝缘层为依序形成的第一氮化硅层、第一氧化硅层以及第二氮化硅层。
[0012]于该沟槽中填入该低电阻材料包括下列步骤:在该基底的该第一表面上形成低电阻表层，其中该沟槽中被填入该低电阻表层的该低电阻材料；以及从该第一表面移除该低电阻表层。
[0013]该低电阻材料包括P型硅、η型硅或导电金属。
[0014]该导电材料为铜。
[0015]于该至少一开孔内填入该导电材料的方法包括电化学电镀(electrochemicalPlating ；ECP)制程或化学机械研磨制程(chemical mechanical polishing, CMP)。
[0016]该沟槽或该至少一开孔的直径为0.1nm到3mm之间。
[0017]该沟槽或该至少一开孔的直径为Ium到30um之间。
[0018]该沟槽对应该至少一开孔的深度比例为0.1%到99.9%。
[0019]该沟槽对应该至少一开孔的深度比例为70%到99.9%。
[0020]本发明提出一种基底穿孔结构，此基底穿孔结构包括基底、沟槽、低电阻材料、绝缘层、至少一个开孔、氧化物线路层、阻绝层、导电种子层以及导电材料。基底具有第一表面与第二表面。沟槽位于基底的第一表面上。低电阻材料填于沟槽中。绝缘层则于基底的第一表面上。至少一个开孔位于基底的第一表面上，其中所述开孔与沟槽的所在位置并不相同。氧化物线路层、阻绝层以及导电种子层依序位于开孔的侧壁与底部以及第一表面的绝缘层上。导电材料则填于所述开孔内。
[0021]该沟槽的位置位于该至少一开孔位置相对应的几何中心。
[0022]还包括:基底连接孔，位于该基底的该第一表面上，其中该基底连接孔与该沟槽的所在位置相同。
[0023]该基底连接孔内包括该低电阻材料或该导电材料。
[0024]该低电阻材料包括P型硅、η型硅或导电金属。
[0025]该导电材料为铜。
[0026]该绝缘层为依序形成的第一氮化硅层、第一氧化硅层以及第二氮化硅层。
[0027]该沟槽或该至少一开孔的直径为0.1nm到3mm之间。
[0028]该沟槽或该至少一开孔的直径为Ium到30um之间。
[0029]该沟槽对应该至少一开孔的深度比例为0.1 %到99.9%。
[0030]该沟槽对应该至少一开孔的深度比例为70 %到99.9 %。
[0031 ] 本发明提出一种基底穿孔结构，此基底穿孔结构包括基底、绝缘体、沟槽以及多个开孔。基底具有第一表面与第二表面。绝缘层位于基底的第一表面上。沟槽位于基底的第一表面上，且沟槽填入低电阻材料。这些开孔位于基底的第一表面上，其中所述开孔与所述沟槽的所在位置并不相同，且所述开孔填入导电材料。其中，所述沟槽的所在位置位于所述开孔的位置的几何中心。
[0032]当该些开孔的数量为4且该些开孔为矩形设置时，该沟槽设置于由该些开孔形成之该矩形的几何中心。
[0033]当该些开孔的数量为2时，该沟槽设置于由该些开孔形成之直线的中间位置。
[0034]该些开孔的侧壁及底部由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层。
[0035]本发明提出一种基底穿孔电容的控制方法，其包括下列步骤。提供基底以及基底穿孔电容，所述基底具有第一表面与第二表面，其中所述基底的第一表面上形成至少一开孔，且所述开孔的侧壁由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层，以形成所述基底穿孔电容。施加第一电压至所述开孔的导电材料。以及，施加第二电压至所述基底，以控制所述基底穿孔电容。
[0036]还包括下列步骤:于该基底的该第一表面上形成沟槽，其中该至少一开孔与该沟槽的所在位置并不相同；该沟槽中填入低电阻材料；以及通过该沟槽施加该第二电压至该基底。
[0037]该沟槽的位置位于该至少一开孔的位置所对应的几何中心。
[0038]还包括下列步骤:在该基底的该第一表面上形成一基底连接孔，且于该基底连接孔内填入该低电阻材料或该导电材料，其中该基底连接孔与该沟槽的所在位置相同；以及通过该基底连接孔以及该沟槽施加该第二电压至该基底。
[0039]基于上述，本发明实施例之基底穿孔的制造方法及其结构能够通过内含低电阻材料的沟槽而使基底表面与底部的电位近乎相同，从而精确控制硅基底表面至其底部的电位，并使位于开孔侧壁当中的金氧半导体(MOS)电容元件可被精确控制，避免从硅基底表面施加的电位因硅基底内电阻值而衰减，改善基板噪音以及通电导孔之间的信号干扰问题。
[0040]为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】

【附图说明】
[0041]图1至图12是依据本发明第一实施例的基底穿孔结构的制造方法的流程示意图。
[0042]图13A到13C是依据本发明实施例中开孔与沟槽的相应位置示意图。
[0043]图14至图20是依据本发明第二实施例的基底穿孔结构的制造方法的流程示意图。
[0044]图21至图26是依据本发明第三实施例的基底穿孔结构的制造方法的流程示意图。
[0045]其中，附图标记:
[0046]100:基底101 ：第一表面
[0047]102:第二表面110:低电阻表层
[0048]120:绝缘层121:第一氮化硅层
[0049]122:第一氧化硅层 123:第二氮化硅层
[0050]130:氧化物线路层 140:阻绝层
[0051]145:导电种子层150:导电层
[0052]160:介电层170:线路层
[0053]180:导电层200:沟槽
[0054]210、220:开孔 211:侧壁
[0055]212:底部230:基底连接孔
[0056]310、320、330、340:开孔
【具体实施方式】[0057]第一实施例
[0058]图1至图12是依据本发明第一实施例的基底穿孔结构的制造方法的流程示意图。首先请参照图1，提供基底100，基底100具有第一表面101与第二表面102。依据本发明实施例，基底100例如是硅基底(例如是晶圆)或是其他合适的半导体基底材料。一般来说，基底100的第一表面101可称为背表面,且基底100的第二表面102可称为顶表面。并且，于基底100的第一表面101上形成沟槽(trench) 200。于此，形成沟槽200的方法例如是利用第一表面101上的光阻层作为蚀刻遮罩，且此光阻层在沟槽200的位置上有开口，以蚀刻基底100而形成沟槽200。
[0059]接着，请参照图2及图3，于沟槽200中填入低电阻材料。于第一实施例中，首先于沟槽200中填入低电阻材料的方法例如是在图2的基底100的第一表面101上形成一层低电阻表层(low resistance ep1-layer) 110,沟槽200便会被填入低电阻表层110中所含有的低电阻材料。并且，于图3中，将第一表面101上的低电阻表层110利用研磨法或相关方式移除，使得沟槽200中填入低电阻材料。于本发明实施例中，低电阻材料可以是P型硅、η型娃、导电金属…等具有较低阻抗值的相关材料。于符合本发明实施例的实现方式中，可以利用沉积法形成低电阻表层110。
[0060]请参考图4,于基底100的第一表面101上形成绝缘层120。于本实施例中，绝缘层120为依序形成的三层绝缘层,本发明实施例以第一氮化娃层121、第一氧化娃层122以及第二氮化硅层123作为实现方式，但本发明并不以此为限，绝缘层120也可以例如是氧化
娃、氮氧化娃、氧化娃三层堆叠层。
[0061]请参照图5，于基底100的第一表面101上形成至少一个开孔(via)。本发明实施例以两个开孔210、220作为举例，并且图5的开孔210、220与沟槽200的所在位置并不相同，但本发明开孔的数量并不`受限于此。接着，请参照图6，于开孔210、220的侧壁与底部以及第一表面101的绝缘层120上依序形成氧化物线路层130、阻绝层140以及导电种子层145。于图6中，开孔210的侧壁211及底部212、开孔220的侧壁221及底部222皆由外而内形成氧化物线路层130、阻绝层140以及导电种子层145。阻绝层140可以是钽或氮化钽，但不受限于此。导电种子层145的结构例如是由下列至少一金属材质:铜、镍、铬、金、锡、银及上述金属的合金，所构成的单层结构或多层结构。
[0062]请参照图7与图8，在形成氧化物线路层130、阻绝层140及导电种子层145之后，便于开孔210、220内填入导电材料。于本发明实施例中，开孔210、220内填入导电材料的方法例如是在图7中通过电化学电镀(electrochemical Plating ；ECP)制程将包含有导电材料(例如，铜，但不受限于此)的导电层150形成在第一表面101上方的导电种子层145上。然后，于图8中，利用化学机械研磨(chemical mechanical polishing, CMP)制程将位于氧化物线路层130以上的导电层150、阻绝层140及导电种子层145移除，而导电材料(铜)已填于开孔210、220内。因此，本发明实施例的开孔210、220由内而外依序配置导电材料、导电种子层145、阻绝层140以及氧化物线路层130。
[0063]请参照图9，利用CMP制程研磨完毕后，于第一表面101上方的氧化物线路层130上形成介电层160。本发明实施例以氮化硅层作为介电层160的适例。接着，请参照图10，在基底100的第一表面101上形成基底接触(body contact)孔230，并且，基底连接孔230与沟槽200的所在位置相同。特别注意的是，本发明实施例的基底连接孔230的所需深度应需深于介电层160、氧化物线路层130以及绝缘层120相加后的厚度，让此基底连接孔230能够使沟槽200裸露。
[0064]请参照图11，形成基底连接孔230之后，应用本实施例如果认为有需要的话，可在基底连接孔230的侧壁与底部以及第一表面101上方的介电层160上形成线路层170，当然，于某些实施例中也可以不需要形成线路层170。之后，请参照图12，于基底连接孔230内填入具有导电材料的导电层180以形成导电端。
[0065]有鉴于此，本发明实施例所述的基底穿孔结构可利用开孔210、220、内部填入低电阻材料的沟槽200以及基底连接孔230来形成金氧半导体(MOS)的电容元件。由于图12中绘示的导电端导通了内部填入低电阻材料的沟槽200，因此基底100表面导电端的电位不会受到基底100内部电阻值的影响而被衰减，使其能够延伸到基底100的底部，基底100表面至其底部的电位皆可被精确调整，容易控制位于开孔210、220侧壁当中的金氧半导体(MOS)电容元件，进而利用上述结构来改善基底100中产生的噪音问题，并降低开孔210、220之间的信号干扰。
[0066]图1到图12中所述的沟槽200皆用来使基底100表面至其底部的电位皆可被精确调整，同时也可改善开孔之间的噪音问题，因此本发明实施例在具备多个开孔时，沟槽的位置可设置位于多个开孔的位置相对应的几何中心，来同时对应多个开孔。图13A到13C是依据本发明实施例中开孔310-340与沟槽200的相应位置示意图。图13Α到13C是由上往基底的第一表面看去时的示意图，因此各个开孔310及沟槽200皆为一圆点。另外，图13Α到13C不止适用于第一实施例，也可同样适用于下述的第二、第三实施例。请参照图13Α，若相邻的4个开孔310-340为矩形设置时，则沟槽200便放置在矩形的几何中心处。如图13Β所示，若相邻的2个开孔310-320为直线设置时，沟槽200便放置在开孔310到开孔320的中间位置，也就是开孔310-320的几何中心。如图13C所示，当仅有单一个开孔310时，沟槽200放置在相邻处即可。
[0067]特别说明的是，经实验，本发明实施例中所述的沟槽及开孔的直径约略为0.1nm到 3mm之间。较佳的沟槽及开孔的直径则为Ium到30um之间。对于沟槽以及开孔在基底当中的深度而言，沟槽于基底中的深度对应开孔于基底中的深度之比例为0.1 %到99.9 %，也就是沟槽的深度将会比开孔的深度较短或是相似。较佳的沟槽对应开孔的深度比例则为70%到 99.9%。
[0068]承上所述，图12的基底穿孔结构将会于开孔210、220侧壁当中形成金氧半导体(MOS)电容元件，本发明可通过上述结构来控制此电容元件改善基底100中产生的噪音问题，并降低开孔210、220之间的信号干扰。因此，本发明于此提出基底穿孔电容的控制方法(或称为电压施加方法)，并以图12的开孔210侧壁的基底穿孔(TSV)电容做为举例。
[0069]首先便是提供基底100及基底穿孔电容。图12的基底穿孔结构会形成开孔210及开孔220，开孔210的侧壁由内而外依序配置导电材料、导电种子层145、阻绝层140以及氧化物线路层130。基底穿孔电容将以开孔210内的导电材料作为第一电极，将基板100做为第二电极，并且以开孔210的侧壁具备的介电材料(例如，氧化物线路层130)做为介电层，因而形成基底穿孔电容。
[0070]之后，可施加第一电压至开孔210的导电材料中，并同时加第二电压施加到基底100，来控制此基底穿孔电容。施加第二电压到基底100的方式则可将第二电压通过已填入低电阻材料的沟槽200以及基底连接孔230来导引到基底100中，让基底100表面导电端的电位不会受到基底100内部电阻值的影响而被衰减。其他细节则请参考相应实施例的描述。
[0071]此外，上述第一实施例所公开的实施例是先行于图1~3中设置内部填入低电阻材料的沟槽200之后，然后于图5~8中设置内部填入导电材料的开孔210-220，最后于图10-12中设置与沟槽200相连的基底连接孔230，然而应用本实施例者亦可先行设置开孔，然后再设置沟槽和基底连接孔，如下述的第二实施例。或是，本发明亦可同时设置开孔及沟槽，最后再设置基底连接孔，如下述的第三实施例，来节省步骤流程，同时符合本发明实施例的精神并可达到相同效果。
[0072]第二实施例
[0073]图14至图20是依据本发明第二实施例的基底穿孔结构的制造方法的流程示意图。第二实施例与第一实施例主要差异在于各个制造步骤的顺序调整，因此此处未提及的细节请参阅上述第一实施例。首先请参照图14，提供基底100，基底100具有第一表面101与第二表面102。并且,于基底100的第一表面101上形成绝缘层120。于本实施例中，绝缘层120为依序形成的三层绝缘层，例如是第一氮化硅层121、第一氧化硅层122以及第二氮化娃层123。
[0074]请参照图15，于基底100的第一表面101上形成至少一个开孔。本发明实施例以两个开孔210、220作为举例。接着，请参照图16，于开孔210、220的侧壁与底部以及第一表面101上方的绝缘层120上依序形成氧化物线路层130、阻绝层140及导电种子层145。然后，请参照图17跟图18，在形成氧化物线路层130、阻绝层140及导电种子层145之后，便分别利用电化学电镀制程(图17)以及化学机械研磨(图18)制程，将包含有导电材料(例如，铜，但不受限于此)的导电层150形成在第一表面101上方的阻绝层140及导电种子层145上，并将位于氧化物线路层130以上的导电层150、阻绝层140及导电种子层145移除，以于开孔210、220内填入导电材料。
[0075]请参照图19，在开孔210、220内填入导电材料后，会先行在第一表面101上方的氧化物线路层130上形成介电层160。然后，于基底100的第一表面101上形成沟槽200,开孔210、220与沟槽200的所在位置并不相同。沟槽200形成后，请参照图20，于沟槽200内填入低电阻材料(例如，P型硅、η型硅或导电金属)。因此，此基底穿孔结构便可将沟槽200视作第一实施例中的导电端，因而形成金氧半导体的电容元件。
[0076]第三实施例
[0077]图21至图26是依据本发明第三实施例的基底穿孔结构的制造方法的流程示意图。第三实施例与前述第一、第二实施例主要差异在于各个制造步骤的顺序调整，因此此处未提及的细节请参阅上述第一及第二实施例。首先请参照图21，提供基底100，基底100具有第一表面101与第二表面102。并且,于基底100的第一表面101上形成绝缘层120。然后，于基底100的第一表面101上同时形成至少一个开孔以及沟槽200，本发明实施例以两个开孔210、220作为举例。
[0078]请参照图22，于开孔210、220的侧壁与底部以及第一表面101上方的绝缘层120上依序形成氧化物线路层130、阻绝层140及导电种子层145。此时，沟槽200的直径可以设计稍小，以使氧化物线路层130、阻绝层140及导电种子层145不会填入沟槽200中。[0079]请参照图23及图24，在形成氧化物线路层130、阻绝层140及导电种子层145之后，便分别利用电化学电镀制程(图23)以及化学机械研磨(图24)制程，将包含有导电材料(铜)的导电层150形成在第一表面101上的导电种子层140上，并将位于氧化物线路层130以上且位于第一表面101上方的导电层150、阻绝层140及导电种子层145移除，以于开孔210、220内填入导电材料。
[0080]请参照图25，于开孔210、220内填入导电材料后，便于第一表面101上方的氧化物线路层130上形成介电层160。然后，在基底100的第一表面101上形成基底连接孔230，并且基底连接孔230与沟槽200的所在位置相同。由于第三实施例中要将沟槽200裸露所需挖掘的深度仅只有氧化物线路层130以及介电层160，因此不需如同第一实施例一般还要将绝缘层120全部一同挖除。
[0081]请参照图26，形成基底连接孔230之后，由于基底连接孔230与沟槽200相连，因此便于基底连接孔230内填入具有低电阻材料的导电层180。因此，基底穿孔结构中开孔210,220以及基底连接孔230便形成金氧半导体的电容元件，且此电容元件的基底电位可以受到精准地控制。
[0082]综上所述，本发明实施例所述的基底穿孔的制造方法及其结构能够通过内含低电阻材料的沟槽而使基底表面与底部的电位近乎相同，从而精确控制硅基底表面至其底部的电位，并使位于开孔侧壁当中的金氧半导体(MOS)电容元件可被精确控制，避免从硅基底表面施加的电位因硅基底内电阻值而衰减，改善基板噪音以及通电导孔之间的信号干扰问题。
[0083]虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变更与修改，故本发明的保护范围以权利要求书为准。
【权利要求】
1.一种基底穿孔的制造方法，其特征在于，包括: 提供基底，该基底具有第一表面与第二表面； 于该基底的该第一表面上形成沟槽； 于该沟槽中填入低电阻材料； 于该基底的该第一表面上形成绝缘层； 于该基底的该第一表面上形成至少一开孔，其中该至少一开孔与该沟槽的所在位置并不相同； 于该至少一开孔的侧壁与底部以及该第一表面上方的该绝缘层上依序形成氧化物线路层、阻绝层及导电种子层；以及 于该至少一开孔内填入导电材料。
2.如权利要求1所述的基底穿孔的制造方法，其特征在于，该沟槽的位置位于该至少一开孔的位置所对应的几何中心。
3.如权利要求1所述的基底穿孔的制造方法，其特征在于，于该至少一开孔内填入该导电材料后还包括下列步骤: 在该基底的该第一表面上形成一基底连接孔，其中该基底连接孔与该沟槽的所在位置相同。
4.如权利要求1所述的基底穿孔的制造方法，其特征在于，在该基底的该第一表面上形成该基底连接孔后还包括: 于该基底连接孔内填入该低电阻材料或该导电材料。
5.如权利要求1所述的基底穿孔的制造方法，其特征在于，该绝缘层为依序形成的第一氮化娃层、第一氧化娃层以及第二氮化娃层。
6.如权利要求1所述的基底穿孔的制造方法，其特征在于，于该沟槽中填入该低电阻材料包括下列步骤: 在该基底的该第一表面上形成低电阻表层，其中该沟槽中被填入该低电阻表层的该低电阻材料；以及 从该第一表面移除该低电阻表层。
7.如权利要求1所述的基底穿孔的制造方法，其特征在于，该低电阻材料包括P型硅、η型硅或导电金属。
8.如权利要求1所述的基底穿孔的制造方法，其特征在于，该导电材料为铜。
9.如权利要求1所述的基底穿孔的制造方法，其特征在于，于该至少一开孔内填入该导电材料的方法包括电化学电镀制程或化学机械研磨制程。
10.如权利要求1所述的基底穿孔的制造方法，其特征在于，该沟槽或该至少一开孔的直径为0.1nm到3mm之间。
11.如权利要求1所述的基底穿孔的制造方法，其特征在于，该沟槽或该至少一开孔的直径为Ium到30um之间。
12.如权利要求1所述的基底穿孔的制造方法，其特征在于，该沟槽对应该至少一开孔的深度比例为0.1%到99.9%。
13.如权利要求1所述的基底穿孔的制造方法，其特征在于，该沟槽对应该至少一开孔的深度比例为70%到99.9%。
14.一种基底穿孔结构，其特征在于，包括: 基底，该基底具有第一表面与第二表面； 沟槽，位于该基底的该第一表面上； 低电阻材料，填于该沟槽中； 绝缘层，位于该基底的该第一表面上； 至少一开孔，位于该基底的该第一表面上，其中该至少一开孔与该沟槽的所在位置并不相同； 氧化物线路层、阻绝层及导电种子层，依序配置于该至少一开孔的侧壁与底部以及该第一表面上方的该绝缘层上；以及导电材料，填于该至少一开孔内。
15.如权利要求14所述的基底穿孔结构，其特征在于，该沟槽的位置位于该至少一开孔位置相对应的几何中心。
16.如权利要求14所述的基底穿孔结构，其特征在于，还包括: 基底连接孔，位于该基底的该第一表面上，其中该基底连接孔与该沟槽的所在位置相同。
17.如权利要求14所述的基底穿孔结构，其特征在于，该基底连接孔内包括该低电阻材料或该导电材料。
18.如权利要求14`所述的基底穿孔结构，其特征在于，该低电阻材料包括P型硅、η型娃或导电金属。
19.如权利要求14所述的基底穿孔结构，其特征在于，该导电材料为铜。
20.如权利要求14所述的基底穿孔结构，其特征在于，该绝缘层为依序形成的第一氮化娃层、第一氧化娃层以及第二氮化娃层。
21.如权利要求14所述的基底穿孔结构，其特征在于，该沟槽或该至少一开孔的直径为0.1nm到3mm之间。
22.如权利要求14所述的基底穿孔结构，其特征在于，该沟槽或该至少一开孔的直径为Ium到30um之间。
23.如权利要求14所述的基底穿孔结构，其特征在于，该沟槽对应该至少一开孔的深度比例为0.1%到99.9%ο
24.如权利要求14所述的基底穿孔结构，其特征在于，该沟槽对应该至少一开孔的深度比例为70%到99.9%ο
25.一种基底穿孔结构，其特征在于，包括: 基底，该基底具有第一表面与第二表面； 绝缘层，位于该基底的该第一表面上； 沟槽，位于该基底的该第一表面上，且该沟槽填入低电阻材料；以及多个开孔，位于该基底的该第一表面上，其中该些开孔与该沟槽的所在位置并不相同，且该些开孔填入导电材料， 其中，该沟槽的所在位置位于该些开孔的位置的几何中心。
26.如权利要求25所述的基底穿孔结构，其特征在于，当该些开孔的数量为4且该些开孔为矩形设置时，该沟槽设置于由该些开孔形成之该矩形的几何中心。
27.如权利要求25所述的基底穿孔结构，其特征在于，当该些开孔的数量为2时，该沟槽设置于由该些开孔形成之直线的中间位置。
28.如权利要求25所述的基底穿孔结构，其特征在于，该些开孔的侧壁及底部由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层。
29.一种基底穿孔电容的控制方法，其特征在于，包括: 提供基底以及基底穿孔电容，该基底具有第一表面与第二表面，其中该基底的该第一表面上形成至少一开孔，且该至少一开孔的侧壁由内而外依序配置导电材料、导电种子层、阻绝层以及氧化物线路层，以形成该基底穿孔电容； 施加第一电压至该至少一开孔的导电材料；以及 施加第二电压至该基底，以控制该基底穿孔电容。
30.如权利要求29所述的基底穿孔电容的控制方法，其特征在于，还包括下列步骤: 于该基底的该第一表面上形成沟槽，其中该至少一开孔与该沟槽的所在位置并不相同； 该沟槽中填入低电阻材料；以及 通过该沟槽施加该第二电压至该基底。
31.如权利要求30所述的基底穿孔电容的控制方法，其特征在于，该沟槽的位置位于该至少一开孔的位置所对应的几何中心。
32.如权利要求30所述的基底穿孔电容的控制方法，其特征在于，还包括下列步骤: 在该基底 的该第一表面上形成一基底连接孔，且于该基底连接孔内填入该低电阻材料或该导电材料，其中该基底连接孔与该沟槽的所在位置相同；以及通过该基底连接孔以及该沟槽施加该第二电压至该基底。
【文档编号】H01L21/768GK103531533SQ201210292571
【公开日】2014年1月22日 申请日期:2012年8月16日 优先权日:2012年7月4日
【发明者】陈迩浩, 林哲歆, 顾子琨 申请人:财团法人工业技术研究院