专利名称：半导体基底上的金属垫的结构的制作方法
技术领域：
本发明是关于一种半导体集成电路的结构，特别是关于一种金属垫(pad)的结构，用以降低机械应力对低介电层造成损害。
在主要电路区域形成镶嵌式铜内部连线的同时，亦在上述外围的接合垫(bonding pad)区域形成大面积的铜金属结构。其形成方式是通过微影蚀刻在介电层上定义出方形或矩形的沟槽后，接着以化学气相沉积(chemicalvapor deposition，CVD)法在介电层上及沟槽内形成铜金属层，最后以化学机械研磨(CMP)法去除介电层上多余的铜金属，仅留下沟槽内的铜金属，作为金属垫。然而，金属垫通常为方形或矩形，所以在进行CMP程序时，产生的机械应力易损害金属垫周围的介电层，特别是在金属垫的角落处，会发生龟裂(crack)的现象。
为了进一步了解上述的问题，以下配合
图1及图2说明公知的金属垫结构。首先，请参照图1，其表示出公知金属垫结构的剖面图。其中，标号100为一半导体基底，其上形成有若干半导体组件，此处为简化图式，仅表示出一平整基底。一第一图案介电层102形成于此基底100上以作为金属间介电层(inter-metal dielectric，IMD)，例如是低介电材料层，且一第一金属垫单元101，外型为方形或矩形，形成于该金属间介电层102内，以作为上述半导体组件的导线。之后，在第一图案介电层102及第一金属垫单元101上形成有一第二图案介电层104，而位于第一金属垫单元101上方的介电层104形成有介层洞(via hole)104a，介层洞104a内有铜金属插塞(plug)104b，用以电性连接第一金属垫单元101。接着，第二图案介电层104上形成有一第三图案介电层106及第二金属垫单元105。此金属垫单元105外型同样为方形或矩形，是用以通过插塞104b及第一金属垫单元101而与基底100上的半导体组件作电性连接并作为连接外部电路的接垫(bonding pad)。最后，在第二金属垫单元105周边上方，形成有一钝态(passivation)保护层108，以保护接垫105在后续封装(package)过程中不受到损害。
然而，请参照图2，其表示出根据图1的第一图案介电层102及第一金属垫单元101的俯视图。如上所述，在进行CMP程序以形成此金属垫单元101时，由于第一图案介电层102机械强度较弱，因此在研磨应力的作用下，容易在第一金属垫单元101的角落发生应力集中而介电层102产生龟裂，严重影响到组件的电特性及产品的质量。
发明内容
有鉴于此，本发明的目的在于提供一种半导体基底上的金属垫的结构，其是多边形且每一内角大于90°的金属垫，使在进行化学机械研磨(CMP)程序期间，能够释放金属垫角落的应力，防止介电层龟裂的现象发生。
根据上述的目的，本发明提供一种半导体基底上的金属垫的结构，包括一第一图案介电层，形成于半导体基底上；以及一第一金属垫单元，设置于第一图案介电层内，其中第一金属垫单元的周边形状是多边形且每一内角大于90°。再者，上述的金属垫的结构，还包括一第二图案介电层，形成于第一图案介电层及第一金属垫单元上，且位于第一金属垫上方的第二图案介电层具有数个介层洞；数个金属插塞，设置于介层洞内，用以电性连接第一金属垫单元；一第三图案介电层，形成于第二图案介电层上；一第二金属垫单元，设置于第三图案介电层内且位于金属插塞上，用以通过金属插塞而与第一金属垫单元作电性连接；以及一保护层，围绕于第二金属垫单元周边上方，以保护该第二金属垫单元，且在该第二金属垫单元表面上形成一开口。
该第一图案介电层是一低介电材料层。
该第一金属垫单元是一铜金属垫。
该第二图案介电层是一氧化层。
该等金属插塞是铜金属插塞。
该第三图案介电层是一氧化层。
该第二金属垫单元是一铜金属垫。
该多边形是一五边形、六边形、八边形及圆形的一种。
该第二金属垫单元的周边形状是多边形且每一内角大于90°。
该保护层是氮化硅与氧化硅的一种。
该多边形是一五边形、六边形、八边形及圆形的一种。
该保护层的该开口的周边形状相同且尺寸小于该第二金属垫单元的周边形状。
采用本发明的结构在进行化学机械研磨(CMP)程序期间，能够释放金属垫角落的应力，可有效防止金属垫在制作期间引发应力集中造成介电层龟裂，进而提高产品的质量。
为了使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合图3-图5，作详细说明如下首先，请参照图3，其表示出根据本发明实施例的金属垫的结构剖面图。其中，标号300为一半导体基底，例如一硅基底，其上形成有若干半导体组件，此处为简化图，仅绘示出一平整基底。一第一图案介电层302形成于此基底300上以作为金属间介电层(IMD)，例如是低介电材料层FSG、HSQ及BD等。使用这些低介电材料可降低时间延迟(RC delay)效应，然而，这些材料的机械强度低，易引发加工问题，将在本文稍后说明。接着，一第一金属垫单元301，例如一铜金属，设置于金属间介电层302内，以作为上述半导体组件的导线。之后，在金属间介电层(IMD)302及第一金属垫单元301上形成有一第二图案介电层304，例如氧化硅层，而位于第一金属垫单元301上方的第二图案介电层304具有数个介层洞(via hole)304a。在这些介层洞304a内，设置有金属插塞(plug)304b，例如铜金属，用以电性连接第一金属垫单元301。接着，在第二图案介电层304上形成有一第三图案介电层306，例如氧化硅层。其中，第二金属垫单元305，例如一铜金属，设置于第三图案介电层306内。此金属垫单元305是用以通过插塞304b而与第一金属垫单元301及基底300上的半导体组件作电性连接。同时，作为连接外部电路的接垫。最后，一钝态(passivation)保护层308，例如氮化硅与氧化硅的一种，围绕于第二金属垫单元接垫305周边上，以保护第二金属垫单元接垫305在后续封装(package)过程中不受到损害。此保护层308在第二金属垫单元接垫305表面上形成一开口308a，以露出第二金属垫单元接垫305表面，以方便通过打线(bonding)程序而与外部电路作电性连接。
在本实施例中，不同于公知金属垫结构的处于第一金属垫单元301的周边形状是多边形且每一内角大于90°，例如为五边形、六边形、八边形及圆形等等。其原因如下如先前所述，金属垫单元形成方式是通过微影蚀刻程序定义出方形或矩形的沟槽后，接着以化学气相沉积(CVD)法以在介电层上及沟槽内形成铜金属层，最后以化学机械研磨(CMP)法去除介电层上多余的铜金属，仅留下沟槽内的铜金属来作为金属垫。然而，受限于沟槽的外型，金属垫通常为方形或矩形，所以在进行CMP程序时，产生的机械应力易损害金属垫周围的介电层，特别是在金属垫的角落，介电层会发生龟裂(crack)的现象。因此，在本实施例中，是先形成具有多边形且每一内角大于90°的沟槽(未标示)的第一图案介电层302之后，接着，请参照图4，其绘示出根据图3的第一图案介电层302及第一金属垫单元301的俯视图，通过公知CVD程序及CMP程序而形成多边形且每一内角大于90°的第一金属垫单元301，此处为一八边形，如图所示。由于形成的第一金属垫单元301，其周边上每一顶角均为钝角(＞90°)，所以在进行CMP程序期间所产生的应力得以适度的被释放，因此不会造成机械强度较差的第一图案介电层302(亦即，低介电材料层)发生龟裂的情形。
再者，请参照图5，其表示出根据图3的第三图案介电层306、第二金属垫单元305及保护层308的俯视图。在本实施例中，由于第二金属垫单元305的形成方式与第一金属垫单元301相同，故其周边形状是形成多边形且每一内角大于90°，例如一八边形，以防止应力集中而产生上述龟裂的问题。另外，为了配合第二金属垫单元305周边形状，保护层308的开口308a周边形状相同且尺寸小于第二金属垫单元305的周边形状，如图所示。因此，根据本发明可有效防止金属垫在制作期间引发应力集中造成介电层龟裂，进而提高产品的质量。
另外，本实施例中，只形成有两金属垫单元，然而此处并未限制在仅具有两金属垫单元的金属垫结构。亦即，在具有多重金属垫单元的金属垫结构均可利用本发明来解决龟裂的问题。
虽然本发明已以较佳实施例公开如上，但它并不是用来限定本发明，任何熟悉此项技术者，在不脱离本发明的精神和范围内，可作更动与润饰，因此本发明的保护范围应以本专利申请的权利要求书为准。
权利要求
1.一种半导体基底上的金属垫的结构，包括一第一图案介电层和一第一金属垫单元，其特征在于该第一图案介电层，形成于该半导体基底上；以及该第一金属垫单元，设置于该第一图案介电层内，其中该第一金属垫单元的周边形状是多边形且每一内角大于90°。
2.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，还包括一第二图案介电层，形成于该第一图案介电层及该第一金属垫单元上，且位于该第一金属垫单元上方的该第二图案介电层具有数个介层洞；数个金属插塞，设置于该介层洞内，它们以电性连接该第一金属垫单元；一第三图案介电层，形成于该第二图案介电层上；一第二金属垫单元，设置于该第三图案介电层内且位于该等金属插塞上，该金属插塞与该第一金属垫单元以电性连接；以及一保护该第二金属垫单元的保护层，围绕于第二金属垫单元周边上方，且在该第二金属垫单元表面上形成一开口。
3.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，该第一图案介电层是一低介电材料层。
4.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，该第一金属垫单元是一铜金属垫。
5.根据权利要求1所述的半导体基底上的金属垫的结构，其特征在于，其中该多边形是一五边形、六边形、八边形及圆形的一种。
6.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二图案介电层是一氧化层。
7.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该等金属插塞是铜金属插塞。
8.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第三图案介电层是一氧化层。
9.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元是一铜金属垫。
10.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元的周边形状是多边形且每一内角大于90°。
11.根据权利要求2所述的半导体基底上的金属垫的结构，其特征在于，该保护层是氮化硅与氧化硅的一种。
12.根据权利要求10所述的半导体基底上的金属垫的结构，其特征在于，该多边形是一五边形、六边形、八边形及圆形的一种。
13.根据权利要求10所述的半导体基底上的金属垫的结构，其特征在于，该保护层的开口的周边形状相同且尺寸小于该第二金属垫单元的周边形状。
14.一种用于一半导体基底上的金属垫的结构，包括一第一图案介电层，一第二图案介电层，一第三图案介电层，一第一金属垫单元，一第二金属垫单元，一保护层和数个金属插塞，其特征在于该第一图案介电层，形成于该半导体基底上；该第一金属垫单元，设置于该第一图案介电层内，其中该第一金属垫单元的周边形状是多边形且每一内角大于90°；该第二图案介电层，形成于该第一图案介电层及该第一金属垫单元上，且位于该第一金属垫单元上方的该第二图案介电层具有数个介层洞；数个金属插塞，设置于该介层洞内，它们以电性连接该第一金属垫单元；该第三图案介电层，形成于该第二图案介电层上；该第二金属垫单元，设置于该第三图案介电层内且位于该等金属插塞上，该金属插塞与该第一金属垫单元以电性连接；以及该保护层，围绕于第二金属垫单元周边上方，其保护该第二金属垫单元，且在该第二金属垫单元表面上形成一开口。
15.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第一图案介电层是一低介电材料层。
16.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第一金属垫单元是一铜金属垫。
17.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第二图案介电层是一氧化层。
18.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该等金属插塞是铜金属插塞。
19.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第三图案介电层是一氧化层。
20.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元是一铜金属垫。
21.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该多边形是一五边形、六边形、八边形及圆形的一种。
22.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该第二金属垫单元的周边形状是多边形且每一内角大于90°。
23.根据权利要求14所述的半导体基底上的金属垫的结构，其特征在于，该保护层是氮化硅与氧化硅的一种。
24.根据权利要求22所述的半导体基底上的金属垫的结构，其特征在于，该多边形是一五边形、六边形、八边形及圆形的一种。
25.根据权利要求22所述的半导体基底上的金属垫的结构，其特征在于，该保护层的该开口的周边形状相同且尺寸小于该第二金属垫单元的周边形状。
全文摘要
本发明公开了一种半导体基底上的金属垫(pad)的结构，适用于一半导体基底上，包括一第一图案介电层以及一第一金属垫单元。其中，第一图案介电层形成于半导体基底上，且第一金属垫单元设置于第一图案介电层内，用以电性连接半导体基底上的组件。再者，第一金属垫单元的周边形状是多边形且每一内角大于90°，用以在进行化学机械研磨过程(chemical mechanical polishing，CMP)期间，防止应力集中于第一金属垫单元的周边顶角处而造成介电层龟裂的情形，进而提高产品的质量。
文档编号H01L23/48GK1438702SQ0210501
公开日2003年8月27日 申请日期2002年2月10日 优先权日2002年2月10日
发明者李资良, 郑双铭, 陈世昌, 余振华 申请人:台湾积体电路制造股份有限公司