一种沟槽型肖特基势垒二极管及其制备方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种沟槽型肖特基势皇二极管及其制备方法。
【背景技术】
[0002]金属-半导体(M-S)结是由金属和半导体接触形成的，金属-半导体接触产生两个最重要的效应:整流效应和欧姆效应。利用金属-半导体整流接触特性制成的二极管称为肖特基势皇二极管，它和PN结二极管具有类似的电流-电压关系，即它们都有单向导电性。
[0003]传统的肖特基二极管通常设计为平面型，因为这种结构的制造工艺简单，一般只需要有源区和金属层光刻，其缺点是电流密度低，器件耐压不高，管芯面积大，不利于集成。现有技术中三种常见的肖特基势皇二极管结构如下:在图1(a)中，形成在N+硅衬底100上的N外延薄膜101经过清洁处理和热氧化，随后用标准的光刻技术开出窗口，并通过在真空系统中进行蒸发或溅射以淀积金属102，金属图形由另一步光刻确定，这是一种最简单的结构，其由于拐角效应不能提供理想的肖特基势皇特性；图1(b)为金属搭接结构，该结构将金属搭接在通过热氧化形成在N外延薄膜101上的氧化层103上(搭接区应当很小)，从而可以消除周边效应；图1(c)的结构采用了一种通过附加的P+扩散环(保护环)104来降低边缘效应的方法，以得到理想的1-V特性，P+扩散环104形成于N外延薄膜101中的耗尽层105。由于金属搭接结构较为简单，所以通常采用它作为肖特基势皇二极管的结构更为合适。另外，为了提高器件耐压，肖特基势皇二极管需要在管芯外围设计有ring环结构。具有上述三种结构的肖特基势皇二极管所需管芯面积较大，以增加金属和半导体的接触面积进而得到较大的电流能力，为提高耐压还需要进一步增加ring环和ring注入，但是一般也仅能达到50Vo
[0004]因此，需要提出一种改进的肖特基势皇二极管及其制备方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种沟槽型肖特基势皇二极管，包括:半导体衬底；位于所述半导体衬底的背面金属层；位于所述半导体衬底中的若干个第一沟槽填充结构和第二沟槽填充结构，所述第一沟槽填充结构的特征尺寸小于所述第二沟槽填充结构的特征尺寸，其中，所述第一沟槽填充结构为栅极结构，所述栅极结构为生长在所述第一沟槽的侧壁及底部的栅极氧化层和生长在所述栅极氧化层上的栅极材料层，所述第二沟槽填充结构为提高所述肖特基势皇二极管的反向耐压的结构，所述第二沟槽填充结构由位于所述第二沟槽的侧壁和底部的栅极氧化层、生长在所述栅极氧化层上的势皇金属层、以及位于所述第二沟槽侧壁的栅极氧化层与所述势皇金属层之间的栅极材料层构成，所述势皇金属层还覆盖所述第一沟槽填充结构和所述半导体衬底的正面的其余部分，所述势皇金属层与所述半导体衬底的正面的其余部分之间的接触构成所述肖特基势皇二极管。
[0006]在一个示例中，所述第二沟槽填充结构中的势皇金属层还具有凹槽结构，通过所述凹槽结构露出所述势皇金属层下方的栅极氧化层。
[0007]在一个示例中，所述栅极氧化层与所述势皇金属层之间还生长有电介质层。
[0008]本发明还提供一种如上述沟槽型肖特基势皇二极管的制备方法，包括:提供半导体衬底；在所述半导体衬底中形成若干个第一沟槽和第二沟槽，所述第一沟槽的特征尺寸小于所述第二沟槽的特征尺寸；在所述第一沟槽和所述第二沟槽的侧壁和底部形成栅极氧化层；形成栅极材料层，所述栅极材料层完全填充所述第一沟槽，并形成于所述第二沟槽的侧壁部分；在所述半导体衬底上沉积势皇金属层；在所述半导体衬底的背面形成背面金属层。
[0009]在一个示例中，实施所述沉积势皇金属层的步骤之后，还包括:刻蚀所述第二沟槽中的势皇金属层，在所述第二沟槽中的势皇金属层中形成凹槽结构，以便露出所述势皇金属层下方的栅极氧化层。
[0010]在一个示例中，实施所述沉积势皇金属层的步骤之前，还包括在所述第二沟槽中形成电介质层的步骤:在所述半导体衬底上沉积电介质层；光刻定义有源区图形，并通过蚀刻保留位于所述第二沟槽中的电介质层。
[0011]在一个示例中，形成所述第一沟槽和所述第二沟槽的工艺步骤包括:在所述半导体衬底上形成具有第一沟槽和第二沟槽的图案的掩膜层，所述掩膜层为单一的光刻胶层或者自下而上层叠的硬掩膜层和光刻胶层；以所述掩膜层为掩膜，蚀刻所述半导体衬底，以在其中形成多个所述第一沟槽和所述第二沟槽；去除所述掩膜层。
[0012]在一个示例中，形成所述栅极材料层的工艺步骤包括:在所述半导体衬底上沉积栅极材料层，以完全填充所述第一沟槽和所述第二沟槽；实施回蚀刻，保留位于所述第一沟槽中的栅极材料层以及位于所述第二沟槽的侧壁上的栅极材料层。
[0013]在一个示例中，所述栅极材料层中掺杂有磷或硼，所述栅极材料层的构成材料为多晶娃。
[0014]在一个示例中，所述电介质层的构成材料包括氮化硅、磷硅玻璃或者正硅酸乙酯，所述势皇金属层的构成材料为包括铝、钛、钨、金在内的可与所述半导体衬底形成肖特基接触的金属或者所述金属的合金
[0015]根据本发明，通过形成多个沟槽填充结构，可以显著缩小器件特征尺寸，提高器件集成度；利用沟槽MOS结构在正向电压下的导通降低势皇可以大幅提高器件的正向电流密度；在所述第二沟槽中形成电介质层可以大幅提高器件的反向耐压，简化工艺步骤，降低制造成本。
【附图说明】
[0016]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0017]附图中:
[0018]图1为现有技术中三种常见的肖特基势皇二极管结构的示意性剖面图；
[0019]图2G为本发明提出的沟槽型肖特基势皇二极管的示意性剖面图；
[0020]图2A-图2G为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0021]图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
【具体实施方式】
[0022]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0023]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的沟槽型肖特基势皇二极管及其制备方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述夕卜，本发明还可以具有其他实施方式。
[0024]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0025]为了克服现有的用于制备肖特基势皇二极管的平面技术的不足，本发明提出一种工艺可行的沟槽型肖特基二极管器件结构及其制备方法，利用沟槽MOS结构缩小器件尺寸，并改善器件的电流能力和耐压特性。
[0026][示例性实施例]
[0027]下面，参照图2G来描述本发明提出的沟槽型肖特基势皇二极管的结构。
[0028]如图2G所示，在半导体衬底200的正面上部形成有外延层201 ;在外延层201中形成有若干个第一沟槽填充结构和第二沟槽填充结构，第一沟槽填充结构的特征尺寸小于第二沟槽填充结构的特征尺寸，其中，第一沟槽填充结构为栅极结构，该栅极结构为生长在第一沟槽的侧壁及底部的栅极氧化层204和生长在栅极氧化层204上的栅极材料层205，第二沟槽填充结构为提高肖特基势皇二极管的反向耐压的结构，第二沟槽填充结构由位于第二沟槽的侧壁和底部的栅极氧化层204、依次生长在栅极氧化层204上的电介质层206和势皇金属层207、以及位于第二沟槽侧壁的栅极氧化层204与电介质层206之间的栅极材料层205构成。此外，势皇金属层207还覆盖第一沟槽填充结构和半导体衬底200的正面的其余部分，势皇金属层207与半导体衬底200的正面的其余部分之间的接触构成所述肖特基势皇二极管；在半导体衬底200的背面形成有背面金属层208。
[0029]下面，参照图2A-图2G和图3来描述根据本发明示例性实施例的方法的详细步骤。
[0030]参照图2A-图2G，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0031]首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)、碳化硅、砷化镓、氮化镓等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
[0032]接下来，在半导体衬底200的正面上部形成外延层201。作为示例，采用沉积工艺形成外延层201，所述沉积为低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)、物理气相沉积(PVD)、原子层沉积(ALD)和分子束外延(MBE)中的一种。实施所述沉积的同时，可以在形成的外延层201中掺杂N型或者P型离子，所述N型离子为磷离子或者砷离子等，所述P型离子为硼离子或者铟离子等。
[0033]接着，如图2B所示，在外延层201中形成若干个第一沟槽