专利名称：具有单个势垒的沟槽型肖特基器件的制作方法
技术领域：
本发明涉及半导体器件，更具体地涉及沟槽型肖特基器件及其制 造工艺。
背景技术：
沟槽型肖特基器件为人们所熟知，并且例如在Andoh和Chiola的 题为"Trench Schottky Barrier Diode (沟槽型肖特基势垒二极管)，，的 第6,855,593号美国专利(IR-1663 )中示出。平面型肖特基器件也为 人们所熟知，并且在Gould的第4，398，344号美国专利(IR-659)中示出。
由于需要额外的必需的工艺步骤，以确保从沟槽壁除去在由沟槽 形成的台顶部上的势垒金属，因而沟槽肖特基的制造较为复杂。
需要提供这样一种工艺，即，其具有更少的工艺步骤但并不影响 最终器件特性。
发明内容
根据本发明，在硅衬底中形成隔开的沟槽，并且氧化物层在全部 上表面上以及在沟槽侧壁上热生长。然后将氧化物层从台的顶部上除 去，之后，通过在晶片(或管芯)的全部上表面上溅射、粘附到在该 台的顶部处暴露的硅表面、形成所需的肖特基势垒以及粘附到沟槽的壁和底部上的氧化物层，从而沉积粘附到氧化物和硅的势垒金属。可 以使用的势垒金属为，例如钛和钯。用来形成所述势垒金属的工艺可
以是在上文参考的第4,398,344号Gould专利中描述的工艺。
沟槽深度和宽度以及台宽度的尺寸，可以是在上文描述的第 6,855,593号美国专利中描述的尺寸。
图l是在形成平行沟槽、对晶片的上表面进行氧化并且从台的顶 部除去氧化物之后，晶片(或管芯)的一小部分的剖视图；以及
图2示出了图1中的晶片的整个表面上沉积势垒金属之后的情形， ^f旦该势垒金属只与台的顶部接触。
具体实施例方式
首先参见图1，其示出了硅晶片(或管芯)10，硅晶片IO是传导 类型为N+的单晶硅并且在上部具有外延形成的表面层11。该晶片的顶 部在外延形成的层11中具有多个同样的沟槽20、 21、 22。
在之前的工艺步骤中，晶片IO的全部上表面具有在其上生长的、 在每个沟槽的全部内部上以及在沟槽间的台上的热氧化物30。然后将 氧化物30从台的顶部31上适当地除去。可选地，在沟槽蚀刻工艺过 程中使用的掩模可适当地保留以阻挡台上的氧化物的生长。
然后适当地清洗晶片，之后，通过在晶片的全部暴露的有源表面 上溅射而涂覆肖特基-形成的势垒金属40 (图2)。选择的势垒金属将 粘附到硅以在台的顶部31处形成肖特基势垒，并且也将粘附到沟槽内 的氧化物30。因此，金属40与沟槽20、 21和22的内壁和底部绝缘。
可以使用的势垒金属为，例如钛和钯；以及在上文参考的第 4,398,344号专利中描述的金属等。
此后，沟槽内部可以填充任何适当的填料50以使器件的上表面变平。
然后可以将顶部和底部电极分别附接至晶片的顶部和底部。所示 的底部电极50附接至N+晶片IO的底部。
4虽然对本发明的描述是参考其具体实施方式
进行的，但对本领域 的技术人员而言，许多其它的变化、修改以及其它的使用都是显而易 见的。因此优选地，本发明不受本文的特定7>开的限制。
权利要求
1. 用于形成沟槽型肖特基器件的方法，包括以下步骤在半导体晶片的上表面内形成平行沟槽；在每个所述沟槽的内壁上形成氧化物层，使所述沟槽之间的台的顶部不被绝缘；在所述晶片的全部暴露的上表面上涂覆肖特基势垒层金属，所述肖特基势垒层金属在所述台上并与所述台接触、以及在所述沟槽中的所述氧化物层上，从而与所述沟槽的壁绝缘，由此所述单个势垒层金属对硅限定出肖特基势垒。
2. 如权利要求l所述的方法，其中所述晶片的上部是外延形成的 硅层；所述沟槽形成在所述外延形成的层中。
3. 如权利要求l所述的方法，其中所述氧化物在所述晶片的顶部 的全部暴露面上形成并且随后从所述台上除去。
4. 如权利要求1所述的方法，其中所述势垒形成金属为钛或钯中 的一种。
5. 如权利要求2所述的方法，其中所述势垒形成金属为钛或钯中 的一种。
6. 如权利要求3所述的方法，其中所述势垒形成金属为钛或钯中 的一种。
全文摘要
用于形成沟槽型肖特基势垒器件的工艺包括在硅晶片表面中的沟槽内形成氧化物层，然后在该晶片的全部上表面上沉积完全连续的金属势垒层，该全部上表面包括沟槽内部以及沟槽间的台，势垒只与台接触。可以使用钛、钯和任何传统的势垒金属。
文档编号H01L27/095GK101506977SQ200680038726
公开日2009年8月12日 申请日期2006年10月18日 优先权日2005年10月18日
发明者乔瓦尼·里基耶罗, 罗萨罗·卡尔塔 申请人:国际整流器公司