202和第二沟槽203，第一沟槽202的特征尺寸小于第二沟槽203的特征尺寸。所述沟槽的特征尺寸的大小和数量可以根据所需制备的器件的参数而定，在此不做具体限定。形成所述沟槽的工艺步骤包括:在外延层201上形成具有所述沟槽的图案的掩膜层，所述掩膜层可以是单一的光刻胶层或者自下而上层叠的硬掩膜层和光刻胶层，硬掩膜层的构成材料可以是氮化硅、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)等；以所述掩膜层为掩膜，蚀刻外延层201，以在其中形成多个沟槽；去除所述掩膜层。形成所述沟槽后，还可以通过氧化、腐蚀工艺来改善所述沟槽的形貌。
[0034]接着，如图2C所示，在所述沟槽的侧壁和底部形成栅极氧化层204。作为示例，通过干氧、湿氧等工艺形成栅极氧化层204，其构成材料可以为二氧化硅，厚度可以根据所需制备的器件的参数而定，在此不做具体限定。
[0035]接着，如图2D所示，在所述沟槽中生长栅极材料层205，其中，在第一沟槽202中完全填充栅极材料层205，在第二沟槽203的侧壁生长栅极材料层205。作为示例，形成栅极材料层205的工艺步骤包括:在外延层201上沉积栅极材料层，以完全填充沟槽，实施所述沉积的同时可以在形成的栅极材料层中掺杂磷或硼；实施回蚀刻，保留位于第一沟槽202中的栅极材料层205以及位于第二沟槽203的侧壁上的栅极材料层205。栅极材料层205的构成材料可以为多晶硅。
[0036]接着，如图2E所示，在第二沟槽203的侧壁形成栅极材料层205之后，可以继续在第二沟槽203中形成电介质层206。作为示例，形成电介质层206的工艺步骤包括:沉积电介质层，以覆盖外延层201、栅极材料层205和露出的栅极氧化层204 ;光刻定义有源区图形，并通过干法蚀刻或者湿法蚀刻，保留第二沟槽203内的电介质层。电介质层206的构成材料可以为采用本领域技术人员所熟习的常规方法形成的氮化硅、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)等，厚度可以根据所需制备的器件的参数而定，在此不做具体限定。电介质层206可以大幅提高器件的反向耐压，其数值可以超过100V，从而可以省去工艺较为复杂的ring环结构和注入，简化工艺步骤，降低制造成本。需要说明的是，如果对于器件的反向耐压的要求不高，则可以省略上述形成电介质层206的工艺步骤。
[0037]接着，如图2F所示，在半导体衬底200上沉积势皇金属层207，覆盖外延层201、电介质层206、栅极材料层205和露出的栅极氧化层204。为进一步提高器件耐压，可以实施图案化工艺以定义位于第二沟槽203中的势皇金属层207的图形，该图形可以根据所需制备的器件的参数而定，并通过蚀刻去除不需要的势皇金属层207，在势皇金属层207中形成凹槽结构，通过该凹槽结构露出下方的电介质层206(在不形成电介质层206的情况下，通过该凹槽结构露出下方的栅极氧化层204)。作为示例，势皇金属层207的构成材料可以为铝、钛、钨、金等可与半导体衬底200形成肖特基接触的金属或者上述金属的合金，厚度可以根据所需制备的器件的参数而定，在此不做具体限定。
[0038]接着，如图2G所示，在半导体衬底200的背面形成背面金属层208。作为示例，形成背面金属层208的工艺步骤包括:对半导体衬底200的背面实施减薄处理，减薄厚度可以根据所需制备的器件的参数而定，在此不做具体限定；沉积背面金属层，以覆盖半导体衬底200的背面。
[0039]至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作。根据本发明，通过形成多个沟槽填充结构，可以显著缩小器件特征尺寸，提高器件集成度；利用沟槽MOS结构在正向电压下的导通降低势皇可以大幅提高器件的正向电流密度，即器件在相同电流下具有更低的正向导通电压；在第二沟槽203中形成电介质层206可以大幅提高器件的反向耐压，其数值可以超过100V，从而可以省去工艺较为复杂的ring环结构和注入，简化工艺步骤，降低制造成本。
[0040]参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
[0041 ] 在步骤301中，提供半导体衬底；
[0042]在步骤302中，在半导体衬底中形成若干个第一沟槽和第二沟槽，第一沟槽的特征尺寸小于第二沟槽的特征尺寸；
[0043]在步骤303中，在第一沟槽和第二沟槽的侧壁和底部形成栅极氧化层；
[0044]在步骤304中，形成栅极材料层，其完全填充第一沟槽，并形成于第二沟槽的侧壁部分；
[0045]在步骤305中，在第二沟槽的侧壁形成栅极材料层后，在第二沟槽中形成电介质层；
[0046]在步骤306中，在半导体衬底上沉积势皇金属层；
[0047]在步骤307中，在半导体衬底的背面形成背面金属层。
[0048]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种沟槽型肖特基势皇二极管，包括: 半导体衬底； 位于所述半导体衬底的背面金属层； 位于所述半导体衬底中的若干个第一沟槽填充结构和第二沟槽填充结构，所述第一沟槽填充结构的特征尺寸小于所述第二沟槽填充结构的特征尺寸，其中所述第一沟槽填充结构为栅极结构，所述栅极结构为生长在所述第一沟槽的侧壁及底部的栅极氧化层和生长在所述栅极氧化层上的栅极材料层，所述第二沟槽填充结构为提高所述肖特基势皇二极管的反向耐压的结构，所述第二沟槽填充结构由位于所述第二沟槽的侧壁和底部的栅极氧化层、生长在所述栅极氧化层上的势皇金属层、以及位于所述第二沟槽侧壁的栅极氧化层与所述势皇金属层之间的栅极材料层构成，所述势皇金属层还覆盖所述第一沟槽填充结构和所述半导体衬底的正面的其余部分，所述势皇金属层与所述半导体衬底的正面的其余部分之间的接触构成所述肖特基势皇二极管。2.根据权利要求1所述的沟槽型肖特基势皇二极管，其特征在于，所述第二沟槽填充结构中的势皇金属层还具有凹槽结构，通过所述凹槽结构露出所述势皇金属层下方的栅极氧化层。3.根据权利要求1所述的沟槽型肖特基势皇二极管，其特征在于，所述栅极氧化层与所述势皇金属层之间还生长有电介质层。4.一种如权利要求1所述的沟槽型肖特基势皇二极管的制备方法，包括: 提供半导体衬底； 在所述半导体衬底中形成若干个第一沟槽和第二沟槽，所述第一沟槽的特征尺寸小于所述第二沟槽的特征尺寸； 在所述第一沟槽和所述第二沟槽的侧壁和底部形成栅极氧化层； 形成栅极材料层，所述栅极材料层完全填充所述第一沟槽，并形成于所述第二沟槽的侧壁部分； 在所述半导体衬底上沉积势皇金属层； 在所述半导体衬底的背面形成背面金属层。5.根据权利要求4所述的方法，其特征在于，实施所述沉积势皇金属层的步骤之后，还包括:刻蚀所述第二沟槽中的势皇金属层，在所述第二沟槽中的势皇金属层中形成凹槽结构，以便露出所述势皇金属层下方的栅极氧化层。6.根据权利要求4所述的方法，其特征在于，实施所述沉积势皇金属层的步骤之前，还包括在所述第二沟槽中形成电介质层的步骤:在所述半导体衬底上沉积电介质层；光刻定义有源区图形，并通过蚀刻保留位于所述第二沟槽中的电介质层。7.根据权利要求4所述的方法，其特征在于，形成所述第一沟槽和所述第二沟槽的工艺步骤包括:在所述半导体衬底上形成具有第一沟槽和第二沟槽的图案的掩膜层，所述掩膜层为单一的光刻胶层或者自下而上层叠的硬掩膜层和光刻胶层；以所述掩膜层为掩膜，蚀刻所述半导体衬底，以在其中形成多个所述第一沟槽和所述第二沟槽；去除所述掩膜层。8.根据权利要求4所述的方法，其特征在于，形成所述栅极材料层的工艺步骤包括:在所述半导体衬底上沉积栅极材料层，以完全填充所述第一沟槽和所述第二沟槽；实施回蚀刻，保留位于所述第一沟槽中的栅极材料层以及位于所述第二沟槽的侧壁上的栅极材料层。9.根据权利要求8所述的方法，其特征在于，所述栅极材料层中掺杂有磷或硼，所述栅极材料层的构成材料为多晶硅。10.根据权利要求4所述的方法，其特征在于，所述电介质层的构成材料包括氮化硅、磷硅玻璃或者正硅酸乙酯，所述势皇金属层的构成材料为包括铝、钛、钨、金在内的可与所述半导体衬底形成肖特基接触的金属或者所述金属的合金。
【专利摘要】本发明提供一种沟槽型肖特基势垒二极管及其制备方法，所述二极管包括：半导体衬底及其背面的背面金属层；位于半导体衬底中的多个第一沟槽填充结构和第二沟槽填充结构，第一沟槽填充结构的特征尺寸小于第二沟槽填充结构的特征尺寸，第一沟槽填充结构为栅极结构，该栅极结构为生长在第一沟槽的侧壁及底部的栅极氧化层和生长在栅极氧化层上的栅极材料层，第二沟槽填充结构为提高反向耐压的结构，其由位于第二沟槽的侧壁和底部的栅极氧化层、生长在栅极氧化层上的势垒金属层、以及位于第二沟槽侧壁的栅极氧化层与势垒金属层之间的栅极材料层构成，势垒金属层还覆盖第一沟槽填充结构。根据本发明，可以提高器件的集成度、正向电流密度和反向耐压。
【IPC分类】H01L21/329, H01L29/872, H01L29/06
【公开号】CN105720109
【申请号】CN201410737639
【发明人】胡守时, 陈永南
【申请人】无锡华润上华半导体有限公司
【公开日】2016年6月29日
【申请日】2014年12月5日
【公告号】WO2016086689A1