半导体结构的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
【背景技术】
[0002] 在集成电路中，高电阻是一个重要部件。高电阻是相对于硅化物等低电阻而言的 电阻器件。高电阻的电阻率通常可以为100〇hm/sq~2000ohm/sq。而低电阻的硅化物，例 如镍硅化物（NiSi)的电阻率通常在70ohm/ Sq以下。高电阻的制作工艺和过程必须得到很 好地调整，以确保高电阻的值和温度系数达到所需要求。
[0003] 传统技术中，多采用氧化硅/多晶硅（Si02/poly-Si)栅结构，因此可以选用未掺 杂的多晶硅作为高电阻，并且高电阻通过接触插塞和硅化物连接出去。
[0004] 随着半导体结构的特征尺寸的减小，为了大幅度减小栅隧穿电流和栅极电阻，消 除多晶硅耗尽效应，提高器件可靠性，缓解费米能级钉扎效应，采用高K(介电常数）介质层 /金属栅结构代替传统的氧化硅/多晶硅栅结构已成为业界的共识，即HKMG工艺技术得到 广泛地发展。
[0005] 然而，在HKMG工艺过程中，多晶硅表面通常被硬掩膜层覆盖以防止硅化物的形 成。一旦硬掩膜层不足以完全保护多晶硅上表面，导致多晶硅上表面形成硅化物，则此硅 化物在伪栅去除阶段无法被去除，进而影响后续金属栅极的形成。因此HKMG工艺中，硅化 物难以被运用于生成高电阻，即：由于在HKMG工艺没有能够在部分未掺杂多晶硅生成硅化 物，因此，在HKMG工艺中，多晶硅很难被连接成高电阻。
[0006] 由此可知，在HKMG工艺中，高电阻的制作是业界面临的一个难题。
【发明内容】
[0007] 本发明解决的问题是提供一种半导体结构的形成方法，以解决在HKMG工艺中，高 电阻制作困难的问题。
[0008] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
[0009] 提供半导体衬底，所述半导体衬底具有第一区域、第二区域和电阻区；
[0010] 在所述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极，在所述 电阻区上形成第三伪栅极，所述第三伪栅极上表面包括第一接触区、第二接触区和隔开区， 所述隔开区将所述第一接触区和第二接触区隔开；
[0011] 在所述第一伪栅极上表面形成第一硬掩膜层，在所述第二伪栅极上表面形成第二 硬掩膜层，在所述第三伪栅极上表面形成第三硬掩膜层；
[0012] 去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露所述第一 接触区和第二接触区；
[0013] 在所述第一接触区和第二接触区形成金属硅化物。
[0014] 可选的，去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露 所述第一接触区和第二接触区的步骤包括：
[0015] 在所述第一硬掩膜层上表面和所述第一伪栅极两侧，所述第二区域上方，以及所 述第三硬掩膜层上表面和所述第三伪栅极两侧形成侧墙材料层；
[0016] 刻蚀位于所述第二区域上方的所述侧墙材料层，并去除位于所述第一接触区和第 二接触区上方的所述侧墙材料层；
[0017] 以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的所述第三硬 掩膜层进行刻蚀，直至去除部分厚度的所述第三硬掩膜层；
[0018] 采用保护层保护所述第二区域，对所述第一接触区和第二接触区上剩余的所述第 三硬掩膜层进行刻蚀，直至暴露所述第一接触区和第二接触区。
[0019] 可选的，去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露 所述第一接触区和第二接触区的步骤包括：
[0020] 在所述第一硬掩膜层上表面和所述第一伪栅极两侧，所述第二区域上方，以及所 述第三硬掩膜层上表面和所述第三伪栅极两侧形成侧墙材料层；
[0021] 刻蚀位于所述第二区域上方的所述侧墙材料层，并去除位于所述第一接触区和第 二接触区上方的所述侧墙材料层；
[0022] 以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的所述第三硬 掩膜层进行刻蚀，直至去除部分厚度的所述第三硬掩膜层；
[0023] 对所述第一接触区和第二接触区上剩余的所述第三硬掩膜层进行刻蚀，直至暴露 所述第一接触区和第二接触区。
[0024] 可选的，去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露 所述第一接触区和第二接触区的步骤包括：
[0025] 在所述第一硬掩膜层上表面和所述第一伪栅极两侧，所述第二区域上方，以及所 述第三硬掩膜层上表面和所述第三伪栅极两侧形成侧墙材料层；
[0026] 刻蚀位于所述第二区域上方的所述侧墙材料层，并去除位于所述第一接触区和第 二接触区上方的所述侧墙材料层；
[0027] 以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的所述第三硬 掩膜层进行刻蚀，直至暴露所述第一接触区和第二接触区。
[0028] 可选的，在以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的 所述第三硬掩膜层进行刻蚀时，同时对所述第二伪栅极两侧下方的半导体衬底进行刻蚀， 直至形成凹槽；
[0029] 在所述第一接触区和第二接触区形成所述金属硅化物前，在所述凹槽内填充满应 力材料，以形成应力层；
[0030] 在所述第一接触区和第二接触区形成所述金属硅化物时，同时在所述应力层形成 金属硅化物。
[0031] 可选的，在以剩余所述侧墙材料层为掩模，对所述第一接触区和第二接触区上的 所述第三硬掩膜层进行刻蚀时，采用的刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺采用 的气体包括CF 4、CHF3、CH2F2和CH 3F的至少其中之一，所述干法刻蚀工艺采用的温度范围为 20°C~100°C，所述干法刻蚀工艺采用的压强范围为lOmTorr~lOOOmTorr，所述干法刻蚀 工艺采用的功率为l〇〇w~3000w，所述干法刻蚀工艺采用的偏置电压为0~500V。
[0032] 可选的，所述硬掩膜层的初始厚度为200^1000久;在以剩余所述侧墙材料层 为掩模，对所述第一接触区和第二接触区上的所述第三硬掩膜层进行刻蚀后，剩余所述第 三硬掩膜层的厚度为所述初始厚度的40%~60%。
[0033] 可选的，所述方法还包括：
[0034] 在所述第一区域上形成第一伪栅极前，还包括在所述第一区域上形成第一高K介 质层的步骤；
[0035] 在所述第二区域上形成第二伪栅极前，还包括在所述第二区域上形成第二高K介 质层的步骤。
[0036] 可选的，所述方法还包括：
[0037] 去除所述第一伪栅极以形成第一沟槽；
[0038] 在所述第一沟槽中形成第一高K介质层和第一金属栅极；
[0039] 去除所述第二伪栅极以形成第二沟槽；
[0040] 在所述第二沟槽中形成第二高K介质层和第二金属栅极。
[0041] 可选的，去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露 所述第一接触区和第二接触区的步骤包括：
[0042] 在所述第三硬掩膜层上形成光刻胶层，所述光刻胶层暴露位于所述第一接触区和 第二接触区上的所述第三硬掩膜层；
[0043] 以所述光刻胶层为掩模，刻蚀所述第三硬掩膜层，直至暴露所述第一接触区和第 二接触区。
[0044] 可选的，形成所述第一伪栅极、第二伪栅极、第三伪栅极、第一硬掩膜层、第二硬掩 膜层和第三硬掩膜层的步骤包括：
[0045] 在所述第一区域、第二区域和电阻区形成伪栅材料层；
[0046] 在所述伪栅材料层上形成硬掩膜材料层；
[0047] 对所述硬掩膜材料层进行刻蚀，直至形成所述第一硬掩膜层、第二硬掩膜层和第 三硬掩膜层；
[0048] 以所述第一硬掩膜层、第二硬掩膜层和第三硬掩膜层为掩模，刻蚀所述伪栅材料 层，直至形成所述第一伪栅极、第二伪栅极和第三伪栅极。
[0049] 与现有技术相比，本发明的技术方案具有以下优点：
[0050] 本发明的技术方案中，提供具有第一区域、第二区域和电阻区的半导体衬底，在所 述第一区域上形成第一伪栅极，在所述第二区域上形成第二伪栅极，在所述电阻区上形成 第三伪栅极，所述第三伪栅极上表面包括第一接触区、第二接触区和隔开区，所述隔开区将 所述第一接触区和第二接触区隔开，并在所述第一伪栅极上表面形成第一硬掩膜层，在所 述第二伪栅极上表面形成第二硬掩膜层，在所述第三伪栅极上表面形成第三硬掩膜层，之 后去除位于所述第一接触区和第二接触区上的所述第三硬掩膜层，以暴露所述第一接触区 和第二接触区，最后在所述第一接触区和第二接触区形成金属硅化物。所述方法不必利用 帽盖层作为高电阻，因此，够防止帽盖层作为高电阻带来的副作用，从而消除高电阻制作对 晶体管功函数的影响，消除帽盖层（氮化钛）损伤和金属扩散等问题，避免相应的半导体产 品因尚电阻的制作而广生的可靠性问题，从而使良率大幅提尚。
[0051] 进一步，各硬掩膜层（包括第一硬掩膜层、第二硬掩膜层和第三硬掩膜层）的初始 厚度可以为200A~1000A。一方面，各硬掩膜层的初始厚度需要在200人以上，以保证后 续的刻蚀工艺过程中，各硬掩膜层能够对下方的伪栅极起到相应的保护作用，以防止后续 形成金属栅极位置的伪栅极发生金属硅化物反应，生成难以去除的硅化物。另一方面，各硬 掩膜层的初始厚度需要保证在1000A以下，以方便后续能够被去除。
【附图说明】
[0052] 图1至图3为现有半导体结构中高电阻的制作过程各步骤对应结构示意图；
[0053] 图4至图7为HKMG工艺中以帽盖层作为高电阻的制作过程各步骤对应结构示意 图；
[0054] 图8至图14为本发明实施例提供的半导体结构的形成方法各步骤对应结构示意 图。
【具体实施方式】
[0055] 传统工艺中，高电阻的制作过程可以参考图1至图3。
[0056] 请参考图1，提供半导体衬底100,半导体衬底100包括第一有源区（未标注）、第 二有源区（未标注）和电阻区（未标注）。在所述第一有源区上形成第一栅极结构110,在 所述第二有源区上形成