为了性能和栅极填充而优化栅极剖面的制作方法

实施例总体上涉及半导体工艺，并且更具体地涉及为了半导体器件的增加的性能和金属栅极填充而优化栅极剖面。

背景技术：

半导体芯片的性能高度依赖于在半导体芯片上制造的晶体管器件的数量。例如，中央处理单元的性能随着其逻辑器件的数量增加而增加。然而，严格地增加晶体管器件的数量增加了晶体管器件所占据的基板面的量，这导致在芯片的整体尺寸上的有害增加。因此，为了最大化芯片上所形成的晶体管器件的数量，行业领导者寻找缩小每个晶体管器件的尺寸的方式。缩小晶体管器件的尺寸允许增加数量的晶体管器件形成在单个半导体芯片上而不明显增加芯片的整体尺寸。用于最小化晶体管器件尺寸的技术包括减小晶体管器件的栅极叠置体的尺寸。减小栅极叠置体的尺寸允许其它晶体管器件的部件在尺寸上相对减小，从而产生更小的器件。

附图说明

图1示出了非平面finfet器件的常规栅极叠置体的等距视图。

图2示出了根据本发明的实施例的具有非平面finfet器件的良好填充剖面的栅极叠置体的等距视图。

图3a-3c示出了根据本发明的实施例的在牺牲栅极材料上形成图案化掩模的方法的等距视图。

图3d-1示出了根据本发明的实施例的形成具有良好填充剖面的牺牲栅极结构的方法的等距视图。

图3d-2示出了根据本发明的实施例的相对于背景中的鳍状物的前景中的牺牲栅极结构的截面视图。

图3e-3g示出了根据本发明的实施例的形成具有良好填充剖面的栅极叠置体的方法的等距视图。

图4示出了实施本发明的一个或多个实施例的内插件。

图5示出了根据本发明的实施例构建的计算设备。

具体实施方式

本文中所描述的是通过使用具有良好填充剖面的牺牲栅极结构来形成栅极叠置体的系统和方法。在以下描述中，将使用本领域技术人员常用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域的其他技术人员。然而，对于本领域技术人员而言显而易见的是，可以仅利用所述方面中的一些来实践本发明。出于解释的目的，阐述了具体的数字、材料和构造，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本发明。在其它实例中，省略或简化了公知的特征，以免使得说明性实施方式难以理解。

将以最有助于理解本发明的方式依次将各种操作描述为多个分立操作，然而不应将描述的次序解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的次序执行。

目前，半导体器件的常规栅极叠置体被形成为具有沿着其整个高度的一个均匀厚度。图1示出了具有示例性常规栅极叠置体112的非平面器件。非平面器件可以是finfet100，例如三栅极场效应晶体管，其包括半导体衬底102和形成在半导体衬底102上方的鳍状物104。鳍状物104可以是衬底102的部分，以使得鳍状物104和衬底102形成一个单片结构。浅沟槽隔离(sti)103可以形成在衬底102上并且在鳍状物104周围。鳍状物104可以在sti103上方延伸。可以包括由功函数金属层116和填充金属层118形成的栅极电极的栅极叠置体112可以形成在鳍状物104的沟道区110之上。栅极叠置体112还可以包括设置在沟道区110与功函数金属层116之间的栅极电介质114。一对源极区和漏极区106/108可以形成在鳍状物104内并且在沟道区110的相对侧上。

如图1中所示，常规栅极叠置体112具有宽度120，宽度120沿着其整个高度122是均匀的。位于栅极电极112的底部处的宽度120也可以被称为“栅极长度”，宽度120可以代表源极区106与漏极区108之间的距离。在实施例中，栅极叠置体112具有大高宽比。具有大高宽比的结构具有大体上大于其宽度的高度。例如，栅极高度122可以大体上大于栅极长度120。在实施例中，finfet器件100的栅极叠置体112具有至少5比1的高宽比。

典型地，栅极叠置体112可以由替换栅极工艺形成。替换栅极工艺最初可以涉及在半导体结构(例如鳍状物104)之上形成牺牲栅极结构。此后，隔离层可以形成在牺牲栅极结构周围，并且牺牲栅极结构随后可以被去除以在隔离层中形成开口。开口可以具有对应于牺牲栅极结构的剖面的剖面。栅极电介质和栅极电极材料(例如栅极电介质114以及功函数金属116和填充金属118)随后可以被沉积到开口中以形成栅极叠置体112。开口可以具有大高宽比，开口由于其小宽度和深垂直腔而难以填充。当将材料沉积在开口内时，这样的开口具有夹断的较高可能性。夹断是所沉积的材料聚积在沟槽的开口附近以使得开口在沉积期间过早地密封并在沟槽内形成空隙的事件。因此，栅极叠置体112可以具有空隙124。空隙124降低器件性能并可能使器件出故障。

本文中所公开的本发明的实施例通过利用具有开口的沟槽来大体上减少(如果不消除)在栅极叠置体内形成空隙，该开口具有良好填充的栅极剖面。根据本发明的实施例，形成半导体器件的方法包括在半导体结构(例如鳍状物)之上形成具有良好填充剖面的牺牲栅极结构。根据本发明的实施例，良好填充的牺牲栅极结构包括由锥形部分分隔开的顶部部分和底部部分。顶部部分可以比底部部分更宽，并且锥形部分可以将宽度从较宽的顶部部分过渡到较窄的底部部分。可以通过沉积牺牲栅极材料(例如多晶材料)并随后用包含两个蚀刻操作的蚀刻工艺对其进行蚀刻来形成良好填充的牺牲栅极结构。第一蚀刻操作最初可以蚀刻牺牲栅极结构的顶部部分，并且第二蚀刻操作随后可以蚀刻牺牲栅极结构的锥形部分和底部部分两者。

该方法还可以包括在具有良好填充剖面的牺牲栅极结构周围形成隔离层，以及随后去除牺牲栅极结构以在隔离层中形成开口。开口可以是具有对应于牺牲栅极结构的良好填充剖面的剖面的良好填充开口。例如，在实施例中，良好填充开口可以具有宽顶部部分、窄底部部分和位于顶部部分与底部部分之间的锥形部分。栅极材料随后可以被沉积到开口中以形成栅极电极。

具有良好填充开口允许栅极材料容易沉积到开口中，从而使夹断和空隙形成最小化。使夹断和空隙形成最小化增加了产量。另外，在替换栅极工艺期间形成的良好填充开口允许形成具有较小的栅极长度的晶体管器件。具有较小的栅极长度的器件增加了半导体芯片的晶体管密度，这从而可以增加器件性能。

图2示出了根据本发明的实施例的具有良好填充剖面的栅极叠置体212。栅极叠置体212具有宽顶部部分202、锥形部分204和窄底部部分206。在实施例中，顶部部分202比底部部分206更宽。例如，顶部部分202可以具有比底部部分206的最底部宽度220(例如栅极长度)大至少两倍的宽度208。顶部部分202和底部部分206可以具有遍及其相应的整个高度的大体上恒定的宽度。

在实施例中，栅极叠置体212具有大高宽比。也就是说，栅极叠置体212的高度222可以大体上大于栅极叠置体212的最窄区，所述最窄区可以是栅极长度220。高度222可以由从sti103的顶部到栅极叠置体212的顶部的距离进行测量，并且宽度可以由最小宽度的开口的直径(例如底部部分206的最底部宽度220)进行测量。在实施例中，栅极叠置体212可以具有至少5比1的高宽比。在实施例中，栅极叠置体212具有大约10比1的高宽比。在特定的实施例中，高度222和栅极长度220可以分别是大约200nm和20nm。栅极叠置体212的高度222可以是从sti103的顶部到栅极叠置体212的顶部的距离。可以包括由功函数金属层216和填充金属层218形成的栅极电极的栅极叠置体212可以形成在鳍状物104的沟道区110之上。栅极叠置体212还可以包括设置在沟道区110与功函数金属层216之间的栅极电介质214。栅极叠置体212还可包括设置在沟道区110与功函数金属层216之间的栅极电介质214。

在实施例中，栅极叠置体212的剖面不同于栅极叠置体112。例如，栅极叠置体212可以具有良好填充剖面，并且栅极叠置体112可以不具有良好填充剖面。栅极剖面中的差异可以由利用具有良好填充剖面的牺牲栅极结构的方法来创建。牺牲栅极结构可以用于形成良好填充开口，栅极叠置体212可以形成在该良好填充开口内。良好填充开口使栅极叠置体212内空隙124的形成最小化，这可以有助于增加的器件性能并可以使产量最大化。在实施例中，栅极叠置体212不具有形成于其内的空隙124。

在图3a-3h中示出了形成栅极叠置体212的示例性方法。如图3a中所示，鳍状物104形成在衬底102中。衬底102可以是半导体器件可形成的任何适合的衬底。在实施例中，衬底102是半导体衬底，例如体硅半导体衬底。替代地，在实施例中，半导体衬底可以是使用绝缘体上硅(soi)子结构形成的结晶衬底。在替代的实施例中，衬底102是包含多于一层的衬底材料的异质结衬底。在其它实施例中，可以使用替代的材料来形成半导体衬底，替代的材料可以或可以不与硅组合，所述材料包括但不限于锗、锑化铟、碲化铅、磷化铟、砷化镓、砷化铟镓、锑化镓或ⅲ-ⅴ族或ⅳ族材料的其它组合。尽管此处描述了可以形成衬底102的材料的几个示例，但可以作为基础(半导体器件可以在该基础上构建)的任何材料落在本发明的精神和范围内。

可以通过各向异性蚀刻工艺来在衬底102中形成鳍状物104。例如，可以通过在半导体衬底的一部分之上图案化掩模并随后各向异性地蚀刻衬底102的暴露区域来形成鳍状物104。各向异性蚀刻工艺可以形成具有垂直侧壁105和107的鳍状物104。鳍状物104可以用作随后形成的晶体管器件的晶体管主体，如将在本文中进一步讨论的。

如图3a中进一步所示的，sti103形成在衬底102上。在实施例中，sti103可以在鳍状物104之后形成。sti103可以由初始沉积工艺并随后进行平面化工艺和凹进蚀刻来形成。例如，任何适合的沉积工艺(例如化学气相沉积(cvd))最初可以将绝缘材料均厚沉积在衬底102和鳍状物104上。后续平面化工艺(例如化学机械平面化(cmp))随后可以将所沉积的绝缘材料平面化到鳍状物的顶部。凹进蚀刻工艺随后可以将sti凹进到鳍状物高度以下。可以基于根据设计要求的目标鳍状物高度来确定凹进的深度。越大的凹进可以产生越大的鳍状物104高度。因此，鳍状物104可以在sti103上方延伸，以使其被暴露以用于形成主体，晶体管可以形成在该主体上。sti103可以将衬底102与设置在sti103上方的随后形成的半导体结构电隔离。

此后，在图3b中，牺牲栅极材料302形成在鳍状物104和sti103之上。牺牲栅极材料302可以由沉积和平面化工艺(例如cvd和cmp工艺)形成。牺牲栅极材料302可以被平面化到高度322，其至少对应于如本文中针对图2前述的栅极叠置体212的高度222。例如，高度322可以是至少大约200nm。在实施例中，牺牲栅极材料302可以由多晶材料(例如多晶硅)形成。在实施例中，牺牲栅极材料302被平面化到大体上大于高度222的高度322。在一个这样的实施例中，牺牲栅极材料302的高度322的目的在于适应可能涉及在抛光工艺期间使高度322凹进的后续替换栅极工艺，如以下更详细描述的。在示例性实施例中，牺牲栅极材料302的高度322比栅极叠置体212的最终目标高度222大大约1.5-2倍。

接下来在图3c中，图案化掩模304形成在牺牲栅极材料302的一部分上。图案化掩模304可以由图案化和蚀刻技术形成。例如，可以通过在光致抗蚀剂上旋涂并随后通过曝光和显影工艺图案化光致抗蚀剂来形成图案化掩模304。在实施例中，光致抗蚀剂在后续蚀刻工艺中用于图案化下层硬掩模。硬掩模随后可以用作图案化掩模304。在替代的实施例中，光致抗蚀剂其本身用作图案化掩模304。图案化掩模304可以覆盖牺牲栅极材料302的形成牺牲栅极结构的一部分。图案化掩模304还可以限定鳍状物104的沟道区。在实施例中，图案化掩模304沿着垂直于鳍状物104的方向形成。图案化掩模304可以具有大体上对应于随后形成的栅极叠置体的宽度(例如栅极叠置体212的顶部部分202的宽度208)的宽度305，如本文中针对图2所讨论的。

一旦形成图案化掩模304，就由牺牲栅极材料302形成牺牲栅极结构306，如图3d-1中所示的。牺牲栅极结构306可以包括顶部部分324和底部部分328。锥形部分可以设置在顶部部分324与底部部分328之间。在实施例中，顶部部分324的宽度305可以大于底部部分328的宽度307。在图3d-2中所示的图3d-1的截面视图中示出牺牲栅极剖面的更详细的透视图。特别地，图3d-2示出了在鳍状物104旁边的平面处遍及牺牲栅极结构306(沿着鳍状物104的长度)的图3d-1的截面视图。该视图是从朝着鳍状物104观察的视角，以便在背景中显示鳍状物104，而在前景中显示牺牲栅极结构306的截面。因此，可以相对于鳍状物104显示牺牲栅极结构306的结构剖面。要意识到，本文中所使用的词“剖面”指代当在沿着鳍状物104的长度的方向切割时的结构的截面剖面。

参考图3d-2，顶部部分324的宽度305可以大于底部部分328的宽度307。例如，顶部部分324的宽度305可以是宽度307的至少两倍宽。在实施例中，当宽度305的范围在36到44nm之间时，宽度307的范围在18到22nm之间。在特定的实施例中，当底部部分328的宽度307是大约20nm时，宽度305是大约40nm。在形成栅极叠置体期间，较宽的顶部部分328大体上减少夹断的机会并从而形成了空隙124，如本文中进一步讨论的。

底部部分328的宽度307可以限定晶体管器件的栅极长度。例如，如果宽度307是大约20nm，则晶体管器件的栅极长度可以是大约20nm。在实施例中，可以根据设计要求来建立宽度307。

顶部部分324和底部部分328两者均可以每个具有遍及其整个垂直长度的大体上恒定的宽度。例如，顶部部分324可以具有遍及其整个垂直长度308的大体上恒定的宽度305，并且底部部分328也可以具有遍及其整个垂直长度312的大体上恒定的宽度307。因此，顶部部分324和底部部分328两者可以具有大体上垂直的侧壁。

锥形部分326可以位于顶部部分324与底部部分328之间。锥形部分326可以具有垂直高度310。在实施例中，锥形部分326可以具有弧形侧壁318。弧形侧壁318可以具有遍及牺牲栅极结构306的中心彼此镜像的内凹剖面(concaveprofile)。锥形部分326可以具有在顶部处较宽而在底部处较窄的逐渐减小的宽度。在实施例中，锥形部分326的顶部具有与顶部部分324相同的宽度305，并且锥形部分326的底部具有与底部部分328相同的宽度307。例如，在顶部部分324和底部部分328的宽度分别是40和20nm的实施例中，锥形部分326的顶部和底部宽度分别是40和20nm。锥形部分326的内凹剖面可以允许在形成栅极叠置体期间更容易填充开口的底部部分，如本文中针对图3g进一步讨论的。

根据本发明的实施例，垂直长度308、310和312可以在大小上变化。在实施例中，底部部分328的垂直长度312大于鳍状物104的高度314。例如，底部部分328的垂直长度312可以比鳍状物104的高度314大至少20nm。在鳍状物104的高度314是大约40nm的实施例中，底部部分328的垂直长度312是大约60nm。因此，牺牲栅极结构306的顶部部分324和锥形部分326可以设置在鳍状物104上方。在实施例中，锥形部分326的顶部位于鳍状物104的顶部上方，以使得底部部分328具有大于鳍状物104的高度314的垂直高度312。在一个实施例中，锥形部分326的顶部可以位于牺牲栅极结构306的高度322的中点周围。替代地，锥形部分326的顶部可以位于牺牲栅极结构306的高度322的中点下方，但在离sti103的顶部的一段距离处，以使得底部部分328的垂直高度312大于鳍状物104的高度314。由于遍及底部部分328的整个垂直长度的大体上恒定的宽度307，具有位于鳍状物104上方的锥形部分326确保宽度307遍及鳍状物104的所有表面是相同的。因此，栅极长度遍及鳍状物104的所有表面可以是大体上相同的。然而在其它实施例中，只有锥形部分326的一部分需要位于鳍状物104上方。因此，锥形部分326的至少一部分位于鳍状物104上方。

锥形部分326的垂直长度310可以是足以产生大体上弧形的侧壁318的任何适合的大小。例如，垂直长度310可以在15到25nm之间。在实施例中，垂直长度310是大约20nm。大体上弧形的侧壁318具有在宽度上的逐渐变化，其允许材料沉积在随后形成的腔内而没有夹断和形成空隙。因此，在宽度上的逐渐变化使得在底部部分328的后续填充期间沉积栅极材料变得更容易，如本文中将进一步讨论的。

顶部部分324的垂直长度308可以由牺牲栅极结构306的高度322与锥形部分326和底部部分328的相应垂直长度310和312的总和之间的剩余距离来确定。例如，在高度322是200nm且垂直长度310(例如20nm)和312(例如40nm)的总和是60nm的实施例中，顶部部分324的垂直长度308可以是大约120nm。然而，顶部部分324的垂直长度308可以不小于总高度322的一半。使垂直高度308大于总高度322的一半维持了牺牲栅极结构剖面的填充良好性。例如，如果顶部部分324的垂直长度308小于总高度322的距离的一半，则底部部分328可能太高，从而产生在形成栅极叠置体期间的夹断的较大可能性，如本文中将进一步讨论的。

在实施例中，顶部部分324可以具有被腐蚀的侧壁剖面316。被腐蚀的侧壁剖面316可以是从在第一处理操作期间产生的侧壁315的初始位置稍微凹进的侧壁剖面。被腐蚀的侧壁剖面316可以由在第二处理操作期间对蚀刻环境的进一步暴露而引起。因此在一些实施例中，顶部部分324的侧壁315可以不是大体上垂直的，但可以具有稍微内凹的剖面。在实施例中，被腐蚀的侧壁316从侧壁315的初始位置凹进大约1到10nm。在特定的实施例中，被腐蚀的侧壁316在其最大限度的凹进点处从其初始位置凹进大约5nm。

可以根据设计要求来建立牺牲栅极结构306的高度322。例如，在栅极叠置体被设计为具有10比1的高宽比的实施例中，牺牲栅极结构306的高度322可以是底部部分328的宽度307的大约10倍。例如，如果宽度307是大约20nm，则高度322可以是大约200nm。在实施例中，牺牲栅极结构306的高度322可以包括顶部部分324的垂直长度308、锥形部分326的垂直长度310和底部部分328的垂直长度312。在实施例中，高度322的范围在180到220nm之间。高的高度322允许牺牲栅极结构306抵抗来自后续处理操作的腐蚀。

根据本发明的实施例，通过用蚀刻工艺(例如等离子体蚀刻工艺)蚀刻牺牲栅极材料302来形成牺牲栅极结构306，该蚀刻工艺包含两个处理操作：第一处理操作和第二处理操作。这两个处理操作可在同一处理室内顺序地执行。通过改变这两个处理操作的反应气体浓度和处理温度谨慎地优化处理操作的相对各向异性可能导致如图3d-1中所示的牺牲栅极结构306的良好填充剖面。

在示例中，第一处理操作可以作为主蚀刻操作，并且第二处理操作可以作为修整蚀刻和过蚀刻操作。因此，第一和第二处理操作可以分别包括第一和第二处理环境。在实施例中，第一和第二处理环境均包括反应气体浓度和处理温度。蚀刻气体可以是能够蚀刻牺牲栅极材料302的任何适合的气体。例如，如果牺牲栅极材料由多晶硅形成，则蚀刻气体可以是氯。根据本发明的实施例，第一处理环境包括比第二处理环境更高的反应气体浓度和更高的处理温度。在特定的实施例中，第一处理环境对于适合于处理300mm晶圆的处理体积包括大约1800sccm的惰性和反应气体的总蚀刻剂气体流。在第一处理环境的大约1800sccm总气体流当中，大约50到70sccm是反应氯气。在实施例中，大约在65℃到75℃的范围内的处理温度用于第一处理环境。第二处理环境对于适合于处理300mm晶圆的处理体积也包括大约1800sccm的惰性和反应气体的总蚀刻剂气体流。然而在第二处理环境的大约1800sccm总气体流当中，大约20-40sccm是反应氯气。在实施例中，大约在50℃到60℃的范围内的处理温度用于第二处理环境。因此，在实施例中，通过改变氯浓度和处理温度来实现在第一蚀刻操作和第二蚀刻操作之间的可调节性。

第一处理操作可以形成牺牲栅极结构306的顶部部分324。具体而言，第一蚀刻处理操作可以被实施以将牺牲栅极材料302蚀刻到大约在部分324和326之间的拐点将最终形成在牺牲栅极结构中时的水平。在实施例中，第二处理操作紧接着在第一处理操作之后被执行。可以实施第二处理操作，以便完成牺牲栅极材料302降至鳍状物104或sti103的表面(取决于牺牲材料302的位置)的蚀刻。此外，第二处理操作底切区324以形成牺牲栅极结构的区326和328。因此，可以紧接着在第一处理操作被执行之后在处理室中创建第二处理环境。第二处理环境可以创建牺牲栅极结构306的过蚀刻，从而形成锥形部分326和底部部分328。对第二处理环境的不断暴露使顶部部分324的宽度305逐渐变窄到底部部分328的宽度307。例如，在处理环境中的即时变化可以使牺牲栅极结构306(其可以限定锥形部分326)逐渐变窄，直到其达到过蚀刻目标深度(其可以限定底部部分328的宽度307)为止。因此，底部部分328的宽度307可以小于顶部部分324的宽度305。在实施例中，底部部分328的宽度307可以比顶部部分324的宽度305小至少两倍。顶部部分324和底部部分328两者分别具有遍及其整个高度的恒定宽度305和307。在实施例中，由第二处理环境引起的锥形部分326内的牺牲栅极结构306的逐渐减薄形成了弧形内凹剖面。牺牲栅极结构306的顶部部分324、底部部分328和锥形部分326的尺寸分别与栅极叠置体212的顶部部分202、底部部分206和锥形部分204相对应，如本文中针对图2所述的。

在实施例中，一旦形成牺牲栅极结构306，就可以在牺牲栅极结构306周围形成一对侧壁间隔体(未示出)。这对栅极间隔体可以在源极区106和漏极区108的注入期间作为注入掩模。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅之类的材料形成。用于形成侧壁间隔体的工艺在本领域中是公知的，并且通常包括沉积和蚀刻处理操作。

源极区106和漏极区108随后可以形成在牺牲栅极结构306的相对侧上，如先前在图3d-1中所示的。在实施例中，源极区106和漏极区108通过注入/扩散工艺形成在鳍状物104内。诸如硼、铝、锑、磷或砷之类的掺杂剂可以被离子注入到衬底中以形成源极区106和漏极区108。激活掺杂剂并使其进一步扩散到鳍状物104中的退火工艺可以在离子注入工艺之后。在替代的实施例中，源极和漏极结构(未示出)可以替代地形成在鳍状物104的暴露表面上，而并非形成注入的源极区106和漏极区108，所述暴露表面可以是鳍状物104的凹进区。可以通过外延沉积工艺来形成源极和漏极结构。在一些实施方式中，可以使用硅合金(例如硅锗或碳化硅)来制造源极和漏极结构，以便给沟道区加压力。在一些实施方式中，外延沉积的硅合金可以在原位被掺杂有掺杂剂，例如硼、砷或磷。在另外的实施例中，可以使用一种或多种替代的半导体材料(例如锗或ⅲ-ⅴ族材料或合金)来形成源极和漏极结构。在另外的实施例中，一层或多层的金属和/或金属合金可以用于形成源极和漏极结构。

此后，可以如图3e所示地形成一个或多个隔离层350。在实施例中，通过均厚沉积绝缘材料并随后进行平面化工艺来形成隔离层350。可以通过任何适合的沉积工艺(例如cvd)来执行均厚沉积并随后通过平面化工艺(例如cmp)来平面化均厚沉积。cmp工艺可以将绝缘材料平面化到牺牲栅极结构306的顶表面309以暴露牺牲栅极结构306。在实施例中，牺牲栅极结构306的顶表面309与隔离层350的顶表面317共平面。在用于将源极区106和漏极区108与较高层级的布线线路电隔离的半导体器件中，隔离层350可以是低层级隔离层，例如第一层间电介质(ild0)。在实施例中，栅极结构306的高度在cmp工艺期间减小。具体而言，牺牲栅极结构306的垂直高度324可以在用于平面化隔离层350并显露栅极结构306的平面化工艺期间减小。在一个这样的实施例中，实施这样的过平面化工艺以适应遍及晶圆的不同抛光特性，其可能由遍及晶圆的不同器件布局密度的存在而产生。如此，牺牲栅极结构306的高度322可以被制造为适应过平面化处理，该过平面化处理将牺牲栅极结构306的高度减小到最终与结合图2所述的栅极叠置体的高度222相对应的高度。

可以使用因在集成电路结构中的可应用性而出名的电介质材料(例如低k电介质材料)来形成隔离层350。可以使用的电介质材料的示例包括但不限于二氧化硅(sio2)、碳掺杂的氧化物(cdo)、氮化硅、有机聚合物(例如，全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃(fsg))以及有机硅酸盐(例如，硅倍半氧烷、硅氧烷或有机硅酸盐玻璃)。隔离层350可以包括气孔或气隙以进一步减小其介电常数。

接下来在图3f中，可以通过选择性蚀刻工艺来去除牺牲栅极结构306。例如，可以使用选择性地去除牺牲栅极结构306的湿法蚀刻工艺。选择性蚀刻工艺可以大体上去除牺牲栅极结构306而同时保持周围的材料完好无损。因此，开口321可以形成在隔离层350内。开口321可以具有与牺牲栅极结构306的剖面对应的开口剖面。特别地，开口321可以具有对应于牺牲栅极结构306的部分324、326和328的部分。因此，开口321可以具有分别对应于牺牲栅极结构306的部分324、326和328的宽顶部部分332、锥形部分334和窄底部部分336。要意识到，在实施例中，开口321的宽顶部部分332的垂直长度可以大体上小于对应部分324的垂直长度，作为如上所述的过抛光或过平面化工艺的结果。

此后如图3g中所示，栅极叠置体212可以形成开口321以完成晶体管200的形成。在实施例中，栅极叠置体212可以包括栅极电介质层214、功函数金属层216和填充金属层218。电介质层214可以最初共形地沉积在开口321内，并且功函数金属层216和填充金属218随后可以沉积在电介质层214之上。任何适合的沉积工艺(例如但不限于溅射或原子层沉积(ald))可以用于沉积栅极叠置体212。平面化工艺(例如cmp)可以用于将栅极叠置体212平面化到隔离层350的顶表面317。开口321的剖面可以是高度良好填充的，其可以大体上使栅极叠置体212内的空隙的形成最小化，例如图1中所示的常规形成的栅极叠置体中所形成的空隙124。特别地，开口321的锥形部分326可以允许栅极材料容易沉积在底部部分328内。此外，宽顶部部分326可以使材料更容易沉积而没有夹断。因此，空隙可以不形成在栅极叠置体212内。

由此产生的栅极叠置体212可以具有与本文中针对图2所讨论的栅极剖面大体上相同的栅极剖面。例如，栅极叠置体212可以具有顶部部分202、底部部分206和锥形部分204。栅极叠置体212的顶部部分202、底部部分206和锥形部分204分别可以与牺牲栅极结构306的顶部部分324、底部部分328和锥形部分326大体上相同。因此，关于牺牲栅极结构306的剖面的讨论也适用于栅极叠置体212的剖面。

栅极电介质214可以包括一层或层的叠置体。一个或多个层可以包括氧化硅、二氧化硅(sio2)和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以在栅极电介质层中使用的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。在一些实施例中，当使用高k材料时，可以在栅极电介质214上执行退火工艺以提高其质量。在实施例中，栅极电介质214由具有大于8的介电常数的高k电介质材料形成。

根据晶体管200是pmos晶体管还是nmos晶体管，功函数金属216可以是p型功函数金属或n型功函数金属。在一些实施方式中，栅极叠置体212的栅极电极可以由两个或更多个金属层的叠置体组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。

对于pmos晶体管，可以用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。p型金属层将使得具有在大约4.9ev和大约5.2ev之间的功函数的pmos栅极电极的形成成为可能。对于nmos晶体管，可以用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金和这些金属的碳化物(例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)。n型金属层将使得具有在大约3.9ev和大约4.2ev之间的功函数的nmos栅极电极的形成成为可能。

图4示出了包括本发明的一个或多个实施例的内插件400。内插件400是用于将第一衬底402桥接到第二衬底404的中间衬底。第一衬底402可以是例如集成电路管芯。第二衬底404可以是例如存储器模块、计算机母板或另一集成电路管芯。通常，内插件400的目的是将连接扩展到较宽的间距或将连接重新布线为不同的连接。例如，内插件400可以将集成电路管芯耦合到球栅阵列(bga)406，球栅阵列(bga)406随后可以耦合到第二衬底404。在一些实施例中，第一和第二衬底402/404附接到内插件400的相对侧。在其它实施例中，第一和第二衬底402/404附接到内插件400的同一侧。并且在另外的实施例中，三个或更多个衬底通过内插件400的方式进行互连。

内插件400可以由环氧树脂、纤维玻璃加强的环氧树脂、陶瓷材料或聚合材料(例如聚酰亚胺)形成。在另外的实施方式中，内插件可以由替代的刚性或柔性材料形成，刚性或柔性材料可以包括以上所述的在半导体衬底中使用的相同的材料，例如硅、锗和其它ⅲ-ⅴ族和ⅳ族材料。

内插件可以包括金属互连件408和过孔410，过孔410包括但不限于穿硅过孔(tsv)412。内插件400还可以包括嵌入式器件414，包括无源器件和有源器件两者。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电(esd)器件。诸如射频(rf)器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件之类的更复杂的器件也可以形成在内插件400上。

根据本发明的实施例，可以在内插件400的制造中使用本文中所公开的装置或工艺。

图5示出了根据本发明的一个实施例的计算设备500。计算设备500可以包括多个部件。在一个实施例中，这些部件附接到一个或多个母板。在替代的实施例中，这些部件被制造在单个片上系统(soc)管芯上而不是母板上。计算设备500中的部件包括但不限于集成电路管芯502和至少一个通信芯片508。在一些实施方式中，通信芯片508被制造为集成电路管芯502的部分。集成电路管芯502可以包括cpu504以及管芯上存储器506，(常常用作高速缓存存储器)，其可以由诸如嵌入式dram(edram)或自旋转移矩存储器(sttm或sttm-ram)来提供。

技术设备500可以包括可以或可以不物理和电气地耦合到母板或被制造在soc管芯内的其它部件。这些其它部件包括但不限于易失性存储器510(例如dram)、非易失性存储器512(例如rom或闪速存储器)、图形处理单元514(gpu)、数字信号处理器516、密码处理器542(执行硬件内的加密算法的专用处理器)、芯片组520、天线522、显示器或触摸屏显示器524、触摸屏控制器526、电池528或其它电源、功率放大器(未示出)、全球定位系统(gps)设备528、罗盘530、运动协处理器或传感器532(其可以包括加速度计、陀螺仪和罗盘)、扬声器534、照相机536、用户输入设备538(例如键盘、鼠标、手写笔和触控板)和大容量存储设备540(例如硬盘驱动器、光盘(cd)、数字多功能盘(dvd)等)。

通信芯片508实现了无线通信，以用于将数据传输到计算设备500以及从计算设备500传输数据。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可以不包含导线。通信芯片508可以实施多种无线标准或协议中的任一种，包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、长期演进(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物以及被指定为3g、4g、5g和更高代的任何其它无线协议。计算设备500可以包括多个通信芯片508。例如，第一通信芯片508可以专用于较短距离的无线通信(例如wi-fi和蓝牙)，并且第二通信芯片508可以专用于较长距离的无线通信(例如gps、edge、gprs、cdma、wimax、lte、ev-do等)。

计算设备500的处理器504包括根据本发明的实施例的通过利用具有良好填充剖面的牺牲栅极结构的更换栅极工艺而形成的一个或多个器件，例如非平面晶体管。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。

通信芯片508也可以包括根据本发明的实施例的通过利用具有良好填充剖面的牺牲栅极结构的更换栅极工艺而形成的一个或多个器件，例如非平面晶体管。

在另外的实施例中，容纳在计算设备500内的另一部件可以包含根据本发明的实施例的通过利用具有良好填充剖面的牺牲栅极结构的更换栅极工艺而形成的一个或多个器件，例如非平面晶体管。

在各种实施例中，计算设备500可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板设备、个人数字助理(pda)、超移动pc、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备500可以是处理数据的任何其它电子设备。

对本发明的所示实施方式的上述描述(包括摘要中所述的内容)并非旨在穷举或将本发明限制为所公开的精确形式。虽然在本文中出于说明性目的描述了本发明的具体实施方式和示例，但如相关领域中的技术人员将认识到的，各种等效修改在本发明的范围内是可能的。此外，尽管对基于鳍状物或非平面的器件进行了详细参考，但本文中所述的方法还可以适用于平面器件，特别是使用更换栅极方案制造的短沟道平面器件。

可以根据以上具体实施方式对本发明做出这些修改。所附权利要求中所使用的术语不应被解释为将本发明限制为说明书和权利要求中所公开的具体实施方式。相反，本发明的范围将完全由所附权利要求来确定，所附权利要求应根据已确立的对权利要求进行解释的原则来进行解释。

在实施例中，半导体器件包括半导体衬底和在半导体衬底上方延伸的鳍状物，鳍状物包括位于沟道区的相对侧上的源极区和漏极区。栅极叠置体位于沟道区之上，栅极叠置体包括顶部部分、锥形部分和底部部分，其中顶部部分通过锥形部分与底部部分分隔开，其中锥形部分的至少一部分和顶部部分位于鳍状物之上，并且其中顶部部分的宽度大于底部部分的宽度。

在一个实施例中，顶部部分的宽度比底部部分的宽度大至少两倍。

在一个实施例中，顶部部分的宽度是40nm并且底部部分的宽度是20nm。

在一个实施例中，锥形部分位于鳍状物上方。

在一个实施例中，底部部分的垂直长度大于鳍状物的高度。

在一个实施例中，锥形部分的顶部位于栅极叠置体高度的中点处。

在一个实施例中，锥形部分包括弧形侧壁。

在一个实施例中，弧形侧壁在剖面中是内凹的。

在一个实施例中，栅极高度与栅极长度之比大于5比1。

在一个实施例中，栅极高度与栅极长度之比是10比1。

在一个实施例中，锥形部分设置在栅极高度的中点下方和鳍状物上方。

在一个实施例中，顶部部分和底部部分的宽度遍及每个相应部分的整个高度是恒定的。

在一个实施例中，形成半导体器件的方法涉及提供具有在半导体衬底上方延伸的鳍状物的半导体衬底。该方法还涉及利用包括第一处理操作和第二处理操作的单个蚀刻工艺在鳍状物的沟道区之上形成牺牲栅极结构，第一处理操作具有第一处理环境，并且第二处理操作具有不同于第一处理环境的第二处理环境。该方法还涉及围绕牺牲栅极结构沉积电介质材料。该方法还涉及去除牺牲栅极结构以在具有牺牲栅极剖面的对应剖面的电介质材料内形成开口。该方法还涉及在开口内形成栅极叠置体，栅极叠置体具有与牺牲栅极结构相同的剖面。

在一个实施例中，第一处理操作是主蚀刻操作，并且第二处理操作是过蚀刻操作。

在一个实施例中，第一处理操作形成顶部部分，并且第二处理条件形成锥形部分和底部部分。

在一个实施例中，第二处理操作紧接着在第一处理操作之后被执行。

在一个实施例中，每个处理环境包括处理温度和反应气体浓度。

在一个实施例中，反应气体浓度包括氯。

在一个实施例中，第一处理环境与第二处理条件相比具有更高的反应气体浓度和更高的处理温度。

在一个实施例中，计算设备包括母板和在母板上安装的处理器。通信芯片被制造在与处理器相同的芯片上或被安装在母板上。处理器包括半导体器件，该半导体器件包括半导体衬底和在半导体衬底上方延伸的鳍状物，鳍状物包括设置在沟道区的相对侧上的一对源极区和漏极区。半导体器件还包括设置在沟道区之上的栅极叠置体，栅极叠置体包括通过锥形部分与底部部分分隔开的顶部部分，其中锥形部分的至少一部分和顶部部分位于鳍状物上方，并且其中顶部部分的宽度大于底部部分的宽度。

在一个实施例中，顶部部分的宽度比底部部分的宽度大至少两倍。

在一个实施例中，锥形部分包括弧形侧壁。

在一个实施例中，弧形侧壁在剖面中是内凹的。

在一个实施例中，栅极高度与栅极长度之比大于5比1。

在一个实施例中，锥形部分设置在栅极高度的中点下方和鳍状物上方。