化合物半导体薄膜结构的制作方法

本发明涉及一种半导体薄膜结构。特别是涉及一种化合物半导体(compound semiconductor)薄膜结构。

背景技术：

含铝(A1)、镓(Ga)或铟(In)…等的3B族元素与含氮(N)的5B族元素的氮化物系Ⅲ-Ⅴ族化合物半导体材料具有宽能隙的特性，可用来制作半导体激光(LD；laser diode)、发光二极管(LED；light emitting diode)、探测器、高频高功率晶体管等电子元件。

由于目前氮化物系Ⅲ-Ⅴ族化合物半导体层尚不能得到适于外延生长的基板。因此，与常用的蓝宝石基板或硅基板之间会有较大的晶格失配度(lattice mismatch)，导致外延层产生错位(dislocation)，进而造成元件性能劣化。为了改善半导体薄膜结构的外延品质，减少错位密度，现已发展出多种提高外延成长品质的方法，例如低温缓冲层技术、插入层技术、侧向成长技术(epitaxial lateral overgrowth,ELO)…等。

传统的低温缓冲层技术与插入层技术都是先低温生长薄层缓冲层之后，进行高温退火，使低温缓冲层具有较低密度的晶核，再进行第二阶段高温外延生长。虽然能大幅降低外延层的成核密度，但是外延结构的错位密度仍然很大。而侧向成长技术需要先在外延成长面上以蚀刻等制作工艺形成规则状孔洞或凸出部，以阻挡外延制作工艺中晶格缺陷往上延伸，制作过程相对复杂。再加上，侧向成长技术的光掩模特征尺寸(critical dimension)和制作工艺裕度(process window)都属于微米级别，制作时间长和成本相对较高，难以大面积应用。

因此，有需要提供一种先进的化合物半导体薄膜结构，以解决现有技术所面临的问题。

技术实现要素：

根据本发明的实施例，提供一种化合物半导体薄膜结构，包括基材、第一化合物半导体外延层以及第二化合物半导体外延层。基材具有一个顶部平面。第一化合物半导体外延层形成于顶部平面上，且具有一个位于第一化合物半导体外延层面对顶部平面的相反一侧的外延界面，以及至少一个位于第一化合物半导体层之中的凹室。第二化合物半导体外延层，形成于外延界面上。其中，顶部平面与凹室的底部之间的距离，实质介于0.8微米(μm)至1.3微米之间。

根据上述，本发明的实施例提出一种化合物半导体薄膜结构。其以外延成长技术在基材顶部平面上形成一个厚度范围实质介于1微米至1.5微米之间的第一化合物半导体薄层，使化合物半导体薄层具有由多个凹室所隔离的多个规则排列的岛状结构。接着继续在岛状结构上形成第二化合物半导体薄层，并覆盖于凹室开口之上。形成具有不规则排列的孔隙(凹室)的化合物半导体薄膜结构，使基材顶部平面与凹室的底部之间的距离，实质介于0.8微米(μm)至1.3微米之间。

由于，孔隙(凹室)的存在可以阻挡外延制作工艺中晶格缺陷往上延伸。因此，可以减少第二化合物半导体外延层的错位密度，提高化合物半导体薄膜结构的品质。加上，不需要额外在基材上进行蚀刻以形成规则状孔洞或凸出部，即可通过外延成长制作工艺，在基板上形成自对准(self-assembled)的化合物半导体薄膜结构，可减化制作工艺步骤达到降低制作工艺成本的发明目的。

附图说明

图1A至图1C为本发明的一实施例所绘示的形成化合物半导体薄膜结构的制作工艺结构剖面示意图；

图2为扫描式电子显微镜(Scanning Electron Microscope，SEM)对图1B的第一化合物半导体外延层所摄取的电子显微影像的示意图；

图3A和图3B为扫描式电子显微镜(Scanning Electron Microscope，SEM)分别对成长厚度实质小于1微米和大于1.5微米的第一化合物半导体外延层所摄取的电子显微影像的示意图。

符号说明

100：化合物半导体薄膜结构101：基材

101a：基板101b：前驱层

101c：基材的顶部平面102：第一外延成长制作工艺

103：第一化合物半导体外延层103a：岛状结构

103b/103b’：凹室103c：岛状结构的顶部

103d：凹室的底部104：第二外延成长制作工艺

105：第二化合物半导体外延层106：外延界面

303：第一化合物半导体外延层303a：岛状结构

303b：凹室

303c：岛状结构的顶部

H：第一化合物半导体外延层的厚度

D：顶部平面与凹室底部之间的距离

R：岛状结构的直径

W1：凹室的开口宽度

具体实施方式

本发明是提供一种化合物半导体薄膜结构，可解决现有氮化物系Ⅲ-Ⅴ族化合物半导体外延薄膜晶格错位密度过大的问题，并且可同时简化制作工艺步骤，节省制造成本。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数种化合物半导体薄膜结构及其制作方法做为优选实施例，并配合所附的附图，作详细说明如下。

但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅用以例示本发明的技术特征，并非用以限定本发明的权利要求。该技术领域中具有通常知识者，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。

图1A至图1C为根据本发明的一实施例所绘示的形成化合物半导体薄膜结构100的制作工艺结构剖面示意图。制作化合物半导体薄膜结构100的方法包括下述步骤：首先提供一基材101(如图1A所绘示)。在本发明的一些实施例之中，基材101可以是一种蓝宝石基板、半导体基板、陶瓷基板或塑化基板。在本发明的另一些实施例之中，基材101也可以是一种位于基板 101a，例如蓝宝石基板、半导体基板、陶瓷基板或塑化基板上的半导体前驱层101b。例如在本实施例中，基材101是位于蓝宝石基板101a上的氮化铝(AlN)前驱层101b。

接着，在基材101(氮化铝前驱层101b)的顶部平面101c上进行第一外延成长制作工艺102，形成第一化合物半导体外延层103(如图1B所绘示)。

在本发明的一些实施例中，第一化合物半导体外延层103包括含铝半导体材料。含铝半导体材料选自于由氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟镓(AlInGaN)及上述的任意组合所组成的一族群。在本实施例中，第一化合物半导体外延层103优选可以是氮化铝外延层。

请参照图2，图2是以电子显微镜对图1B的第一化合物半导体外延层103所摄取的显微影像。其中，由第一外延成长制作工艺102所形成的氮化铝外延层(第一化合物半导体外延层103)具有多个规则排列的六角形岛状结构103a。每一个岛状结构103a的直径R实质介于2微米至4微米之间。

详言之，第一化合物半导体外延层103具有多个凹室103b，用来将第一化合物半导体外延层103区隔成多个规则排列的六角形岛状结构103a。其中，每一个凹室103b具有上宽下窄的剖面形状，每一个凹室103b的开口宽度W1实质介于0.1微米至0.5微米之间，可将第一化合物半导体外延层103区隔成多个规则排列的六角锥形岛状结构103a(如图1B所绘示)。

另外，第一化合物半导体外延层103的每一个岛状结构103a具有实质平坦的顶部103c。例如，在本实施例之中，每一个岛状结构103a的顶部103c实质平行氮化铝外延层的c-plane方向的平面。且值得注意的是，要使第一化合物半导体外延层103的每一个岛状结构103a具有实质平坦的顶部103c，第一化合物半导体外延层103的厚度H必须有所限制。例如，在本发明的一些实施例之中，第一化合物半导体外延层103的厚度H范围必须控制在实质介于1微米至1.5微米之间。第一化合物半导体外延层103的厚度H过大或太小，都无法使每一个岛状结构103a具有实质平坦的顶部103c。

请参照图3A和图3B，图3A和图3B是以扫描式电子显微镜分别对成长厚度实质小于1微米和大于1.5微米的第一化合物半导体外延层303所摄取的电子显微影像。由图3A可观察到，当第一化合物半导体外延层303的成长厚度实质小于1微米时，第一化合物半导体外延层303之中所形成的凹室303b仍呈现不规则裂缝状。因此，尚无法将第一化合物半导体外延层303 区隔成多个规则排列的六角锥形岛状结构(如图2所示)。

而由图3B可观察到，当第一化合物半导体外延层303的成长厚度实质大于1.5微米时，第一化合物半导体外延层303的六角锥形岛状结构303a的顶部303c出现不规则分布的阴影，且经由量测六角锥形岛状结构303a顶部303c的X光反射率(X-ray reflectometry)，更显示六角锥形岛状结构303a的顶部303c已非平行于氮化铝外延层同一晶格方向的平坦表面。

之后，进行第二外延成长制作工艺104，在第一化合物半导体外延层103上形成第二化合物半导体外延层105，形成如图1C所绘示的化合物半导体薄膜结构100。其中，第二外延成长制作工艺104延续第一外延成长制作工艺102，但外延成长温度提高。第二外延成长制作工艺104的厚度实质介于0.5微米至1微米之间；优选0.8微米。

第二外延成长制作工艺104过程中，外延形成的化合物半导体并不会完全填满凹室103b，仅随机部分地填充位于第一化合物半导体外延层103中的凹室103b，而逐渐形成不规则排列的凹室103b’(孔隙)。所形成的第二化合物半导体外延层105覆盖于凹室103b’上，与第一化合物半导体外延层103的六角锥形岛状结构103a的顶部103c直接接触；且在第二化合物半导体外延层105与第一化合物半导体外延层103之间形成一个外延界面106。详言之，外延界面106位于第一化合物半导体外延层103面对基材101的顶部平面101c的相反一侧。另外，基材101的顶部平面101c与凹室103b’的底部之间的距离D，实质介于0.8微米至1.3微米之间。

由于在本实施例中，第一化合物半导体外延层103的每一个岛状结构103a的顶部103c具有实质平行氮化铝外延层的c-plane方向的平面，可提供第二外延成长制作工艺104一个实质平坦的表面。加上，凹室103b’可以阻挡外延制作工艺中晶格缺陷往上延伸。因此，可以减少第二化合物半导体外延层105的晶格错位密度，提高化合物半导体薄膜结构100的外延品质。

另外，在本发明的一些实施例中，第一外延成长制作工艺102和第二外延成长制作工艺104可以在相同的反应槽中原位(in situ)进行，形成自对准的化合物半导体薄膜结构100。而不需要额外在基材上进行蚀刻以形成规则状孔洞或突出部，可减化制作工艺步骤达到降低制作工艺成本的发明目的。

根据上述，本发明的实施例提出一种化合物半导体薄膜结构。其是以外延成长技术在基材顶部平面上形成一个厚度范围实质介于1微米至1.5微米 之间的第一化合物半导体薄层，使化合物半导体薄层具有由多个凹室所隔离的多个规则排列的岛状结构。接着继续在岛状结构上形成第二化合物半导体薄层，并覆盖于凹室开口之上。形成具有不规则排列的孔隙(凹室)的化合物半导体薄膜结构，使基材顶部平面与凹室的底部之间的距离，实质介于0.8微米至1.3微米之间。

由于，孔隙(凹室)的存在可以阻挡外延制作工艺中晶格缺陷往上延伸。因此，可以减少第二化合物半导体外延层的晶格错位密度，提高化合物半导体薄膜结构的品质。加上，不需要额外在基材上进行蚀刻以形成规则状孔洞或凸出部，即可通过外延成长制作工艺，在基板上形成自对准的化合物半导体薄膜结构，可减化制作工艺步骤达到降低制作工艺成本的发明目的。

虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明。此处所述的制作工艺步骤和结构并未涵盖制作整体集成电路的完整制造过程。本发明可以和许多目前已知或未来被发展出来的不同集成电路制作技术合并实施。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以附上的权利要求所界定的为准。