硅集成的平面外热通量构造的双瓣热电发电机的制作方法

本公开总体上涉及固态热电器件，具体地涉及适于利用平面处理技术和异质或混合3D集成的相关技术制造的热电发电机(TEG)。

背景技术：

热电发电机(TEG)除了由环保材料制成以外，还作为具有优异的坚固性、可靠性和几乎无限的服务寿命的低焓废热利用器件而被认真地研究。

随着越来越流行的电子器件的功耗不断地被最小化，TEG开始被认为是结合或者甚至代替电池或诸如超级电容器的其它能量存储器件的补充电源。

有越来越多数量的出版物涉及薄膜技术TEG，其利用在微电子和微机电系统(MEMS)中开发的良好建立的处理技术，诸如平面处理、微加工植入和后植入处理、倒装芯片(flip-chip)和键合技术等等。

由佛罗里达大学的Israel Boniche于2010年的博士论文“Silicon-Micromachined Thermoelectric Generators for Power Generation from hot gas streams”以及由巴塞罗那自治大学的Diana Davila Pineda于2011年的博士论文“Monolithic integration of VLS silicon nanowires into planar thermoelectric generators”提供了用于固态热泵和发电机的热电器件领域中最先进实践的广泛介绍性综述。

该综述还包括用硅相容的微米&纳米技术制造的两个TEG族：在第一族的器件中，热流是平行的，而在另一族中，热流垂直于基板。这些集成TEG的体系架构通常包括具有n-p掺杂管脚(leg)的多个单位单元，其以单位单元被热并联且电串联的方式进行布置。

通常，其中热流平行于基板的集成TEG器件可以具有沉积在非常高的热阻材料或膜上、悬浮在基板上方几百微米的热电活性材料的导电管脚，或者活性材料本身的管脚是不需要支撑物的[无膜]。

其它相关例子在以下中报告：

■Huesgen,T.；Wois,P.；Kockmann,N.Design and fabrication of MEMS thermoelectric generators with high temperature efficiency.Sens.Actuators A 2008,145–146,423–429。

■Xie,J.；Lee,C.；Feng,H.Design,fabrication and characterization of CMOS MEMS-based thermoelectric power generators.J.Micromech.Syst.2010,19,317–324。

■Wang,Z.；Leonov,V.；Fiorini,P.；van Hoof,C.Realization of a wearable miniaturized thermoelectric generator for human body applications.Sens.Actuators A 2009,156,95–102。

■Wang,Z.；Fiorini,P.；Leonov,V.；van Hoof,C.Characterization and optimization of polycrystalline Si70％Ge30％for surface micromachined thermopiles in human body applications.J.Micromech.Microeng.2009,doi:10.1088/0960-1317/19/9/094011。

■Su,J.；Leonov,V.；Goedbloed,M.；van Andel,Y.；de Nooijer,M.C.；Elfrink,R.；Wang,Z.；Vullers,R.J.A batch process micromachined thermoelectric energy harvester:Fabrication and characterization.J.Micromech.Microeng.2010,doi:10.1088/0960-1317/20/10/104005。

■Yang,S.M.；Lee,T.；Jeng,C.A.Development of a thermoelectric energy harvester with thermal isolation cavity by standard CMOS process.Sens.Actuators A 2009,153,244–250。

■Kao,P.-H.；Shih,P.-J.；Dai,C.-L.；Liu,M.-C.Fabrication and characterization of CMOS-MEMS thermoelectric micro generators.Sensors 2010,10,1315–1325。

■Wang,Z.；van Andel,Y.；Jambunathan,M.；Leonov,V.；Elfrink,R.；Vullers,J.M.Characterization of a bulk-micromachined membraneless in-plane thermopile.J.Electron.Mater.2011,40,499–503.13。

■专利US 7,875,791 B1“Method for manufacturing a thermopile on a membrane and a membrane-less thermopile,the thermopile thus obtained and a thermoelectric generator comprising such thermopiles”Vladimir Leonov,Paolo Fiorini,Chris Van Hoof(2011)。

■膜上的小型化热电堆也由A.Jacquot,W.L Liu,G.Chen,,J.P Flrial,A.Dauscher,B.Lenoir在“Fabrication and Modeling of an in-plane thermoelectric micro-generator”,Proceedings ICT'02.21st International Conference on Thermoelectrics,第561-564页，(2002)中描述。

平行热流TEG结构的其它例子依赖于在低热导率的平面基板上生长或限定具有几十纳米的平均直径的平行和极细长导体(纳米线)的群体并且最终堆叠瓦片模块以形成热沿与平行纳米线相同方向流过的热电活性隔膜的能力。文章：“A.I.Hobabaum，R.K.Chen，R.D.Delgado，W.J.Liang，E.C.Garnett，M.Najarian，A.Majumdar和P.D.Yang，Nature 451，163-U5(2008)”和“A.I.Boukai，Y.Bunimovich，J.Tahir-Kheli，J.-K.Yu，W.A.Goddard Iii和J.R.Hath，Nature 451，168-171(2008)”；WO2009/125317；EP1,083,610；WO2011/07241；WO2011/073142；提供了对按照这种方法进行实践的综述。

US 7,875,791 B1(由Leonov等人)公开了可以由膜层支撑或可以是自支撑的热电堆。虽然这些器件明显地容易制造，但是热量被迫在复杂结构中移动，具有显著热损失。此外，在一些情况下，需要粘合剂以便确保与初始基板的顶部或底部表面处的热源的热接触。这导致系统级的热耦合、有损耗的热路径以及机械脆性，所有这些特征都会损害热电堆的性能。

第二族TEG器件通常被称为“平面外”热通量TEG。它们的特征在于热垂直于基板流动的事实。在这些器件中，热电活性材料通常铺设在基板上站立的高纵横比支撑结构上或者是基板上站立的高纵横比支撑结构的一部分。虽然这种构造是更复杂并且显然昂贵的制造工艺，但是这种构造使热损失最小化、简化了系统级的热耦合，从而增强了整体性能。

“平面外”热通量TEG利用常规的CMOS/BiCMOS/MEM材料和工艺制造，其适于微电子和光电子器件中的小型化和集成，以及其它应用。

例子由M.Strasser等人在“Miniaturized Thermoelectric Generators Based on Poly-Si and Poly-SiGe Surface Micromachining”(在2001年6月10-14日，德国慕尼黑的第11届固态传感器和致动器国际会议中给出)和“Micromachined CMOS Thermoelectric Generators as On-Chip Power Supply”(在2003年6月8-12日，美国波士顿的第12届固态传感器和致动器以及微系统国际会议中给出)中报告。

平面外或正交热通量薄膜结构对于无数应用都是有用的，例如用于微发电或用于复杂集成系统中的温度管理、用于能量回收或收获。

基于公共半导体或与IC制造工艺相兼容的任何材料，来自给定热流的电功率产出以及相对于现有技术的平面外或正交热通量器件的覆盖面积的电功率产出仍然很差，并且需要更高效和功率密集的器件。

技术实现要素：

利用如所附权利要求中定义的新颖平面外(即正交)热通量、Z-器件结构实现了集成TEG的每单位覆盖面积显著增加的功率产出和增强的转换效率，所述权利要求的内容旨在作为本描述的整体部分并且通过明确引用被结合于此。

在随后的描述中，将参考Z-器件结构的单元，其包括：基板晶片、连接多晶半导体片段的限定薄膜线的交替p-掺杂和n-掺杂片段的并置端的山顶接头金属触点和谷底接头金属触点，所述片段在具有比所述多晶半导体的热导率低的热导率的材料的山丘的倾斜相对侧翼上延伸，所述较低热导率的材料形成谷和所述山丘。

在本公开的TEG体系架构中，通常通过介电填充物(沉积在顺序交替的p-型和n-型沉积半导体薄膜的限定束(tract)或片段上以及在谷底接头处的p-型和n-型半导体的限定片段的并置端之间、在梯形横截面的间隔山丘(在山丘的相对倾斜侧翼上放置典型的Z-器件轮廓的单位单元的限定半导体薄膜管脚)之间提供电连续性的金属桥上的谷中的(例如氧化硅))发生的热传导的内部旁路热传递通过实现相对低轮廓(即，低纵横比)的接头金属触点和减小的阻碍并且使谷空间保持为空的并因此不再用介电材料填充并且不再承担p-型和n-型管脚的并置端的电连接的高纵横比的金属桥而被显著减少。优选地，在包装成品器件时，内部空隙空间被抽空。

根据本公开，通过不是由键合在山顶接头金属触点上的无源平面覆盖物，而是由在相同或第二硅晶片基板上复制的几何形状上相同的镜状集成结构形式的封盖元件限定在基板的硅晶片上形成的多单元集成Z-器件结构的这些内部空隙，这种效率增强特征被最好地利用。

根据本公开的第一实施例，集成在两个不同硅晶方(dice)中的两个几何形状上相同的集成Z-器件结构可以具有反转导电类型的薄膜多晶半导体线的限定束或片段，并且通过普通的倒装芯片键合技术或类似的技术(即晶片与晶片键合)以面对面构造连接在一起，使得一个结构的p-掺杂薄膜管脚面向另一结构的n-掺杂薄膜管脚，反之亦然。

在将两个镜状Z-器件结构连接在一起时，一个集成结构的山顶金属触点可以与另一个集成结构的对应山顶金属触点以电和热连续的方式进行键合，从而形成对于相同覆盖面积具有增加的功率产出的基本上“双瓣(bivalve)”(镜状结构)TEG，并且由于考虑到增大的内部空的空间，进一步减少的辐射的内部旁路热量，具有增强的转换效率。

热电生成的电流可以从一个或若干端垫对收集，端垫对的垫在分别属于两个耦合晶方中的一个和另一个的微单元的导电线的端部处连接到在双瓣器件的两个晶方中的一个和另一个上的相应谷底触点。

根据替代实施例，电再现传统半导体TEG的经典电路，热电生成的电流可以从一个或多个端垫对收集，端垫对的垫连接到均属于双瓣器件的两个耦合晶方中之一的相应的谷底触点。在这种情况下，就薄膜半导体线的相对片段的导电类型而言，存在两个耦合晶方的镜状状态，而山顶金属触点被分成两个电隔离的部分，以便分别在山顶的一侧和另一侧处电连接属于一个和另一个晶方的相同导电类型的片段，并且两个晶方中的一个的谷底触点自身围绕在相应山丘基部处的周边延伸，用于连接由分离的山顶触点的两个部分连接的导电片段的另一端。

可替代地，不是通过倒装芯片键合技术键合山顶金属触点，而是两个晶方的结构都可以具有未分离的金属触点，并且两个晶方与在电绝缘中介层的两侧的表面上限定的金属键合焊盘机械键合，例如具有氧化表面的薄化硅晶片。

附图说明

图1是根据第一实施例的、由通过倒装芯片键合技术以面对面构造连接在一起的具有相同镜状几何形状但具有反转导电类型的薄膜半导体线的限定片段的两个单片集成Z-器件晶方组成的、本公开的集成TEG的几个基本微单元的横截面图。

图2是根据另一种实施例的本公开的集成TEG的几个基本微单元的横截面图。

图3是根据替代实施例的、由通过倒装芯片键合技术以面对面构造连接在一起的两个单片集成Z-器件晶方组成的、本公开的集成TEG的几个基本微单元的横截面图，再现了传统半导体TEG的经典电路。

图4是其中可以实现传统半导体TEG的经典电路的替代方式的横截面图。

具体实施方式

参考附图，组成本公开的TEG器件的双瓣、双Z-器件结构、通过共同的倒装芯片技术或等效技术键合在一起的、多单元Z-器件结构的单片集成的两个晶方的几何镜状特性通过使用相同的标号来标记，用于指示Z-器件结构的相同功能部分(针对属于上部晶方的那些)。

可以使用任何尺寸并且具有通常不超过675微米(μm)厚度的市售硅晶片。

参考图1，通常可以包括在1纳米(nm)和1微米(μm)之间(优选地为大约10nm)的基本上均匀厚度的介电基层2(2')在基板晶片1(1')的表面处提供必要的底部电绝缘，而不引入显著的热阻。

根据良好建立的微加工处理技术，相对低热导率材料(诸如厚氧化物)的间隔山丘3(3')的平行线或其它布置热生长或沉积在首先生长的基层2(2')的未掩蔽区域上，直到通常可以包括在0.1和50μm之间的高度。山丘3(3')的典型倾斜侧翼限定其间的谷，其基本平坦的底部通常可具有包括在0.1和100μm之间，最优选地在0.2和50μm之间的宽度，类似于山丘3(3')的顶部的宽度。

可替代地，山丘3(3')可以在受控的各向同性蚀刻条件下，通过一系列掩蔽和蚀刻步骤，从沉积的氧化物或其它材料(诸如氮化硅)的层开始限定，以便使逐渐蚀刻的谷的壁朝基本平坦的底部倾斜了与基平面的倾斜角，该倾斜角优选地包括在45和85度之间。

利用不同量的磷和/或氢杂质以及促进结构紊乱的特定处理和后处理条件进行沉积的LPCVD氧化硅(参考：Y.S.Ju和K.E.Goodson，“Process-dependent thermal transport properties of silicon-dioxide films deposited using low-pressure chemical vapor deposition”，AIP Journal of Applied Physics，第85卷，第10期，第7130-7134页)也是有效的材料，利用该材料可以在基板晶片1(1')的氧化表面上形成具有增强的耐热传导的山丘3(3')。利用其可以在基板晶片1(1')的氧化表面上形成具有增强的耐热传导的山丘3的还有的另一种替代材料是声子硅的纳米网结构的族(参考：由Jen-Kan Yu，S.Mitrovic，D.Tham，J.Varghese和J.R.Heath的“Reduction of thermal conductivity in phononic nanomesh structures”，Nature Nanotechnology，第5卷，2010年10月，2010 Macmillan Publishers Lim.)。

利用其可以制成山丘3(3')的材料必须具有低热导率，显著低于其上支撑的导电材料的p-型和n-型管脚的材料的热导率，以便进一步损害热流的旁路路径，该路径是沿着多晶掺杂半导体薄膜片段或管脚4，5(4'，5')的生产性热传导的路径的替代，其中多晶掺杂半导体薄膜片段或管脚4，5(4'，5')被限定在截顶四棱锥形山丘3(3')或具有沿着一个轴线的梯形横截面以及与其正交的直侧面或侧翼的山丘的相对倾斜表面上。

具有比热电活性多晶半导体的热导率低的热导率的合适材料及其相应的导热系数的例子在以下表中报告。

在基板表面上的介电基层上实现的声子硅的纳米级薄膜的超晶格的山丘3(3')是能够显著降低集成TEG结构的山丘3(3')的热导率的另一种替代方案。

以基本上均匀厚度的薄膜形式沉积在底部隔离电介质2(2')和间隔山丘3(3')上方的、多晶半导体材料(诸如掺杂的Si或SiGe)的平行线的分别为4(4')和5(5')的交替p-掺杂和n-掺杂的限定束或片段构成热电材料的两个管脚，其将谷底部处的接头电连接到山丘3(3')顶部上的两个相邻接头(即，Z-器件结构的单元或基本单元)。片段4(4')和5(5')的沉积掺杂多晶硅层可以具有通常包括在10和1000nm之间的厚度，但是甚至可以厚至一个或多个微米，这取决于预期的应用、基本单元结构的尺度、所使用的多晶半导体材料的属性以及集成TEG的设计选择。

物理上，分别在谷底和山顶或反之亦然的接头都由合适的金属触点(分别为6(6')和7(7'))构成，其电桥接多晶薄膜半导体的p-掺杂片段或管脚5(5')的限定端和n-掺杂热电片段或管脚4(4')的限定端之间的中断间隙，以便避免沿着基本集成模块的串或系列导电线(链)单元中的单元形成p-n结。

在多晶半导体的两个片段4(4')和5(5')的端部上延伸并与其电接触的接头金属触点6(6')和7(7')的沉积金属层，对于其置于基本平坦的谷底和山顶上的部分中的大部分，可以具有在大约0.1至大约5μm范围的厚度。

附图的横截面图很好地表示了基本单元的热电材料的导电管脚4(4')和5(5')的特征“Z轮廓”。

优选地，在金属与多晶半导体薄膜之间存在多层界面，其用于控制金属和半导体材料之间的电界面电阻并且最终导致不成比例的导电率与热导率，以便减少朝金属触点，即，谷底触点6(6')和山顶触点7(7')的金属本体的热传导。如放大透镜所示，有效界面多层可以包括与多晶掺杂半导体接触的属于以下组的硅化物的1-50nm膜(6a)：TiSi₂、WSi₂、MoSi₂、PtSi₂和CoSi₂，中间的W或Ti的1-10nm的膜6b以及与Al或Al-Si合金或铜的金属层6(6')和7(7')接触的TiN的5-30nm厚的膜6c。

在本公开的新颖集成平面外通量、双瓣TEG结构中，在间隔山丘3(3')的平行线或其它布置中，与相同申请人的先前意大利专利申请No.MI2014-A-001637中描述的TEG结构的空隙谷空间相比，存在两倍体积的空隙谷空间V，其在如附图中绘出的基本上镜状几何形状的两半键合在一起时产生。以上指出的先前专利申请的任何相关内容通过明确引用被结合于此。

倒装芯片对准键合可以在经处理的晶片上执行，从中TEG器件晶方被连续地进行切割以被封装或在其切割晶方上。通常，取决于具体应用，用于实现本公开的TEG器件的对准键合可以芯片与芯片、芯片与晶片或晶片与晶片模式执行。

根据图1的实施例，在该新颖TEG结构中，是在基板1和1'的相同或不同硅晶片上实现的两个镜状Z-器件结构的山顶金属触点7和7'的平面表面，其根据许多倒装芯片键合技术中的一种以电接触的方式进行键合，优选地在CMP平面化之后使用具有或没有扩散层的热压缩金属与金属键合的对准键合技术：Cu-Cu、W-W、Ti-Ti等，或者经由等离子体键合(Y-Ox/Y-Ox)、PECVD SiO2-SiO2、苯并环丁烯(BCB)与BCB键合。可以替代地使用诸如BCB和各种聚合物或聚酰亚胺的混合键合技术、诸如Ti膜和金属间化合物(IMC)的金属层、Cu-Sn固-液相互扩散(SLID)键合、Au-Sn或Au-In共晶键合以及阳极键合或微凸块堆叠。

优选地，在器件制造之后，顶部和底部晶片1和1'都可以经受旨在减小商业晶片厚度的背面减薄工艺，包括机械或化学处理，诸如机械研磨、干抛光、化学-机械研磨、旋转蚀刻化学机械抛光和等离子体干蚀刻。目的是将原始厚度减小到小于100μm或者小于40μm的超薄值。晶片的变薄减小了集成平面外双瓣TEG结构的总体热阻，并使其适合在下一代3D集成电路中部署。

创建其中在其倾斜相对侧之上限定片段4(4')和5(5')的、相对于由热阻高于热电活性多晶硅的热阻的材料制成的间隔山丘3(3')的线阵列正交延伸、由谷底和山顶接头金属触点6(6')和7(7')连接的多晶半导体材料的交替p-掺杂和n-掺杂的限定束或片段4(4')和5(5')的间隔开的平行导电线的方式可以由在CMOS或BiCMOS处理技术中的任何普通技术人员立即认识到。

平行间隔的导电线(即片段4(4')和5(5'))的宽度通常可以包括在0.1和500μm之间，优选地在0.5和10μm之间。

图1示出了新型TEG体系架构的基本特征，其基于将与根据相同申请人的以上指出的先前专利申请不同的硅集成TEG、以倒装芯片方式键合两个镜状集成Z-器件结构，以形成杰出执行的双瓣器件，一旦键合在一起的集成几何形状上镜状集成Z-器件结构的两个硅基板被封装，由此硅晶体的两个基板1和1'之间的周边侧间隙被永久地密封，从而留下这样两倍体积的空隙内部空间V。

实际上，如从图1的横截面图可以观察到，其绘出了整个微单元的横截面，并且通过重复多单元结构相邻的半个部分，新颖双瓣体系架构产生由谷底和山顶接头金属触点6(6')和7(7')连接的多晶半导体材料的交替p-掺杂和n-掺杂的限定束或片段4(4')和5(5')的间隔平行“双”线(即，上和下线)，其与具有大致梯形横截面的间隔山丘3(3')的线阵列正交。

优选地，在封装完成的TEG器件时，两个Z-器件结构的间隔山丘3(3')之间空的谷空间V被抽空，以基本上消除通过其的热对流贡献，以沿着旁路路径而不是在双瓣TEG的两个相对Z-器件结构的间隔平行“双”线(即，上和下线)的交替地p-掺杂和n-掺杂多晶半导体材料的片段4(4')和5(5')中从热接头金属触点到冷接头金属触点进行热转移。

不同于基于所谓的Z-器件结构的已知硅集成TEG和相同申请人的以上指出的先前专利申请的TEG，本公开的功能双瓣热电发电机的热接头和冷接头分别与在硅基板1上形成的Z-器件结构的谷底接头金属触点6以及在硅基板1'上形成的Z-器件结构的谷底接头金属触点6'重合。

根据本实施例，以电接触键合在一起、在硅基板1上形成的Z-器件结构的山顶接头金属触点7和在硅基板1'上形成的Z-器件结构的山顶接头金属触点7'构成可以或可以不被连接到外部负载或电路的内部电节点。

根据本公开的集成TEG的修改后实施例在图2的基本微单元的横截面图中示出。

在硅晶片1(1')上形成薄氧化物基层2(2')之前，在硅晶体中蚀刻宽沟槽9(9')，并且此后用具有比硅高的热阻的材料8(8')(例如氮化硅)进行填充，与比待在薄氧化物基层2(2')上形成的山丘3(3')的基区的几何投影的宽度大的宽度对应。

实际上，相邻平行填充沟槽之间的间隔可以与待在相对薄的介电氧化物基层2(2')上和在多晶半导体的沉积薄膜的相对掺杂片段4和5(5'和4')的并置限定端部上形成的谷底接头金属触点6(6')的几何投影的宽度一致或刚好超过它。

在薄氧化物基层2(2')上形成的山丘3(3')可以由与用作沟槽9(9')中的填充物8(8')相同的高热阻材料(例如氮化硅)或者声子硅的纳米级薄膜的网格制成。

相同或不同高热阻材料的高热阻填充物8(8')和山丘3(3')使得正交于集成TEG器件的面对面耦合的Z-器件的平面从热侧到冷侧的热流的直接传导路径比穿过掺杂多晶半导体的Z-器件轮廓的接头金属触点6、7、7'、6'和导电管脚5-4'和4-5'的路径具有更大的阻力，而抽空空隙空间V实际上消除了对通过其的旁路热传递的任何对流贡献。

根据本公开的三维集成双瓣TEG体系架构的替代实施例，可以复制传统半导体TEG的经典电路。

图3是由通过倒装芯片键合技术以面对面构造连接在一起的单片集成Z-器件结构的两个晶方1(1')组成的、该替代实施例的集成TEG器件的几个基本微单元的横截面图，再现了传统半导体TEG的经典电路。

在这种替代实施例中，热电生成的电流从一个或若干个端垫对收集，其垫连接到相应的谷底触点，其均属于附图中的下面晶方1(即，下面的Z-器件结构)，并且集成TEG的开路输出电压与上部Z-器件结构的热侧谷底触点6'和下部Z-器件结构的冷侧谷底触点6之间几乎加倍的温度差几乎成比例地加倍。

为了复制传统分立半导体TEG的经典电路，就相对限定片段4-4'和5-5'的导电类型而言，存在半导体薄膜的导电线的两个耦合晶方的镜状状态，而倒装芯片键合的山顶金属触点7(7')被分成两个电隔离的部分，以便电连接分别在山顶表面的一侧和另一侧处、属于一个和另一个晶方的相同导电类型的片段，并且上部晶方1'的谷底触点6'自身围绕相应山丘3'的基部处的周边延伸，以便将分别由相同山丘3'的山顶处的分离金属触点7'的一部分和另一部分连接的相反导电类型的导电片段的另一端连接在一起。

上部晶方1'的谷底金属触点6'的矩形环轮廓的样品布局图直接在该图的左侧处的触点7'的横截面上被跟踪。

热电生成的电流i将流出构成发电机的正端子的一串微单元的p-掺杂管脚或片段5，负端子是在该串的另一端处的n-掺杂管脚或片段，两者都属于底部晶方1的Z-器件结构。

图4中示出了本公开的集成双瓣TEG的基本上等同的实施例，其复制了传统半导体TEG的经典电路。

不是通过如图3的实施例中的倒装芯片键合技术键合在两个分离部分中限定的山顶金属触点7和7'，两个晶方的结构都可以具有未分离的金属触点7和7'，并且两个晶方的必要电绝缘和键合可以通过采用虚设中介层(或隔膜)来实现，例如具有氧化表面层2的薄化硅晶片I，其上限定有键合金属焊盘10，如所选择的对准键合技术所要求的。