改进BCD技术中的横向BJT特性的制作方法

本发明大体上涉及半导体装置的制造，且更特定来说，涉及bicmos装置及改进横向bjt特性。
背景技术：
：具有形成于相同半导体衬底上的双极及mos晶体管的集成电路在电子工业中具有许多应用，且因此，对集成电路有极大需求。集成电路组合了双极装置的高电力及快速切换速度与mos晶体管的高密度及低电力消耗。当使用双极互补金属氧化物半导体(bicmos)制造工艺形成装置时，注意使工艺中运用的掩模数目最小化以便降低制造成本。因此，每当可行时，努力将cmos/dmos装置通常使用的区域的使用集成为双极装置中的区域，且反之亦然。在bcd(双极-cmos-dmos)技术中，双极装置因此通常是“无掩模”的，这是因为其并未针对基极、发射极及集电极使用专用掩模，而是使用现存工艺层。此集成有助于使制造成本最小化，但在一些情况下，集成导致性能折衷。举例来说，图1(现有技术)说明使用bicmos类型制造工艺制造的npn类型双极晶体管10。晶体管10具有形成于轻掺杂的p型衬底14中的n掩埋层(nbl)12。接着，p型外延(pepi)层16生长于nbl12及衬底14上方。在外延层16中通过执行n型植入或n型热沉积形成深n+环18。深n+环18向下延伸到nbl12以与nbl12耦合，并界定集电极区域。深n+环18还在其中界定包含pepi的经隔离基极区域22。n+区域18通常被配置为环，出于与其接触的目的，所述环用于提供隔离并用作向下延伸到nbl区域12的插塞。接着，执行p型源极/漏极植入以界定基极接触件区域24，且执行n型源极/漏极植入以形成发射极区域26，其中分别地，所述基极接触件区域与其它地方处的pmos源极/漏极区域同时形成，且所述发射极区域与其它地方处的nmos源极/漏极区域同时形成。可在多种类型的应用中运用图1的npn双极晶体管10。在一些应用中，晶体管10的集电极到发射极击穿电压(bvceo)可能是一个问题。双极晶体管的另一考虑是其增益，有时称之为晶体管β或hfe。当使用上文描述的bicmos工艺时，横向npn双极晶体管的n型源极/漏极区域26(其形成发射极)与深n+环18(其形成集电极)之间的间隔相对较大，这促成较差的双极晶体管增益。图2(现有技术)展示界定中压npn装置的另一常规bicmos结构。npn双极晶体管的发射极由n型源极漏极(nsd)区域210界定。基极由p外延区域(pepi)212及p掩埋层(pblmv)214形成。n掩埋层(nbl)216及其形成于深沟槽区域中以提供与nbl216的接触的deepn218界定垂直npn晶体管的集电极。浅n阱(snw)222及其n型源极漏极(nsd)接触区域224界定横向npn晶体管的集电极。电流在垂直(nsd-pblmv-nbl)及横向(nsd-pepi-snw)方向上从发射极流到集电极，但对于典型的装置尺寸，横向电流占优势。此装置的bvceo受pepi-snw或pepi-deepn结击穿限制，且通常不够高以供装置操作。技术实现要素：本发明力图通过使用分级集电极接触件改进bcd工艺中的横向bjt特性。出于本发明的目的，术语分级是指掺杂轮廓的分级。在所描述的横向双极结型晶体管(bjt)的实例中，集电极包含分级集电极接触件。所述分级集电极接触件包含深阱(dwell)。所述dwell可通过使其经受非常高的热循环而具备分级轮廓。所述集电极还可包含集电极接触壕沟(moat)，其可包含浅阱(swell)。所述横向bjt可为bcd工艺的部分，其中所述bjt的发射极由源极漏极区域(sd)界定，且基极由外延区域(epi)界定，所述基极具有与所述发射极的sd具有相反极性的第二源极漏极区域(sd)，从而形成到基极的接触。所述基极可进一步包含浅阱(sw)，所述基极接触件sd形成于所述sw中。所述dwell可经配置以朝向所述基极接触件sd延伸，其中越接近所述基极接触件sd，掺杂级越低。所述dwell的所述掺杂级可低于所述swell的所述掺杂级。dwell及swell两者均可通过离子植入形成。所述swell通常在所述dwell之后形成，且因此，所述swell不经高热循环。通常，所述swell及dwell可经配置使得所述swell至少部分由所述dwell环绕。此外，根据所描述的实例，一种改进横向bjt特性的方法包含提供分级集电极接触件。所述分级集电极接触件可由深阱(dwell)界定。所述分级dwell可通过高能量(例如，大约1mev)的磷植入紧接着长退火(例如，在1150c下75分钟)而实现。所述分级集电极接触件的较低掺杂部分可朝向所述bjt的基极接触件延伸。所述方法可包含提供与所述dwell具有相同的掺杂类型的浅阱(swell)壕沟的集电极接触件。所述swell可形成于所述dwell中。所述swell可接触界定与所述dwell及swell具有相同的掺杂类型的集电极表面接触件的源极漏极区域(sd)。所述swell也可接触deep区域(其形成于用作掩埋层的接触件的深沟槽区域中)。所述deep区域及所述掩埋层两者与所述dwell及swell具有相同的掺杂类型。附图说明图1(现有技术)是贯穿常规bicmos结构的截面侧视图。图2(现有技术)是贯穿另一常规bicmos结构的截面侧视图。图3是贯穿实例实施例的bicmos结构的截面图。图4是图3的bicmos结构的俯视图。具体实施方式在实例实施例中，cmos/dmos制造工艺允许优化双极晶体管参数(其包含与水平双极晶体管有关的参数)而无需显著增加工艺中所需的步骤及/或掩模的数目。图3及4展示界定垂直及横向npn双极结型晶体管(bjt)的bicmos结构的实例实施例。在其它实例中，所述结构还可经实施以通过使用各种经掺杂区域的相反极性界定横向pnp。如图3的截面侧视图中所展示，所述结构形成于p衬底(psub)300上。垂直及横向npn双极晶体管两者的发射极由n型源极漏极(nsd)区域310界定。基极由p外延区域(pepi)312及p掩埋层(pblmv)314形成。在横向bjt的情况下，经由浅p阱(spw)342由p型源极漏极(psd)区域340实现界定所述基极的与pepi312的接触。n掩埋层(nbl)316界定垂直npn晶体管的集电极。形成于深沟槽中的deepn区域318提供与nbl316的接触。在此实施例中，横向npnbjt集电极由分级深n型阱(dnwell)320及浅n型阱(snwell)322界定。所述snwell形成集电极接触壕沟且接触n型源极漏极(nsd)区域324。通过使dwell(在此情况下为dnwell320)经受非常高的热循环(例如，在1150摄氏度下75分钟)，其具备分级轮廓。所述dnwell可经配置以朝向psd340延伸，从而界定基极接触件，其中越接近psd340掺杂级越低。在此实例中，所述dwell的掺杂级经选取以低于所述snwell的掺杂级。dnwell及snwell两者均通过离子植入形成。所述snwell在所述dnwell之后形成。因此，不同于所述dnwell，所述snwell不经高热循环，但在典型的较低温度下且以较短时间(例如，在900摄氏度下30分钟)退火。此实施例展示dnwell320具有允许其延伸到pblmv314中的垂直尺寸，而snwell322延伸的不比pepi312深，但这些尺寸可更改。重要方面是横向方向上的掺杂轮廓，并保证dnwell320具有比snwell322低的掺杂轮廓且比snwell322朝向psd340横向延伸得远。如在上文关于图2论述的常规结构中，电流在垂直(nsd-pblmv-nbl)及横向(nsd-pepi-snw)方向上从发射极流到集电极。然而，在实例实施例的结构中，横向集电极接触件的轮廓在横向方向上分级，其中朝向psd340及nsd发射极接触件310，掺杂级越来越低。这具有减小pepi结330处的电场的效果。此外，因为横向基极宽度通过添加dnwell320而减小，所以所述增益β或hfe增大。归因于较低的集电极基极结电容，va也增大。因此，通过将具有分级轮廓的集电极接触件(在此实例中，dnwell)添加到集电极接触壕沟，这产生分级集电极接触件，其提高装置操作温度并改进β*va乘积。表1mv流的20v垂直npn参数常规装置具有分级集电极接触件的装置β或hfe，低jc5474β或hfe，中jc4965β或hfe，高jc3341va(伏特)400500vbe0.6550.648bvceo17.827.5表1展示与常规装置相比，具有根据实例实施例的分级集电极接触件的npn装置在不同电流密度下的增益β(hfe)及集电极到发射极击穿电压(bvceo)的显著增大。低jc＝1e-7a/μm2；中jc＝1e-6a/μm2；高jc＝1e-5a/μm2。如果曲线标绘发射极的某一正向偏压与集电极上的两个反向电压的输出电压vce对比集电极电流ic，那么va是外推出ic＝0的vce轴上的截距。在此实例实施例中，所述dnwell通过使用高能量(大约1mev)磷植入及随后的长退火循环(在1150摄氏度下大约75分钟)而形成。首先，植入dnwell，且在此之后植入snwell。在此实施例中，最大dnwell浓度是约1e16/cm3，在约2.5μm的距离内下降到1e15/cm3，而最大snwell浓度是约2e17/cm3。pwell及swell的最大掺杂浓度将取决于bjt的电压额定值。图4中展示图3的结构的俯视图，其展示集电极结构(dnwell320、snwell322、nsd224)及deepn318的环状配置。可以不同方式将分级集电极接触件实施到以上实施例中所描述的深阱。当前第1页12