技术领域
本发明涉及一种光检测装置。
背景技术：
已知的有一种光电二极管阵列(半导体光检测元件)，其具备以盖革模式(Geiger mode)动作的多个雪崩光电二极管(avalanche photodiode)、相对于各雪崩光电二极管串联连接的灭弧电阻(quenching resistance)、以及并联地连接有灭弧电阻的信号线(例如，参照专利文献1)。该光电二极管阵列在构成像素的雪崩光电二极管检测光子并进行盖革放电时，通过连接于雪崩光电二极管的灭弧电阻的作用而获得脉冲状的信号。各个雪崩光电二极管对各光子进行计数。因此，即便在多个光子以相同的时序入射时，也根据总输出脉冲的输出电荷量或信号强度来判明已入射的光子数。
现有技术文献
专利文献
专利文献1：日本特开2011-003739号公报
技术实现要素：
发明所要解决的问题
在上述半导体光检测元件中，灭弧电阻并联地连接于信号线，故各雪崩光电二极管彼此也并联地连接。在具有并联连接的多个雪崩光电二极管的半导体光检测元件中，有时用以导引从各雪崩光电二极管输出的信号的配线(信号线)的距离(以下称为“配线距离”)在像素(雪崩光电二极管)间不同。若配线距离在像素间不同，则受到配线所具有的电阻及电容的影响，时间分辨率在像素间不同。
本发明的目的在于提供一种抑制时间分辨率在像素间不同并且可更进一步地提高时间分辨率的光检测装置。
解决问题的技术手段
本发明是一种光检测装置，其具备：半导体光检测元件，其具有包含相互相对的第一和第二主面的半导体基板；搭载基板，其与半导体光检测元件相对配置并且具有与半导体基板的第二主面相对的第三主面；以及玻璃基板，其与半导体光检测元件相对配置并且具有与半导体基板的第一主面相对的第四主面；半导体光检测元件包含以盖革模式动作并且形成在半导体基板内的多个雪崩光电二极管、相对于各雪崩光电二极管串联连接并且配置在半导体基板的第一主面侧的灭弧电阻、以及与灭弧电阻电连接且从第一主面侧至第二主面侧为止贯通半导体基板而形成的多个贯通电极；搭载基板包含对应于各贯通电极而配置在第三主面侧的多个第一电极、以及与多个第一电极电连接且处理来自各雪崩光电二极管的输出信号的信号处理部；且贯通电极与第一电极经由凸点电极而电连接，半导体基板的侧面与玻璃基板的侧面成为同一平面。
在本发明中，在半导体光检测元件的半导体基板，形成有与灭弧电阻电连接且从第一主面侧至第二主面侧为止贯通半导体基板的多个贯通电极，半导体光检测元件的贯通电极与搭载基板的第一电极经由凸点电极而电连接。因此，可将各像素的配线距离极为缩短，并且可使其值无偏差而一致。因此，配线所具有的电阻及电容的影响明显得到抑制，时间分辨率更进一步地提高。
在本发明中，可通过与半导体光检测元件相对配置的玻璃基板来提高半导体基板的机械强度。因半导体基板的侧面与玻璃基板的侧面成为同一平面，故可减少无效空间。
在本发明中，可选地，与玻璃基板的第四主面相对的主面是平坦的。在该情况下，能够极其容易地进行闪烁器对玻璃基板的设置。
在本发明中，可选地，贯通电极位于各雪崩光电二极管间的区域。在该情况下，能够防止各像素中的开口率的降低。
在本发明中，可选地，半导体光检测元件还包含电连接于所对应的贯通电极并且配置在半导体基板的第二主面侧的第二电极，第一电极与第二电极经由凸点电极而连接。在该情况下，能够切实地进行第一电极与第二电极的通过凸点电极的连接。
在本发明中，可选地，各雪崩光电二极管包含：第一导电型的半导体基板；第二导电型的第一半导体区域，其形成在半导体基板的第一主面侧；第二导电型的第二半导体区域，其形成在第一半导体区域内且杂质浓度比第一半导体区域高；以及第三电极，其配置在半导体基板的第一主面侧且将第二半导体区域与灭弧电阻电连接；且第二电极形成在第二主面的与第二半导体区域对应的区域上。在该情况下，可将设定第二电极的尺寸设定得比较大。由此，能够更进一步地切实地进行第一电极与第二电极的通过凸点电极的连接，并且能够提高连接的机械强度。
在本发明中，可选地，在贯通电极，电连接有多个灭弧电阻。在该情况下，在像素间能够谋求贯通电极的共用化，并减少形成在半导体基板的贯通电极的数量。由此，能够抑制半导体基板的机械强度的降低。
在本发明中，可选地，从各雪崩光电二极管至经由所对应的灭弧电阻的贯通电极为止的配线距离同等。在该情况下，在像素间已谋求贯通电极的共用化的结构中，还能够防止时间分辨率降低。
发明的效果
根据本发明，能够提供一种抑制时间分辨率在像素间不同并且可更进一步地提高时间分辨率的光检测装置。
附图说明
图1是表示本发明的实施方式所涉及的光检测装置的概略立体图。
图2是用以说明本实施方式所涉及的光检测装置的截面结构的图。
图3是半导体光检测元件的概略平面图。
图4是半导体光检测元件的概略平面图。
图5是光检测装置的电路图。
图6是搭载基板的概略平面图。
图7是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图8是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图9是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图10是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图11是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图12是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图13是用以说明本实施方式所涉及的光检测装置的制造过程的图。
图14是半导体光检测元件的概略平面图。
符号的说明：
1…光检测装置，1N…半导体基板，1Na,1Nb…主面，1Nc…侧面，1PA…第一半导体区域，1PB…第二半导体区域，10…半导体光检测元件，20…搭载基板，20a,20b…主面，20c…侧面，30…玻璃基板，30a,3b…主面，30c…侧面，APD…雪崩光电二极管，BE…凸点电极，E1,E3,E5,E7,E9…电极，PDA…光电二极管阵列，R1…灭弧电阻，SP…信号处理部，TE…贯通电极。
具体实施方式
以下，参照附图，对于本发明的优选的实施方式进行详细说明。再者，在说明中，对于相同要素或具有相同功能的要素使用相同符号，并省略重复的说明。
参照图1～图6，对本实施方式所涉及的光检测装置1的结构进行说明。图1是表示本实施方式所涉及的光检测装置的概略立体图。图2是用以说明本实施方式所涉及的光检测装置的截面结构的图。图3及图4是半导体光检测元件的概略平面图。图5是光检测装置的电路图。图6是搭载基板的概略平面图。
如图1及图2所示，光检测装置1具备半导体光检测元件10、搭载基板20、以及玻璃基板30。搭载基板20与半导体光检测元件10相对配置。玻璃基板30与半导体光检测元件10相对配置。半导体光检测元件10配置在搭载基板20与玻璃基板30之间。
半导体光检测元件10由光电二极管阵列PDA(photodiode array)构成。光电二极管阵列PDA具有在俯视下呈矩形形状的半导体基板1N。半导体基板1N包含相互相对的主面1Na与主面1Nb。半导体基板1N是由Si构成的N型(第一导电型)的半导体基板。
光电二极管阵列PDA包含形成在半导体基板1N的多个雪崩光电二极管APD。在各个雪崩光电二极管APD中，也如图3所示，串联连接有灭弧电阻R1。一个雪崩光电二极管APD构成光电二极管阵列PDA中的一个像素。各雪崩光电二极管APD在分别与灭弧电阻R1串联连接的状态下全部并联地连接，且从电源施加反向偏压。来自雪崩光电二极管APD的输出电流由后述的信号处理部SP检测。在图3中，为了构造的明确化，而省略图2所示的绝缘层L1的记载。
各个雪崩光电二极管APD包含P型(第二导电型)的第一半导体区域1PA、以及P型(第二导电型)的第二半导体区域1PB。第一半导体区域1PA形成在半导体基板1N的主面1Na侧。第二半导体区域1PB形成在第一半导体区域1PA内且杂质浓度比第一半导体区域1PA高。第二半导体区域1PB的平面形状为例如多边形(在本实施方式中为八边形)。第一半导体区域1PA的深度比第二半导体区域1PB深。
半导体基板1N具有N型(第一导电型)的半导体区域1PC。半导体区域1PC形成在半导体基板1N的主面1Na侧。半导体区域1PC防止形成在N型的半导体基板1N与P型的第一半导体区域1PA之间的PN结在后述的配置有贯通电极TE的贯通孔TH露出。半导体区域1PC形成在与贯通孔TH(贯通电极TE)对应的位置。
如图3所示，各雪崩光电二极管APD具有电极E1和电极E3。电极E1和电极E3分别配置在半导体基板1N的主面1Na侧。电极E1电连接于第二半导体区域1PB。电极E3从主面1Na侧看经由绝缘层L1而配置在第二半导体区域1PB的外侧的半导体基板1N上。第一半导体区域1PA经由第二半导体区域1PB而电连接于电极E1。
雪崩光电二极管APD也如图4所示具有分别配置在半导体基板1N的主面1Nb侧的、电连接于半导体基板1N的电极(省略图示)、电极E5、以及连接于该电极E5的电极E7。电极E5从主面1Nb侧看经由绝缘层L2而配置在第二半导体区域1PB的外侧的半导体基板1N上。电极E7从主面1Nb侧看经由绝缘层L2而配置在与第二半导体区域1PB重复的半导体基板1N上。电极E7配置在主面1Nb中的与第二半导体区域1PB对应的区域上。在图4中，为了构造的明确化，而省略图2所示的钝化膜PF的记载。
光电二极管阵列PDA针对各个雪崩光电二极管APD的每一个而具有灭弧电阻R1。各灭弧电阻R1经由绝缘层L1而配置在第二半导体区域1PB的外侧的半导体基板1N上。灭弧电阻R1配置在半导体基板1N的主面1Na侧。灭弧电阻R1其一端连接于电极E1，其另一端连接于电极E3。
光电二极管阵列PDA包含多个贯通电极TE。贯通电极TE针对各雪崩光电二极管APD的每一个而设置。贯通电极TE从主面1Na侧至主面1Nb侧为止贯通半导体基板1N而形成。贯通电极TE配置在贯通半导体基板1N的贯通孔TH内。绝缘层L2也形成在贯通孔TH内。因此，贯通电极TE经由绝缘层L2而配置在贯通孔TH内。
贯通电极TE其一端连接于电极E3，另一端连接于电极E5。灭弧电阻R1经由电极E3、贯通电极TE、以及电极E5而电连接于电极E7。
贯通电极TE在俯视下配置在雪崩光电二极管APD间的区域。在本实施方式中，雪崩光电二极管APD二维排列成在第一方向上有M行，在与第一方向正交的第二方向上有N列(M、N为自然数)。贯通电极TE形成在被4个雪崩光电二极管APD包围的区域。贯通电极TE针对每个雪崩光电二极管APD而设置，故二维排列成在第一方向上有M行，在第二方向上有N列。
灭弧电阻R1的电阻率比连接有灭弧电阻R1的电极E1高。灭弧电阻R1例如由多晶硅构成。作为灭弧电阻R1的形成方法，可使用CVD(Chemical Vapor Deposition，化学气相沉积)法。
电极E1、E3、E5、E7及贯通电极TE由铝等金属构成。在半导体基板由Si构成的情况下，作为电极材料，除铝以外，也常常使用AuGe/Ni等。虽也取决于工艺(Process)设计，但电极E5、电极E7、以及贯通电极TE可一体地形成。作为电极E1、E3、E5、E7及贯通电极TE的形成方法，可使用溅射法。
作为使用Si的情况下的P型杂质，使用B等3族元素，同样地作为N型杂质，使用N、P、或As等5族元素。即便作为半导体的导电型的N型与P型相互置换而构成元件，也能够使该元件发挥功能。作为这些杂质的添加方法，可使用扩散法或离子注入法。
作为绝缘层L1、L2的材料，可使用SiO2或SiN。作为绝缘层L1、L2的形成方法，在绝缘层L1、L2由SiO2构成的情况下，可使用热氧化法或溅射法。
在上述构造的情况下，通过在N型的半导体基板1N与P型的第一半导体区域1PA之间构成PN结，而形成有雪崩光电二极管APD。半导体基板1N电连接于形成在基板1N的背面的电极(省略图示)，第一半导体区域1PA经由第二半导体区域1PB而连接于电极E1。灭弧电阻R1相对于雪崩光电二极管APD串联连接(参照图5)。
在光电二极管阵列PDA中，使各个雪崩光电二极管APD以盖革模式动作。在盖革模式中，将比雪崩光电二极管APD的击穿电压(breakdown voltage)大的逆向电压(反向偏压)施加于雪崩光电二极管APD的正极与负极之间。对正极施加(-)电位V1，对负极施加(+)电位V2。这些电位的极性相对，且也可以将其中一个电位设为接地(ground)电位。
正极为P型的第一半导体区域1PA，负极为N型的半导体基板1N。若光(光子)入射至雪崩光电二极管APD，则在基板内部进行光电转换而产生光电子。在第一半导体区域1PA的PN结界面的附近区域，进行雪崩倍增，经放大的电子群向形成在半导体基板1N的背面的电极流动。即，若光(光子)入射至半导体光检测元件10(光电二极管阵列PDA)中的任一像素(雪崩光电二极管APD)，则被倍增并作为信号从电极E7(贯通电极TE)被取出。
如图2及图13所示，搭载基板20具有相互相对的主面20a和主面20b。搭载基板20在俯视下呈矩形形状。主面20a与半导体基板1N的主面1Nb相对。搭载基板20包含配置在主面20a侧的多个电极E9。如图2所示，电极E9对应于贯通电极TE而配置。具体而言，电极E9配置在主面20a的与电极E7相对的各区域上。
半导体基板1N的侧面1Nc与搭载基板20的侧面20c如图1及图2所示成为同一平面。在俯视下，半导体基板1N的外缘与搭载基板20的外缘一致。
电极E7与电极E9通过凸点电极BE而连接。由此，贯通电极TE经由电极E5、电极E7、以及凸点电极BE而电连接于电极E9。而且，灭弧电阻R1经由电极E3、贯通电极TE、电极E5、电极E7、以及凸点电极BE而电连接于电极E9。电极E9也与电极E1、E3、E5、E7及贯通电极TE同样地由铝等金属构成。作为电极材料，除铝以外，也可使用AuGe/Ni等。凸点电极BE例如由焊料构成。
搭载基板20也如图5所示包含信号处理部SP。搭载基板20构成ASIC(Application Specific Integrated Circuit，专用集成电路)。各电极E9经由形成在搭载基板20内的配线(省略图示)而与信号处理部SP电连接。在信号处理部SP中，输入来自各雪崩光电二极管APD(半导体光检测元件10)的输出信号，信号处理部SP处理来自各雪崩光电二极管APD的输出信号。信号处理部SP包含将来自各雪崩光电二极管APD的输出信号转换为数字脉冲的CMOS电路。搭载基板20以对应于各像素(雪崩光电二极管APD)而包含记录时间信息的电路的方式构成。作为记录时间信息的电路，使用时间数字转换器(TDC：Time to Digital Convertor)、或时间电压转换器(TAC：Time to Amplitude Convertor)等。由此，搭载基板20内的配线距离之差不会对时间分辨率造成影响。
在半导体基板1N的主面1Nb侧及搭载基板20的主面20a侧配置有在与凸点电极BE对应的位置形成有开口的钝化膜PF。钝化膜PF例如由SiN构成。作为钝化膜PF的形成方法，可使用CVD法。
玻璃基板30包含相互相对的主面30a和主面30b。玻璃基板30在俯视下呈矩形形状。主面30a与半导体基板1N的主面1Nb相对。主面30b是平坦的。在本实施方式中，主面30a也是平坦的。玻璃基板30与半导体光检测元件10通过光学粘合剂OA而光学性地连接。玻璃基板30也可直接形成在半导体光检测元件10上。
虽省略图示，但在玻璃基板30的主面30b通过光学粘合剂而光学性地连接有闪烁器。来自闪烁器的闪烁光通过玻璃基板30入射至半导体光检测元件10。
半导体基板1N的侧面1Nc与玻璃基板30的侧面30c也如图1所示成为同一平面。在俯视下，半导体基板1N的外缘与玻璃基板30的外缘一致。
接下来，参照图7～图13，对上述光检测装置1的制造过程进行说明。图7～图13是用以说明本实施方式所涉及的光检测装置的制造过程的图。
首先，准备形成有与光电二极管阵列PDA对应的部分(第一半导体区域1PA、第二半导体区域1PB、绝缘层L1、灭弧电阻R1、电极E1、以及电极E3)的半导体基板1N(参照图7)。半导体基板1N以形成有多个与光电二极管阵列PDA对应的部分的半导体晶片的样态准备。
其次，在所准备的半导体基板1N上经由光学粘合剂OA而粘合玻璃基板30(参照图8)。由此，玻璃基板30与半导体光检测元件10光学性地连接。玻璃基板30也与半导体基板1N同样地以包含多个玻璃基板30的玻璃基板母材的样态准备。
继而，将半导体基板1N从主面1Nb侧薄化(参照图9)。半导体基板1N的薄化方法可使用机械研磨法或化学研磨法。
继而，在半导体基板1N形成用以配置贯通电极TE的贯通孔TH(参照图10)。贯通孔TH的形成方法可适当选择并应用干式蚀刻法及湿式蚀刻法。
继而，在形成有贯通孔TH的半导体基板1N形成与光电二极管阵列PDA对应的部分(贯通电极TE、电极E5、以及电极E7)(参照图11)。
继而，在半导体基板1N的主面1Nb侧形成在与凸点电极BE对应的位置形成有开口的钝化膜PF，其后，形成凸点电极BE(参照图12)。由此，获得半导体光检测元件10与玻璃基板30相对配置的结构。在形成凸点电极BE之前，在电极E7的从钝化膜PF露出的区域形成UBM(Under Bump Metal，凸点下金属层)。UBM由与凸点电极BE电和物理连接优异的材料构成。UBM的形成方法可使用无电镀法。凸点电极BE的形成方法可使用搭载焊球的办法或印刷法。
继而，将配置有玻璃基板30的半导体光检测元件10与另外准备的搭载基板20进行凸点连接(参照图13)。由此，获得相对配置有玻璃基板30的半导体光检测元件10与搭载基板20相对配置的结构。在搭载基板20中，在主面20a侧，在与电极E9对应的位置形成有凸点电极BE。搭载基板20也以形成有多个搭载基板20的半导体晶片的样态中准备。
继而，通过切割而切断由玻璃基板30(玻璃基板母材)、半导体光检测元件10(半导体晶片)、以及搭载基板20(半导体晶片)所构成的层叠体。由此，半导体基板1N的侧面1Nc、搭载基板20的侧面20c与玻璃基板30的侧面30c成为同一平面。通过这些过程而获得各个光检测装置1。
如以上所述，在本实施方式中，在半导体光检测元件10(光电二极管阵列PDA)的半导体基板1N形成有与灭弧电阻R1电连接且从主面1Na侧至主面1Nb侧为止贯通半导体基板1N的多个贯通电极TE。半导体光检测元件10的贯通电极TE与搭载基板20的电极E9经由凸点电极BE而电连接。由此，可将与各像素(雪崩光电二极管APD)的配线距离极为缩短，并且可使其值无偏差而一致。因此，从各像素的配线所具有的电阻及电容的影响明显得到抑制，时间分辨率更进一步地提高。
在本实施方式中，可通过与半导体光检测元件10相对配置的玻璃基板30来提高半导体基板1N的机械强度。尤其在半导体基板1N已薄化的情况下极其有效。
半导体基板1N的侧面1Nc与玻璃基板30的侧面30c成为同一平面。因此，可减少无效空间。半导体基板1N的侧面1Nc与搭载基板20的侧面20c也成为同一平面。因此，可更进一步地减少无效空间。
玻璃基板30的主面30b是平坦的。由此，可极其容易地进行闪烁器对玻璃基板30的设置。
在本实施方式中，贯通电极TE位于各雪崩光电二极管APD间的区域。由此，可防止各像素中的开口率的降低。
半导体光检测元件10包含电连接于所对应的贯通电极TE并且配置在半导体基板1N的主面1Nb侧的电极E7，电极E7与电极E9经由凸点电极BE而连接。由此，可切实地进行电极E7与电极E9的通过凸点电极BE的连接。
各雪崩光电二极管APD具有半导体基板1N、第一半导体区域1PA、第二半导体区域1PB、以及将第二半导体区域1PB与灭弧电阻R1电连接的电极E1，电极E7形成在主面1Nb的与第二半导体区域1PB对应的区域上。由此，可将电极E7的尺寸设定得比较大。其结果，可更进一步地切实地进行电极E7与电极E9的通过凸点电极BE的连接，并且可提高该连接的机械强度。
以上，就本发明的优选的实施方式进行了说明，但本发明未必限定于上述实施方式，可在不脱离其主旨的范围内进行各种变更。
在一个贯通电极TE，电连接有一个灭弧电阻R1，但并不限定于此。也可如图14所示，在一个贯通电极TE中电连接有多个灭弧电阻(例如4个灭弧电阻)1R。在该情况下，在像素间可实现贯通电极TE的共用化，从而可减少形成在半导体基板1N的贯通电极TE的数量。由此，可抑制半导体基板1N的机械强度的降低。在一个贯通电极TE电连接有灭弧电阻的数量并不限定于“4”，可为“3”以下，且也可为“5”以上。
当在一个贯通电极TE电连接有多个灭弧电阻R1的情况下，优选地，从各雪崩光电二极管APD至经由所对应的灭弧电阻R1的贯通电极TE为止的配线距离同等。在该情况下，在像素间已谋求贯通电极TE的共用化的结构中，还能够防止时间分辨率降低。
第一和第二半导体区域1PA、1PB的形状并不限定于上述形状，也可为其他形状(例如圆形状等)。雪崩光电二极管APD(第二半导体区域1PB)的数量(行数和列数)或排列并不限定于上述者。
产业上的可利用性
本发明可利用于检测微弱光的光检测装置。