本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术：
随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不缩短mosfet场效应管的沟道长度。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(sce：short-channeleffects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，非平面mos晶体管应运而生，例如全包围栅极(gate-all-around，gaa)晶体管或鳍式场效应管(finfet)。finfet中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面mosfet器件相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且finfet相对于其他器件，与现有集成电路制造具有更好的兼容性。gaa晶体管中，器件沟道区被栅极结构包围环绕，而且仅被栅极结构控制；此外，gaa晶体管对漏端引入的势垒降低(draininductionbarrierlower，dibl)现象也有显著改善，能够较好地抑制短沟道效应。
但是，即使将半导体工艺从平面mos晶体管向非平面mos晶体管过渡，半导体结构的电学性能仍有待提高。
技术实现要素：
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上分立的鳍部；形成横跨所述鳍部且覆盖部分鳍部顶部表面和侧壁表面的栅极结构；去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部为子鳍部；所述子鳍部顶部低于所述鳍部顶部，使被所述栅极结构覆盖的鳍部具有暴露在外的侧壁表面，所述侧壁表面为鳍部侧壁；在所述鳍部侧壁上形成保护层；形成所述保护层后，对所述栅极结构两侧的子鳍部进行氧化处理，将部分厚度的子鳍部转化成氧化层；完成所述氧化处理后，在所述栅极结构两侧的氧化层上形成应力层；在所述应力层内形成源漏掺杂区。
可选的，所述保护层的厚度为5nm至10nm。
可选的，形成所述保护层的步骤包括：对所述鳍部侧壁进行等离子体表面处理，形成覆盖所述鳍部侧壁的聚合物层。
可选的，所述等离子体表面处理的参数包括：反应气体为n2，腔室压强为10mtorr至100mtorr，功率为200w至2000w，n2的气体流量为100sccm至500sccm，工艺时间为10秒至60秒。
可选的，所述氧化处理的工艺为含氧氛围下的退火工艺。
可选的，所述退火工艺的参数包括：退火温度为1000℃至1500℃，工艺时间为10秒至600秒，反应气体为n2o，反应气体的气体流量为0.1sccm至10sccm。
可选的，所述鳍部的材料为硅，所述氧化层的材料为氮氧化硅。
可选的，所述氧化层的厚度为
可选的，去除所述栅极结构两侧部分厚度鳍部的工艺为等离子体干法刻蚀工艺。
可选的，所述等离子体干法刻蚀工艺的参数包括：刻蚀气体为cf4、hbr、o2和cl2中的一种或多种气体，cf4的气体流量为10sccm至200sccm，hbr的气体流量为100sccm至500sccm，o2的气体流量为0sccm至50sccm，cl2的气体流量为10sccm至100sccm，源功率为100w至1000w，偏置电压为100v至500v，压强为2mtorr至50mtorr，刻蚀时间为10s至10分钟。
可选的，提供所述基底后，形成所述栅极结构之前，所述制造方法还包括：在所述鳍部之间的衬底上形成隔离结构，所述隔离结构的顶部低于所述鳍部顶部；形成所述栅极结构的步骤中，所述栅极结构还覆盖部分所述隔离结构顶部。
可选的，去除所述栅极结构两侧部分厚度鳍部的步骤包括：去除所述栅极结构两侧凸出于所述隔离结构的鳍部、以及位于所述隔离结构之间的部分厚度的鳍部，所述栅极结构两侧的剩余鳍部为子鳍部；其中，所述子鳍部的顶部低于所述隔离结构的顶部，且在所述隔离结构之间形成凹槽；对所述栅极结构两侧的子鳍部进行氧化处理的步骤中，将所述凹槽底部部分厚度的子鳍部转化成氧化层。
可选的，所述凹槽的深度为
可选的，所述衬底用于形成n型晶体管，所述应力层的材料为sic、sip或sicp；或者，所述衬底用于形成p型晶体管，所述应力层的材料为sige、sib或sigeb。
可选的，采用选择性外延工艺在所述栅极结构两侧的氧化层上形成所述应力层。
可选的，在所述应力层内形成源漏掺杂区的步骤包括：在所述栅极结构两侧的氧化层上形成所述应力层的过程中进行原位自掺杂，形成所述源漏掺杂区。
可选的，所述衬底用于形成n型晶体管，原位自掺杂p离子，掺杂浓度为1e19atom/cm3至5e22atom/cm3；或者，所述衬底用于形成p型晶体管，原位自掺杂b离子，掺杂浓度为2e19atom/cm3至5e22atom/cm3。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在鳍部侧壁上形成保护层后，对所述栅极结构两侧的子鳍部进行氧化处理，将部分厚度的子鳍部转化成氧化层。在所述保护层的保护作用下，所述氧化处理只将部分厚度的子鳍部转化成氧化层，避免所述鳍部侧壁受到所述氧化处理的影响，即避免在所述鳍部侧壁上形成所述氧化层。因此无需采用额外工艺去除所述鳍部侧壁上的氧化层，从而可以避免所述额外工艺对所述子鳍部上的氧化层甚至器件沟道区产生刻蚀损伤等不良影响；由于所述子鳍部上的氧化层用于抑制源漏掺杂区的掺杂离子向底部扩散，以起到源漏掺杂区底部防穿通的作用，因此可以避免发生源漏掺杂区的底部穿通现象，进而改善了沟道漏电流的问题。
可选方案中，形成所述保护层的步骤包括：对所述鳍部侧壁进行等离子体表面处理，形成覆盖所述鳍部侧壁的聚合物层。所述聚合物层可在后续形成应力层的工艺过程中被去除，因此无需采用额外工艺去除所述聚合物层，从而可以避免所述额外工艺对所述子鳍部上的氧化层甚至器件沟道区产生损耗等不良影响，进而可以避免发生源漏掺杂区的底部穿通现象，改善了沟道漏电流的问题。
附图说明
图1至图5是一种半导体结构的制造方法各步骤对应结构示意图；
图6至图13是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
由背景技术可知，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐从平面mos晶体管向非平面mos晶体管过渡，例如全包围栅极(gate-all-around，gaa)晶体管或鳍式场效应管(finfet)。
目前，鳍式场效应管晶体管在小尺寸领域被广泛使用；而具有全包围栅极结构的晶体管由于具备较好的电学性能，且能更有效地抑制短沟道效应，逐渐在半导体领域受到重视。但是，由于全包围结构的栅极悬空于底部衬底，因此全包围栅极晶体管的制造工艺较为复杂。
为此，一种“t型”鳍式场效应管应运而生。如同全包围栅极晶体管，所述“t型”鳍式场效应管具有较好的电学性能，且能有效抑制短沟道效应；此外，相比全包围栅极晶体管，所述“t型”鳍式场效应管的制造工艺更为简单。
结合参考图1至图5，示出了一种“t型”鳍式场效应管的制造方法各步骤对应结构示意图。所述半导体结构的制造方法包括以下步骤：
参考图1，提供衬底100以及位于衬底100上分立的鳍部110；在所述鳍部110之间的衬底100上形成隔离结构101，所述隔离结构101顶部低于所述鳍部110顶部；形成横跨所述鳍部110且覆盖部分鳍部110顶部表面和侧壁表面的栅极结构120，所述栅极结构120还覆盖部分所述隔离结构101顶部。
参考图2，去除所述栅极结构120两侧凸出于所述隔离结构101的鳍部110、以及位于所述隔离结构101之间的部分厚度的鳍部110，使剩余鳍部110的顶部低于所述隔离结构101的顶部，且在所述隔离结构101之间形成凹槽111。
去除所述栅极结构120两侧的部分鳍部110后，使被所述栅极结构120覆盖的鳍部110具有暴露在外的侧壁表面，所述侧壁表面为鳍部侧壁105。
其中，由于去除所述栅极结构120两侧部分厚度的鳍部110后，所述半导体结构沿aa1割线的截面形状为t型，因此后续形成的鳍式场效应管晶体管为“t型”鳍式场效应管晶体管(t-finfet)。
参考图3，采用高密度等离子体化学气相沉积(hdpcvd)工艺，在所述凹槽111底部形成氧化层115。
由于所述鳍部侧壁105(如图2所示)暴露在形成所述氧化层115的工艺环境中，因此所述氧化层115还位于所述鳍部侧壁105上。
参考图4，采用湿法刻蚀工艺，去除所述鳍部侧壁105(如图2所示)上的所述氧化层115。
参考图5，采用选择性外延工艺，在所述栅极结构120两侧的氧化层115上形成应力层130，并在形成所述应力层130的过程中进行原位自掺杂，形成源漏掺杂区(图未示)。
位于所述栅极结构120两侧剩余鳍部110顶部上的所述氧化层115，用于抑制源漏掺杂区的掺杂离子向底部扩散，以起到源漏掺杂区底部防穿通的作用。形成所述氧化层115后，还需采用额外的刻蚀工艺去除所述鳍部侧壁105上的所述氧化层115，使所述鳍部侧壁105的材料暴露在后续形成应力层130的工艺环境中，从而可以通过选择性外延工艺形成所述应力层130。
但是，去除所述鳍部侧壁105上氧化层115的刻蚀工艺，还容易对所述凹槽111底部的氧化层115甚至对器件沟道区造成刻蚀损伤；器件导通后，容易发生源漏掺杂区的底部穿通，从而恶化沟道漏电流的问题，进而导致半导体结构的电学性能下降。
为了解决所述技术问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上分立的鳍部；形成横跨所述鳍部且覆盖部分鳍部顶部表面和侧壁表面的栅极结构；去除所述栅极结构两侧部分厚度的鳍部，剩余鳍部为子鳍部；使被所述栅极结构覆盖的鳍部具有暴露在外的侧壁表面，所述侧壁表面为鳍部侧壁；在所述鳍部侧壁上形成保护层；形成所述保护层后，对所述栅极结构两侧的子鳍部进行氧化处理，将部分厚度的子鳍部转化成氧化层；完成所述氧化处理后，在所述栅极结构两侧的氧化层上形成应力层；在所述应力层内形成源漏掺杂区。
本发明在鳍部侧壁上形成保护层后，对所述栅极结构两侧的子鳍部进行氧化处理，将部分厚度的子鳍部转化成氧化层。在所述保护层的保护作用下，所述氧化处理只将部分厚度的子鳍部转化成氧化层，避免所述鳍部侧壁受到所述氧化处理的影响，即避免在所述鳍部侧壁上形成所述氧化层。因此无需采用额外工艺去除所述鳍部侧壁上的氧化层，从而可以避免所述额外工艺对所述子鳍部上的氧化层甚至器件沟道区产生刻蚀损伤等不良影响；由于所述子鳍部上的氧化层用于抑制源漏掺杂区的掺杂离子向底部扩散，以起到源漏掺杂区底部防穿通的作用，因此可以避免发生源漏掺杂区的底部穿通现象，进而改善了沟道漏电流的问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图13是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
参考图6，提供基底，所述基底包括衬底200以及位于衬底200上分立的鳍部210。
所述衬底200为后续形成半导体结构提供工艺平台。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部210的材料与所述衬底200的材料相同。本实施例中，所述鳍部210的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，形成所述衬底200和鳍部210的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层(图未示)；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底200，位于所述衬底200上的凸起作为鳍部210。
本实施例中，在形成所述鳍部210之后，保留位于鳍部210顶部表面的硬掩膜层。所述硬掩膜层的材料为氮化硅，后续在进行平坦化处理工艺时，所述硬掩膜层顶部表面用于定义平坦化处理工艺的停止位置，并起到保护鳍部210顶部的作用。
结合参考图7，需要说明的是，提供所述基底后，所述制造方法还包括：在所述鳍部210之间的衬底200上形成隔离结构201，所述隔离结构201的顶部低于所述鳍部210顶部。
所述隔离结构201作为半导体结构的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构201的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
需要说明的是，本实施例中，所述隔离结构201是浅沟槽隔离层。
具体地，形成所述隔离结构201的步骤包括：在所述鳍部210之间的衬底200上形成隔离膜，所述隔离膜的顶部高于所述硬掩膜层(图未示)的顶部；对所述隔离膜顶部表面进行平坦化处理，去除高于所述硬掩膜层顶部的隔离膜；去除部分厚度的剩余隔离膜以形成隔离结构201；去除所述硬掩膜层。
本实施例中，采用化学机械研磨工艺，对所述隔离膜顶部表面进行平坦化处理；采用湿法刻蚀工艺，去除部分厚度的剩余隔离膜。在其他实施例中，还可以采用干法刻蚀工艺，或者干法刻蚀和湿法刻蚀相结合的工艺，去除部分厚度的剩余隔离膜。
本实施例中，采用湿法刻蚀工艺去除所述硬掩膜层。所述硬掩膜层的材料为氮化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
参考图8，形成横跨所述鳍部210且覆盖部分鳍部210顶部表面和侧壁表面的栅极结构220。
本实施例中，所述栅极结构220为伪栅结构，所述栅极结构220为后续形成金属栅极结构占据空间位置。
所述栅极结构220为单层结构或叠层结构，所述栅极结构220包括伪栅层，或者所述栅极结构220包括伪氧化层以及位于所述伪氧化层上的伪栅层，其中，伪栅层的材料为多晶硅或无定形碳，伪氧化层的材料为氧化硅或氮氧化硅。
在其他实施例中，所述栅极结构还可以为金属栅极结构。所述金属栅极结构包括栅介质层以及位于栅介质层上的栅电极层。其中，所述栅介质层的材料为氧化硅或高k栅介质材料；所述栅电极层的材料为多晶硅或金属材料，所述金属材料包括ti、ta、tin、tan、tial、tialn、cu、al、w、ag或au中的一种或多种。
需要说明的是，相邻所述鳍部210之间的衬底200上形成有隔离结构201；相应的，所述栅极结构220还覆盖部分所述隔离结构201顶部。
具体地，形成所述栅极结构220的步骤包括：形成覆盖所述鳍部210和隔离结构201的伪栅膜；在所述伪栅膜表面形成图形层(图未示)，所述图形层定义出待形成的栅极结构220的图形；以所述图形层为掩膜，图形化所述伪栅膜，在所述鳍部210表面形成栅极结构220；去除所述图形层。
参考图9，去除所述栅极结构220两侧部分厚度的鳍部210，剩余鳍部210为子鳍部215；所述子鳍部215顶部低于所述鳍部210顶部，使被所述栅极结构220覆盖的鳍部210具有暴露在外的侧壁表面，所述侧壁表面为鳍部侧壁212。
通过去除所述栅极结构220两侧部分厚度的鳍部210，为后续形成氧化层，以及在所述氧化层上外延形成应力层提供工艺基础。
本实施例中，去除所述栅极结构220两侧部分厚度的鳍部210的步骤包括：去除所述栅极结构220两侧凸出于所述隔离结构201的鳍部210、以及位于所述隔离结构201之间的部分厚度的鳍部210，所述栅极结构220两侧的剩余鳍部210为子鳍部215；其中，所述子鳍部215的顶部低于所述隔离结构201的顶部，且在所述隔离结构201之间形成凹槽211。
形成所述凹槽211的做法不仅可以保证只有所述子鳍部215的顶部暴露在后续形成氧化层的工艺环境中，避免所述子鳍部215的侧壁对形成所述氧化层的工艺干扰，还有利于使所述氧化层形成于所述凹槽211内，从而有利于控制所述氧化层的形貌和厚度。
在其他实施例中，还可以仅去除所述栅极结构两侧凸出于所述隔离结构的鳍部，使所述子鳍部的顶部与所述隔离结构的顶部齐平。
需要说明的是，所述凹槽211的深度不宜过大。如果所述凹槽211的深度过大，即所述子鳍部215的剩余量过少，而后续还需在所述子鳍部215上形成源漏掺杂区，因此容易对半导体结构的电学性能造成不良影响；如果所述凹槽211的深度过小，相应会增加形成所述凹槽211的工艺难度。为此，本实施例中，所述凹槽211的深度为10埃至100埃。
还需要说明的是，由于所述栅极结构220横跨所述鳍部210且覆盖部分鳍部210顶部表面和侧壁表面，因此部分鳍部210因被所述栅极结构220覆盖而被保留；也就说，去除所述栅极结构220两侧部分厚度的鳍部210后，被所述栅极结构220覆盖的鳍部210仍旧凸出于所述隔离结构201顶部，且所述鳍部210具有暴露在外的侧壁表面，所述侧壁表面为鳍部侧壁212。
本实施例中，采用干法刻蚀工艺去除所述栅极结构220两侧部分厚度的鳍部210。具体地，所述干法刻蚀工艺为等离子体干法刻蚀工艺，所述等离子体干法刻蚀工艺的参数包括：刻蚀气体为cf4、hbr、o2和cl2中的一种或多种气体，cf4的气体流量为10sccm至200sccm，hbr的气体流量为100sccm至500sccm，o2的气体流量为0sccm至50sccm，cl2的气体流量为10sccm至100sccm，源功率为100w至1000w，偏置电压为100v至500v，压强为2mtorr至50mtorr，刻蚀时间为10s至10分钟。
需要说明的是，本实施例中，所述干法刻蚀工艺为各向异性的刻蚀工艺，所述刻蚀工艺的纵向刻蚀速率远大于横向刻蚀速率，且所述刻蚀工艺的参数设定合理。因此，在去除所述栅极结构220两侧部分厚度的鳍部210，使所述凹槽211深度满足工艺需求的同时，可以避免所述鳍部侧壁212受到刻蚀损伤。
还需要说明的是，去除所述栅极结构220两侧部分厚度的鳍部210后，所述半导体结构沿bb1(如图9所示)割线的截面形状为t型，为此，后续形成的鳍式场效应管晶体管为“t型”鳍式场效应管晶体管(t-finfet)。
参考图10，在所述鳍部侧壁212(如图9所示)上形成保护层230。
所述保护层230用于在后续对所述子鳍部215进行氧化处理时，对所述鳍部侧壁212起到保护作用，避免所述氧化处理对所述鳍部侧壁212产生影响。
具体地，形成所述保护层230的步骤包括：对所述鳍部侧壁212进行等离子体表面处理，形成覆盖所述鳍部侧壁212的聚合物层，也就是说，所述保护层230为聚合物层。
需要说明的是，所述保护层230的厚度不宜过小，也不宜过大。如果所述保护层230的厚度过小，容易导致所述保护层230对鳍部侧壁212的保护作用下降，或难以起到保护作用，进而导致后续的氧化处理对所述鳍部侧壁212产生影响；如果所述保护层230的厚度过大，难以进一步提高所述保护层230对鳍部侧壁212的保护作用，反而容易造成工艺成本的浪费。为此，本实施例中，所述保护层230的厚度为5nm至10nm，即所述聚合物层的厚度为5nm至10nm。
本实施例中，所述等离子体表面处理所采用的反应气体为n2。通过n2形成的聚合物层230，对所述鳍部侧壁212具有较好的表面覆盖性，且均匀性较好。
具体地，所述等离子体表面处理的参数包括：腔室压强为10mtorr至100mtorr，功率为200w至2000w，n2的气体流量为100sccm至500sccm，工艺时间为10秒至60秒。
参考图11，形成所述保护层230后，对所述栅极结构220两侧的子鳍部215进行氧化处理300，将部分厚度的子鳍部215转化成氧化层240。
所述氧化层240用于在后续形成源漏掺杂区后，抑制所述源漏掺杂区的掺杂离子向底部扩散，从而可以防止所述源漏掺杂区发生底部穿通，进而可以改善沟道漏电流的问题。
需要说明的是，本实施例中，所述子鳍部215的顶部低于所述隔离结构201的顶部，且在所述隔离结构201之间形成有露出所述子鳍部215顶部的凹槽211；相应的，对所述子鳍部215进行所述氧化处理300的步骤中，只对所述子鳍部215的顶部进行氧化处理300；也就说，所述氧化层240形成于所述凹槽211底部，且所述氧化层240的形貌和厚度可以得到较好控制。
还需要说明的是，所述氧化层240的厚度不宜过小，也不宜过大。如果所述氧化层240的厚度过小，后续形成源漏掺杂区后，源漏掺杂区的掺杂离子容易透过所述氧化层240向底部扩散，也就是说，所述氧化层240防止所述源漏掺杂区发生底部穿通的效果较差，甚至难以起到防止所述源漏掺杂区底部穿通的作用；所述氧化层240由所述子鳍部215经氧化处理300转化而成，如果所述氧化层240的厚度过大，相应的，所述子鳍部215的剩余量过少，也会对半导体结构的电学性能造成不良影响。为此，本实施例中，所述氧化层240的厚度为
本实施例中，所述氧化处理300的工艺为含氧氛围下的退火工艺。具体地，所述退火工艺的反应气体为n2o。
需要说明的是，所述退火工艺中，反应气体的气体流量不宜过小，也不宜过多；工艺时间不宜过短，也不宜过长。如果反应气体的气体流量过小或工艺时间过短，所述氧化处理对所述子鳍部215的氧化效果较差，难以形成满足目标厚度值的氧化层240；如果反应气体的气体流量过大或工艺时间过长，容易导致所述子鳍部215被过多氧化。为此，本实施例中，反应气体的气体流量为0.1sccm至10sccm，工艺时间为10秒至600秒。
还需要说明的是，退火温度影响对所述子鳍部215的氧化速度，相应也会影响所述子鳍部215的氧化程度。因此，所述退火工艺的退火温度也需控制在合理范围内。本实施例中，退火温度为1000℃至1500℃。
本实施例中，所述子鳍部215的材料为硅，所述退火工艺的反应气体为n2o，相应的，经所述退火工艺后，形成的氧化层240的材料为氮氧化硅。在其他实施例中，所述退火工艺的反应气体还可以是o2，相应的，形成的氧化层的材料为氧化硅。
还需要说明的是，通过所述退火工艺，不仅可以对所述子鳍部215产生氧化作用，还可以提高所述氧化层240的致密性，从而有利于提高所述氧化层240防止源漏掺杂区发生底部穿通的效果。
此外，由于所述鳍部侧壁212(如图9所示)上形成有所述保护层230，在所述氧化处理的过程中，所述保护层230对所述鳍部侧壁212起到保护作用，避免所述鳍部侧壁212暴露在氧化环境中，因此可以防止在所述鳍部侧壁212上形成所述氧化层240。
结合参考图12和图13，完成所述氧化处理300(如图11所示)后，在所述栅极结构220两侧的氧化层240上形成应力层250(如图13所示)；在所述应力层250内形成源漏掺杂区(图未示)。
所述应力层250用于向沟道区提供应力作用，从而提高晶体管的载流子迁移率。
具体地，所述衬底200用于形成n型晶体管时，所述应力层250为n型应力层，所述应力层250的材料为sic、sip或sicp，所述应力层250为n型晶体管的沟道区提供拉应力作用，从而提高n型晶体管的电子迁移率；或者，所述衬底200用于形成p型晶体管时，所述应力层250为p型应力层，所述应力层250的材料可以为sige、sib或sigeb，所述应力层250为p型晶体管的沟道区提供压应力作用，从而提高p型晶体管的空穴迁移率。
结合参考图12，需要说明的是，为了提高所述基底的表面洁净度，为形成所述应力层250提供良好的界面态，在形成所述应力层250之前，所述制造方法还包括：对所述基底进行预清洗工艺，去除所述氧化层240和鳍部侧壁212上的杂质和缺陷，同时还去除所述鳍部侧壁212上的保护层230。
也就是说，本实施例中，无需采用额外工艺去除所述保护层230，不仅避免了工艺成本的增加，且所述聚合物层230的去除工艺较为简单。此外，还可以避免所述额外工艺对所述子鳍部215上的氧化层240甚至器件沟道区产生损耗等不良影响。
本实施例中，完成所述预清洗工艺后，所述鳍部侧壁212暴露在外，因此可以采用选择性外延工艺在所述氧化层240上形成所述应力层250。
以所述应力层250的材料为sic为例，所述选择性外延工艺的参数包括：反应温度为650℃至850℃；反应气体包括硅源气体和碳源气体，所述硅源气体包括sih4、sih2cl2或si2cl6，所述硅源气体的气体流量为0.5slm至30slm；所述碳源气体包括c3h6，所述碳源气体的气体流量为0.5slm至25slm。
以所述应力层250的材料为sige为例，所述选择性外延工艺的参数包括：反应温度为650℃至850℃；反应气体包括硅源气体和锗源气体，所述硅源气体包括sih4、sih2cl2或si2cl6，所述硅源气体的气体流量为0.5slm至30slm；所述锗源气体包括geh4，所述锗源气体的气体流量为0.5slm至20slm。
本实施例中，在所述应力层230内形成源漏掺杂区的步骤包括：在所述栅极结构220两侧的氧化层240上形成应力层230的过程中进行原位自掺杂，以形成所述源漏掺杂区(图未示)。
具体地，所述衬底200用于形成n型晶体管时，在形成所述应力层230的过程中，原位自掺杂b离子，掺杂浓度为1e19atom/cm3至5e22atom/cm3；或者，所述衬底200用于形成p型晶体管时，在形成所述应力层230的过程中，原位自掺杂b离子，掺杂浓度为2e19atom/cm3至5e22atom/cm3。
本实施例中，在所述鳍部侧壁212(如图9所示)上形成保护层230(如图10所示)后，进行所述氧化处理300(如图11所示)；所述保护层230对所述鳍部侧壁212起到保护作用，因此所述氧化处理300只对所述子鳍部215(如图11所示)产生影响，将部分厚度的子鳍部215转化成氧化层240(如图11所示)，可以避免所述鳍部侧壁212受到所述氧化处理300的影响，即避免在所述鳍部侧壁212上形成所述氧化层240。因此无需采用额外工艺去除所述鳍部侧壁212上的氧化层240，从而可以避免所述额外工艺对所述子鳍部215上的氧化层240甚至器件沟道区产生刻蚀损伤等不良影响。由于所述子鳍部215上的氧化层240用于抑制源漏掺杂区的掺杂离子向底部扩散，以起到源漏掺杂区底部防穿通的作用，因此可以避免发生源漏掺杂区的底部穿通现象，改善了沟道漏电流的问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。