1.一种高电子迁移率晶体管,其特征在于,包括:
衬底;
位于所述衬底上的半导体层,其中,所述半导体层包括沟道层和异质结构,异质界面形成二维电子气,栅极区域的半导体层上形成有凹槽,且所述凹槽下方半导体层的厚度大于满足增强型晶体管条件的厚度;
位于所述半导体层上两端的源极和漏极;
位于所述凹槽中的第一介质层;
位于所述第一介质层上相互绝缘的多个条形浮栅,用于存储电子,得到增强型高电子迁移率晶体管,其中,所述多个条形浮栅垂直于沟道长度方向且平行排列;
包覆所述多个条形浮栅和所述第一介质层的第二介质层;
位于所述第二介质层上的控制栅。
2.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述半导体层包括:
位于所述衬底上的成核层;
位于所述成核层上的GaN沟道层;
位于所述GaN沟道层上的AlGaN隔离层;
其中,所述GaN沟道层和所述AlGaN隔离层构成AlGaN/GaN异质结构,所述凹槽下方的所述AlGaN隔离层的厚度为5nm~30nm。
3.根据权利要求1所述的高电子迁移率晶体管,其特征在于,所述多个条形浮栅材料为半绝缘材料或导体材料。
4.根据权利要求3所述的高电子迁移率晶体管,其特征在于,所述多个条形浮栅材料包括富氧多晶硅或富硅的氮化硅。
5.根据权利要求1所述的高电子迁移率晶体管,其特征在于,在所述高电子迁移率晶体管出厂前,所述多个条形浮栅的一侧引出有同一个PAD端口,用于向所述多个条形浮栅中写入电子,以得到增强型高电子迁移率晶体管。
6.一种高电子迁移率晶体管的制备方法,其特征在于,包括:
在衬底上形成半导体层,其中,所述半导体层包括沟道层和异质结构,异质界面形成二维电子气,栅极区域的半导体层上形成有凹槽,且所述凹槽下方半导体层的厚度大于满足增强型晶体管条件的厚度;
在所述半导体层上的两端形成源极和漏极;
在所述凹槽中形成第一介质层;
在所述第一介质层上形成相互绝缘的多个条形浮栅,用于存储电子,得到增强型高电子迁移率晶体管,其中,所述多个条形浮栅垂直于沟道长度方向且平行排列;
在所述多个条形浮栅和所述第一介质层表面形成包覆所述多个条形浮栅和所述第一介质层的第二介质层;
在所述第二介质层上形成控制栅。
7.根据权利要求6所述的制备方法,其特征在于,所述在衬底上形成半导体层,包括:
在所述衬底上形成成核层;
在所述成核层上形成GaN沟道层;
在所述GaN沟道层上形成AlGaN隔离层,构成AlGaN/GaN异质结构,所述凹槽下方的所述AlGaN隔离层的厚度为5nm~30nm。
8.根据权利要求6所述的制备方法,其特征在于,所述多个条形浮栅材料为半绝缘材料或导体材料。
9.根据权利要求8所述的制备方法,其特征在于,所述多个条形浮栅材料包括富氧多晶硅或富硅的氮化硅。
10.根据权利要求6所述的制备方法,其特征在于,还包括:
在所述高电子迁移率晶体管出厂前,在所述多个条形浮栅的一侧引出同一个PAD端口,用于向所述多个条形浮栅中写入电子,以得到增强型高电子迁移率晶体管。