本发明涉及电子器件制造领域，具体涉及一种gan基电子器件垂直芯片。
背景技术：
氮化镓(gan)具有较大的直接禁带宽度(3.4ev)、高热导率、高电子饱和漂移速度等特点，因此已经成为目前半导体技术领域的研究热点。利用此特点制作的半导体器件如高电子迁移率晶体管(hemt，highelectronmobilitytransistor)具有击穿电场大、电流密度高、电子饱和漂移速度快等特点，非常适合于制作高温、高频、高压和大功率的器件，可以用于射频微波领域及功率电力电子领域，例如无线通信基站、功率电力电子器件等信息收发、能量转换等领域。
目前主流的氮化镓电子器件都是采用横向结构，主要是为了利用沟道中电子迁移率高的特性来提高器件特性。但是横向器件有以下缺点：1.器件工作时电流离表面很近，导致在高频下工作时电流崩坍效应难以避免；2.器件要在大功率情况下工作时，为了提高工作电压必须提高栅电极和漏电极之间的间距，这导致器件的尺寸也随之增大；3.由于其击穿电压由外延层的厚度决定，而外延层的厚度难于提高，所以高击穿电压是横向器件较难做好的指标。
技术实现要素：
针对上述问题，本发明旨在提供一种gan基电子器件垂直芯片，有效解决现有gan基电子器件电压低、尺寸大、器件制作工艺复杂等技术问题。
本发明的是通过以下技术方案实现的：
一种gan基电子器件垂直芯片，包括：
外延结构，从下到上依次为：导电衬底层、导电缓冲层、n型层、p型层及电子提供层；
分设于外延结构中导电衬底层一侧和电子提供层一侧的源电极和漏电极；及
与n型层连接的栅电极。
进一步优选地，所述导电衬底层为aln衬底或si衬底或sic衬底或gan衬底或zno衬底；和/或，所述导电缓冲层为aln、gan、algan、alinn以及alingan中的一种或者多种组合。
进一步优选地，所述导电缓冲层为多层结构或单层结构。
进一步优选地，所述n型层为n型gan、algan、alinn以及alingan中的一种或者多种组合；和/或，
所述p型层为p型gan、algan、alinn以及alingan中的一种或者多种组合。
进一步优选地，所述电子提供层为n型gan、algan、alinn、alingan以及algan/gan异质结中的一种或者多种组合。
进一步优选地，漏电极设于外延结构中导电衬底层一侧，源电极设于外延结构中电子提供层一侧；或，源电极设于外延结构中导电衬底层一侧，漏电极设于外延结构中电子提供层一侧。
进一步优选地，所述外延结构中p型层和电子提供层中包括至少一个通孔，所述栅电极通过所述通孔连接到n型层。
进一步优选地，所述gan基电子器件垂直芯片中还包括钝化层，设置于栅电极及与之同侧的源电极之间，或设置于栅电极及与之同侧的漏电极之间。
本发明的有益效果是：
由本发明提供的芯片为垂直结构芯片，相比于现有横向结构芯片来说，芯片厚度可以大为提高，以此大大提高了击穿电压；另外，有效避免横向结构芯片中易出现的电流坍塌问题，大幅度提高该垂直结构芯片封装而成的电子器件的高频特性；再有，由于源电极和漏电极分别在垂直结构芯片的两端，简化了制作工艺简单，减小了电子器件的尺寸。
附图说明
图1本发明中的电子器件垂直芯片结构示意图；
11-导电衬底，12-导电缓冲层，13-n型层，14-p型层，15-电子提供层，16-源电极；17-栅电极；18-钝化层；19-漏电极。
具体实施方式
为了更具体地说明本发明，以下结合附图对本发明的实施例进行详细说明，给出若干实施例。但本发明所涉及的内容并不仅仅局限于这些实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
如图1所示为本发明提供的gan基电子器件垂直芯片示意图，从图中可以看出，在该gan基电子器件垂直芯片中包括：外延结构，分设于外延结构中导电衬底层一侧和电子提供层一侧的源电极16和漏电极19以及与n型层连接的栅电极17，其中，在该外延结构中依次为：导电衬底层11、导电缓冲层12、n型层13、p型层14及电子提供层15。另外，gan基电子器件垂直芯片中还包括钝化层18，设置于栅电极及与之同侧的源电极之间，或设置于栅电极及与之同侧的漏电极之间。
实施例1：
本实施例中提供的gan基电子器件垂直芯片中包括：低阻si衬底层1，依次在si衬底层1上生长的si掺杂aln/algan/gan多层结构缓冲层、si掺杂的高质量gan层、mg掺杂的p型gan层、未掺杂gan沟道层以及铝镓氮势垒层。该gan基电子器件垂直芯片的封装结构中包括：tialniau合金的源电极/漏电极欧姆接触、niau合金的栅电极，分别在源电极、漏电极以及栅电极上制作的ausn合金金属邦定层，以及封装体；其中，采用共晶机通过邦定层把gan基电子器件垂直芯片和封装体中的金属焊盘结合在一起。
具体，如上述的gan基电子器件垂直芯片及其封装结构，包括以下步骤制得：
步骤a1，采用mocvd(metalorganicchemicalvapordeposition，金属有机化合物化学气相沉淀)方法，在低阻si衬底上自下而上依次生长si掺杂的aln/algan/gan多层结构缓冲层、si掺杂的n型gan层，mg掺杂的p型gan层、未掺杂gan沟道层以及algan势垒层(具体该未掺杂gan沟道层和铝镓氮势垒层共同作用提供电子)，其中，采用高纯n2或采用高纯h2或采用高纯h2和高纯n2的混合气体作为载气，高纯nh3作为n源，金属有机源三甲基镓(tmga)作为镓源，三甲基铝(tmal)作为铝源，n型掺杂剂为硅烷(sih4)，p型掺杂剂为二茂镁(cp2mg)和二茂铁(cp2fe)。
步骤a2，采用icp(iinductivelycoupledplasma，电感耦合等离子体)或者rie(reactiveionetching，反应离子刻蚀)干法刻蚀制备有源区；采用tialniau合金在低阻si衬底一侧制备源电极欧姆接触及在algan势垒层一侧制备漏电极欧姆接触，之后生长sin介质隔离电极，并保护表面减小表面的电流坍塌；最后采用蚀刻工艺在mg掺杂的p型gan层、未掺杂gan沟道层以及algan势垒层中蚀刻出至少一个通孔，在所述通孔中填充niau合金制备栅电极。
步骤a3，在栅电极、漏电极以及源电极层上蒸镀一层sn或者ausn合金层作为邦定层，用于邦定。
实施例2
本实施例中提供的gan基电子器件垂直芯片中包括：gan衬底，依次在gan衬底上生长的si掺杂aln/algan/gan多层结构缓冲层、si掺杂的高质量gan层、mg掺杂的p型gan层、未掺杂gan沟道层以及铝镓氮势垒层。该gan基电子器件垂直芯片的封装结构中包括：tialniau合金的源电极/漏电极欧姆接触、niau合金的栅电极，分别在源电极、漏电极以及栅电极上制作的ausn合金金属邦定层，以及封装体；其中，采用共晶机通过邦定层把gan基电子器件垂直芯片和封装体中的金属焊盘结合在一起。
具体，如上述的gan基电子器件垂直芯片及其封装结构，包括以下步骤制得：
步骤a1，采用mocvd(metalorganicchemicalvapordeposition，金属有机化合物化学气相沉淀)方法，在gan衬底上自下而上依次生长si掺杂的aln/algan/gan多层结构缓冲层、si掺杂的n型gan层，mg掺杂的p型gan层、未掺杂gan沟道层以及algan势垒层，其中，采用高纯n2或采用高纯h2或采用高纯h2和高纯n2的混合气体作为载气，高纯nh3作为n源，金属有机源三甲基镓(tmga)作为镓源，三甲基铝(tmal)作为铝源，n型掺杂剂为硅烷(sih4)，p型掺杂剂为二茂镁(cp2mg)和二茂铁(cp2fe)。
步骤a2，采用icp(iinductivelycoupledplasma，电感耦合等离子体)或者rie(reactiveionetching，反应离子刻蚀)干法刻蚀制备有源区；采用tialniau合金在低阻si衬底一侧制备漏电极欧姆接触及在algan势垒层一侧制备源电极欧姆接触，之后生长sin介质隔离电极，并保护表面减小表面的电流坍塌；最后采用蚀刻工艺在mg掺杂的p型gan层、未掺杂gan沟道层以及algan势垒层中蚀刻出至少一个通孔，在所述通孔中填充niau合金制备栅电极。
步骤a3，在栅电极、漏电极以及源电极层上蒸镀一层sn或者ausn合金层作为邦定层，用于邦定。
本发明并不局限于前述的【具体实施方式】。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。