封装结构的制作方法

本发明实施例是有关于一种封装结构。

背景技术：

通常可以在整片半导体晶片上制造半导体元件和积体电路。在晶片层级工艺中，针对晶片中的管芯进行加工处理，并且可以将管芯与其他的半导体元件一起封装。目前各方正努力开发适用于晶片级封装的不同技术。

技术实现要素：

本发明实施例提供一种封装结构包括第一管芯、第二管芯、第三管芯、封装模塑体、第一布线层、天线及导电部件。第一管芯、第二管芯及第三管芯包覆在封装模塑体内。第一布线层配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯。天线配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯，其中第一管芯与天线之间的电性连接路径的距离小于或等于第二管芯与天线之间的电性连接路径的距离以及第三管芯与天线之间的电性连接路径的距离。导电部件连接第一布线层，其中第一布线层位于导电部件与封装模塑体之间。

附图说明

根据以下的详细说明并配合所附图式以了解本发明实施例。应注意的是，根据本产业的一般作业，各种特征并未按照比例绘制。事实上，为了清楚说明，可能任意的放大或缩小器件的尺寸。

图1a到图1g为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。

图2为依据一些本发明实施例的封装结构的剖面示意图。

图3a到图3g为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。

图4为依据一些本发明实施例的封装结构的剖面示意图。

图5a到图5e为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。

图6为依据一些本发明实施例的封装结构的剖面示意图。

图7a到图7e为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。

图8为依据一些本发明实施例的封装结构的剖面示意图。

图9a到图9i为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。

附图标号说明

10：封装、封装结构；

20：天线的封装组件；

100、200：晶片；

102、202：载体；

103、203：剥离层；

104：(图案化)介电层；

105：介电材料层；

106：介电层；

110：第一管芯；

111、121、131：接触件；

120：第二管芯；

130：第三管芯；

140：第四管芯；

151：第一贯穿介层孔；

152：至少一第二贯穿介层孔；

153：接触柱；

160：封装模塑体；

161：管芯贴合膜；

162：(第二)管芯贴合膜；

163：保护层；

170：第一布线层；

172、272：聚合物介电层；

174、274：金属层；

180：导电部件；

190、195：连接结构；

210：第一金属部；

220：第二金属部；

270：第二布线层；

cr：中央区域；

pr：周围区域。

具体实施方式

以下揭露内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及设置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的组件符号及/或字母来指代相同或类似的部件。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或设置本身之间的关系。

另外，为了易于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所绘示的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

此外，文中所述用语诸如“第一”、“第二”、“第三”、“第四”等，其在文中的使用主要是便于描述图中所示相似或不同的组件或特征，并且可以根据叙述出现的顺序或上下文的描述而相互调换使用。

图1a到图1g为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。在实施例中所描述的制造方法为晶片级封装工艺的一部分。在一些实施例中，图示绘出两个管芯以代表一个晶片的多个管芯，并且绘示出一或多个封装10来代表依照所述制造方法而获得的多个封装结构。

请参照图1a，在一些实施方式中，提供包括有第一管芯110的晶片100以及包括有第二管芯120的晶片200；并沿着切割线(图1a中以虚线表示)，执行切割工艺(dicingprocess)，将晶片100以及晶片200切割成个别且分离的第一管芯110以及第二管芯120。在一个实施方式中，上述切割工艺是晶片级切割工艺(waferdicingprocess)。在特定实施方式中，在执行切割工艺之前，于每一个第一管芯110的接触件111以及每一个第二管芯120的接触件121上形成第一贯穿介层孔(throughinterlayervias，tivs)151，且第一贯穿介层孔151电性连接至第一管芯110以及第二管芯120。在一些实施方式中，第一贯穿介层孔151例如是贯穿集成扇出通孔(throughintegratedfan-out(info)vias)。在一些实施方式中，第一贯穿介层孔151的形成可以通过形成具有开口的掩模图案(未示出)覆盖于第一管芯110以及第二管芯120上，且所述开口暴露出接触件111、121；以电镀或沉积法形成金属材料填充于所述开口内而形成第一贯穿介层孔151；然后移除掩模图案。在一些实施方式中，在切割工艺之前，在晶片100以及晶片200的底表面上配置有管芯贴合膜161。

请参照图1b，在一些实施方式中，提供载体102，而载体102可以是玻璃载体或可适用于封装结构的制造方法的任何合适的载体。在一些实施例中，载体102其上设置涂覆有剥离层103，剥离层103的材质可以是能够使载体102与位于其上的各层或晶片轻易脱离的任意材质。在一些特定实施方式中，载体102具有中央区域cr以及围绕中央区域cr的周围区域pr，且形成介电层104以覆盖载体102的中央区域cr，并且形成第一金属部210于载体102的周围区域rp内。举例来说，介电层104以及第一金属部210的形成可以包括先在载体102上方形成一层介电材料层(未绘示)后；图案化上述介电材料层；以电镀或沉积法形成金属化层(未绘示)于经图案化的上述介电材料层的上方而形成覆盖载体102的中央区域cr的介电层104以及位于介电层104内的第一金属部210(天线的一部分)。

请参照图1c，提供一个或多个的第三管芯130。在一些实施方式中，将第一管芯110、第二管芯120以及第三管芯130配置于介电层104上以及载体102的上方。在一个实施方式中，第一管芯110排列于第二管芯120的旁侧，且第三管芯130堆叠于第一管芯110与第二管芯120上。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130配置于中央区域cr内，不与位于周围区域pr的第一金属部210重叠。在一些实施方式中，由于管芯贴合膜161设置在第一管芯110与介电层104之间以及第二管芯120与介电层104之间，第一管芯110与第二管芯120是稳固地贴合于介电层104。在一些实施方式中，设置第二管芯贴合膜162于第三管芯130的底表面与第一管芯110的顶表面之间以及第三管芯130的底表面与第二管芯120的顶表面之间，可以更好地粘合第三管芯130至第一管芯110以及第二管芯120。在一些特定的实施方式中，如图1c所示，第一管芯110、第二管芯120以及第三管芯130是面对背(front-to-back)式连接。在一些实施方式中，第三管芯130配置有覆盖其顶表面并具有暴露出接触件131的开口的保护层163以及位于第三管芯130的接触件131上并填入上述开口内的接触柱(conductiveposts)153。在一些实施方式中，接触柱153的材料例如包括铜及/或铜合金。在一些实施方式中，保护层163的材料例如包括氧化硅、氮化硅、氮氧化硅或其它合适的介电材料。

在一些实施方式中，第一管芯110、第二管芯120以及第三管芯130可以是相同类型或不同类型的芯片，且可以各别例如是选自于应用专用集成电路(application-specificintegratedcircuit；asic)芯片、模拟芯片(例如无线射频芯片(wirelessandradiofrequencychips)，诸如：2.4ghz、5ghz或2.4ghz/5ghz的射频芯片、28ghz、39ghz或60ghz的毫米波射频芯片(millimeterwaveradiofrequencychip)或类似的射频芯片)、数位芯片(例如：28ghz、39ghz或60ghz基带芯片(basebandchips)或类似的基带芯片)、集成式无源元件(integratedpassivedevices，ipds)、电压调节器芯片、感测芯片、存储器芯片或类似物。本发明实施例是以60ghz射频芯片以及60ghz基带芯片做为毫米波实例，用于实施方式的说明。然而，本发明实施例不受限于此。在一些特定实施方式中，如图1c所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于不同类型的管芯以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸(formfactor)以及较广的频率范围应用(frequencyrangeapplication)。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。在另一个替换实施例中，第一管芯110为60ghz基带芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz射频芯片。然而，本发明实施例不以此为限。

请参照图1d，在一些实施方式中，将第一管芯110、第二管芯120、第三管芯130以及第一贯穿介层孔151密封于封装模塑体160内。在一些实施方式中，封装模塑体160至少填充于第一管芯110、第二管芯120、第三管芯130以及第一贯穿介层孔151之间的空间，并覆盖图案化介电层104以及第一金属部210。在一些实施方式中，对封装模塑体160进行平坦化工艺以露出第一贯穿介层孔151、接触柱153以及保护层163的顶表面。在一些特定实施方式中，如图1d所示，在平坦化工艺之后，第一贯穿介层孔151的顶表面与封装模塑体160的顶表面实质上齐平。在一个实施方式中，第一贯穿介层孔151的顶表面、接触柱153的顶表面、封装模塑体160的顶表面以及保护层163的顶表面为共平面(coplanar)。在一些实施方式中，封装模塑体160的材料例如是包括氧树脂、酚醛树脂或含硅树脂。在一些实施方式中，平坦化封装模塑体160与第一贯穿介层孔151的方式例如包括研磨工艺(grindingprocess)或化学机械研磨工艺(chemicalmechanicalpolishing(cmp)process)。

请参照图1e，在一些实施方式中，形成第一布线层170于封装模塑体160、第一贯穿介层孔151以及第三管芯130上。在一些实施方式中，第一布线层170通过第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120并通过接触柱153而电性连接第三管芯130。第一布线层170的形成可以包括依序地且交替地形成一层或多层聚合物介电层172以及一层或多层金属层174。在一些特定实施方式中，如图1e所示，金属层174可以夹在聚合物介电层172之间，但是最顶层的金属层174的顶表面会露出来，而最底层的金属层174连接到第一贯穿介层孔151以及第三管芯130的接触柱153。在一些实施方式中，金属层174的材质包括例如铝、钛、铜、镍、钨和/或其合金，且金属层174例如是以电镀法或沉积法形成。在一些实施例中，聚合物电介质层172的材质包括例如聚醯亚胺、环氧树脂、丙烯酸树脂、酚醛树脂、苯并环丁烯(bcb)、聚苯并恶唑(pbo)或任何其他合适的聚合物类介电材料。

在一些特定实施方式中，如图1e所示，位在周围区域pr的第一布线层170的一部分金属层174形成第二金属部220。分别位于封装模塑体160的不同侧边的第一金属部210与第二金属部220一起构成天线200，用于天线应用。在一些实施方式中，天线200电性连接至第一管芯110、第二管芯120以及第三管芯130。藉由第一布线层170、接触柱153及/或第一贯穿介层孔151，分别建立由天线200至第一管芯110、第二管芯120以及第三管芯130之间的电性连接路径。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离，且第一管芯110与天线200之间的电性连接路径的距离小于或等于第三管芯130与天线200之间的电性连接路径的距离。通过上述特定的距离条件，封装结构10具有较好的电性效能。

请参照图1f，在一些实施方式中，将导电部件180配置于第一布线层170中的最顶层的金属层174上。在一些实施方式中，设置导电部件180之前，先施加焊膏(未绘示)或焊剂，以便于导电部件180能够更好地固定在最顶层的金属层174上。在一些实施例中，配置于第一布线层170中的最顶层的金属层174上的导电部件180例如是焊球(solderballs)或球栅阵列球(bgaballs)，而位于导电部件180下面的部分最顶层的金属层174是作为ubm层。在一些实施例中，部分的导电部件180通过第一布线层170和第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120，且部分的导电部件180通过第一布线层170和接触柱153而电性连接第三管芯130。

请继续参照图1f，在一些实施方式中，通过连接结构190，配置第四管芯140于第一布线层170的顶表面上，且连接结构190位于第四管芯140与一布线层170之间。在一些实施例中，第四管芯140利用覆晶接合(flipchipbonding)技术接合到第一布线层170中的最顶层的金属层174。在一些实施例中，连接结构190例如是凸块(bumps)，而位于连接结构190下方的部分最顶层的金属层174可视为凸块垫。

在一些实施例中，第四管芯140包括至少一个无源元件(ipds)，例如电容、电阻、电感、转换器(transducers)；又或者，第四管芯140可以选自于电压调节器芯片、感测芯片、存储器芯片或类似物。在一些实施方式中，部分的导电部件180通过第一布线层170而电性连接第四管芯140。在一些实施方式中，通过连接结构190、第一布线层170以及第一贯穿介层孔151，第四管芯140可电性连接至第一管芯110与第二管芯120；且通过连接结构190、第一布线层170以及接触柱153，第四管芯140可电性连接至第三管芯130。在一些实施方式中，第四管芯140以及部分的导电部件180电性连接至天线200。

请参照图1g，在一些实施方式中，将载体102与介电层104脱胶分离开来以形成封装结构10。在一些实施方式中，藉由剥离层103，介电层104可轻易与载体102分离开来，且天线200的第一金属部210被暴露出来。

图2为依据一些本发明实施例的封装结构的剖面示意图。图2的封装结构10可按照图1a-1g所描述的制造流程来制造。请参照图2，在一些实施方式中，封装结构10包括第一管芯110、第二管芯120、第三管芯130、封装模塑体160、第一布线层170、天线200、第四管芯140以及导电部件180。在一些实施方式中，第一管芯110以及第二管芯120配置于介电层104上，第三管芯130堆叠于第一管芯110与第二管芯120的上方。在一些实施方式中，第一贯穿介层孔151直接地接触第一管芯110的接触件111以及第二管芯120的接触件121，且位于保护层163内的接触柱153直接地接触第三管芯130的接触件131。在一些实施方式中，第一管芯110、第二管芯120、第三管芯130以及第一贯穿介层孔151包覆于封装模塑体160内，且第一贯穿介层孔151以及接触柱153接触第一布线层170。在一些实施方式中，第一布线层170电性连接至第一管芯110、第二管芯120以及第三管芯130。

在一些实施方式中，封装模塑体160夹置于介电层104以及第一布线层170之间。在一些实施方式中，第四管芯140以及导电部件180位于第一布线层170上，且第一布线层170位于第四管芯140与封装模塑体160之间并位于导电部件180与封装模塑体160之间。在一些实施方式中，导电部件180电性连接至第一布线层170，并通过第一布线层170、第一贯穿介层孔151以及接触柱153而电性连接第一管芯110、第二管芯120以及第三管芯130。在一个实施方式中，第四管芯140通过连接结构190而电性连接第一布线层170。

在一些特定实施方式中，如图2所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。在另一个替换实施例中，第一管芯110为60ghz基带芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz射频芯片。

在一个实施方式中，天线200的第一金属部210位于介电层的周围区域pr，天线200的第二金属部220位于第一布线层170载体102的周围区域pr，且其位于封装模塑体160的不同侧边。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离以及第三管芯130与天线200之间的电性连接路径的距离，能够允许封装结构10具有较好的电性效能。

图3a到图3g为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面。类似于或基本上相同于上方所描述的部件将使用相同的数字标示，并且此处将不再重复相同部件的某些细节或描述。

请参照图3a，在一些实施方式中，将天线200配置于位在载体102的中央区域cr内的剥离层103上。在一个替换实施例中，天线200为依序地形成于载体102上，此处的天线200的材料与形成工艺与图1b与图1e所描述的第一金属部210以及第二金属部220的材料与形成工艺相似，故在此将不再复述。在一些特定实施方式中，天线200的形成包括形成介电层104于载体102的中央区域cr内，再形成未被介电层104所覆盖的第一金属部210于载体102的中央区域cr内。形成介电材料层105位于介电层104与天线200的第一金属部210上方，且介电材料层105覆盖介电层104与天线200的第一金属部210。形成介电层106于介电材料层105上，再形成第二金属部220于被介电层106所暴露出来的介电材料层105上。在一些实施方式上，第一金属部210的配置位置对应于第二金属部220的配置位置，且天线200的第一金属部210以及第二金属部220一起用做为天线应用。

请参照图3b，在一些实施方式中，形成一个或多个第二贯穿介层孔152于天线200的第二金属部220上，且第二贯穿介层孔152直接地连接天线200的第二金属部220。在一些实施方式中，第二贯穿介层孔152例如是贯穿集成扇出通孔(throughintegratedfan-out(info)vias)。

请参照图3c，在一些实施方式中，提供一个或多个第三管芯130。在一些实施方式中，将第一管芯110、第二管芯120以及第三管芯130配置于天线200上以及载体102的上方。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130配置于载体102的中央区域cr内以及天线的上方，并位于第二贯穿介层孔152的旁侧。在一些实施方式中，提供管芯贴合膜161于第一管芯110与天线200之间以及第二管芯120与天线200之间，并提供管芯贴合膜162于第三管芯130与第一管芯110之间以及第三管芯130与第二管芯120之间。在特定实施方式中，如图3c所示，第一管芯110、第二管芯120以及第三管芯130是面对背式连接。在一些实施方式中，贴合第三管芯130于第一管芯110以及第二管芯120之前，先形成第一贯穿介层孔151于第一管芯110的接触件111以及第二管芯120的接触件121上，且第一贯穿介层孔151连接第一管芯110的接触件111以及第二管芯120的接触件121。

在一些特定实施方式中，如图3c所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于不同类型的管芯以及天线通过不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz基带芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz射频芯片。然而，本发明实施例不以此为限。

请参照图3d，在一些实施方式中，将第一管芯110、第二管芯120、第三管芯130、第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153密封于封装模塑体160内。在一些实施方式中，封装模塑体160至少填充于第一管芯110、第二管芯120、第三管芯130、第一贯穿介层孔151以及第二贯穿介层孔152之间的空间，并覆盖天线200。在一些实施方式中，对封装模塑体160进行平坦化工艺以露出第一贯穿介层孔151、第二贯穿介层孔152、接触柱153以及保护层163的顶表面。在一些特定实施方式中，如图3d所示，在平坦化工艺之后，第一贯穿介层孔151、第二贯穿介层孔152与封装模塑体160实质上齐平。在一个实施方式中，第一贯穿介层孔151的顶表面、第二贯穿介层孔152的顶表面、接触柱153的顶表面、封装模塑体160的顶表面以及保护层163的顶表面为共平面。

请参照图3e，在一些实施方式中，形成第一布线层170于封装模塑体160、第一贯穿介层孔151、第二贯穿介层孔152以及第三管芯130上。在一些实施方式中，第一布线层170通过第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120，通过接触柱153而电性连接第三管芯130，并通过第二贯穿介层孔152而电性连接天线200。第一布线层170的形成已于图1e中描述，故在此将不再复述。在一些特定实施方式中，如图3e所示，最顶层的金属层174的顶表面会露出来，而最底层的金属层174连接到第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153。

在一些实施方式中，天线200电性连接至第一管芯110、第二管芯120以及第三管芯130。藉由第二贯穿介层孔152、第一布线层170、第一贯穿介层孔151及/或接触柱153，分别建立由天线200至第一管芯110、第二管芯120以及第三管芯130之间的电性连接路径。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离，且第一管芯110与天线200之间的电性连接路径的距离小于或等于第三管芯130与天线200之间的电性连接路径的距离。通过上述特定的距离条件，封装结构10具有较好的电性效能。

请参照图3f，在一些实施方式中，将导电部件180配置于第一布线层170中的最顶层的金属层174上。在一些实施例中，部分的导电部件180通过第一布线层170和第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120，部分的导电部件180通过第一布线层170和接触柱153而电性连接第三管芯130，且部分的导电部件180通过第一布线层170和第二贯穿介层孔152而电性连接天线200。在一些实施方式中，通过连接结构190，配置第四管芯140于第一布线层170的顶表面上，且连接结构190位于第四管芯140与一布线层170之间。在一些实施方式中，配置导电部件180之后，接合第四管芯140到第一布线层170上。在一些实施例中，第四管芯140利用覆晶接合技术连接至第一布线层170中的最顶层的金属层174。在一些实施方式中，部分的导电部件180通过第一布线层170而电性连接第四管芯140。在一些实施方式中，通过连接结构190、第一布线层170以及第一贯穿介层孔151，第四管芯140可电性连接至第一管芯110与第二管芯120；且通过连接结构190、第一布线层170以及接触柱153，第四管芯140可电性连接至第三管芯130。在一些实施方式中，通过连接结构190、第一布线层170以及第二贯穿介层孔152，第四管芯140电性连接至天线200。

请参照图3g，在一些实施方式中，将载体102与天线200脱胶分离开来以形成封装结构10。在一些实施方式中，藉由载体102上的剥离层103，天线200可轻易与载体102分离开来。在一些实施方式中，介电层104与载体102脱胶分离开来，且天线200的第一金属部210被暴露出来。

图4为依据一些本发明实施例的封装结构的剖面示意图。图4的封装结构10可按照图1a与图3a-3g所描述的制造流程来制造。请参照图4，在一些实施方式中，封装结构10包括天线200、第一管芯110、第二管芯120、第三管芯130、封装模塑体160、第一布线层170、第四管芯140以及导电部件180。在一些实施方式中，第一管芯110以及第二管芯120配置于天线200上，第三管芯130堆叠于第一管芯110与第二管芯120的上方。在一些实施方式中，第一贯穿介层孔151直接地接触第一管芯110的接触件111以及第二管芯120的接触件121，第二贯穿介层孔152直接地接触天线200的第二金属部220，且位于保护层163内的接触柱153直接地接触第三管芯130的接触件131。在一些实施方式中，第一管芯110、第二管芯120、第三管芯130、第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153包覆于封装模塑体160内，且第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153的顶表面接触第一布线层170。在一些实施方式中，第一布线层170电性连接至第一管芯110、第二管芯120以及第三管芯130。

在一些实施方式中，封装模塑体160夹置于天线200以及第一布线层170之间。在一些实施方式中，第四管芯140以及导电部件180位于第一布线层170上，且第一布线层170位于第四管芯140与封装模塑体160之间并位于导电部件180与封装模塑体160之间。在一些实施方式中，导电部件180电性连接至第一布线层170，并通过第一布线层170、第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153而电性连接第一管芯110、第二管芯120、第三管芯130及/或天线200。在一个实施方式中，第四管芯140通过连接结构190而电性连接第一布线层170。

在一些特定实施方式中，如图4所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于不同类型的管芯是以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz基带芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz射频芯片。然而，本发明实施例不以此为限。

在一个实施方式中，天线200位于封装模塑体160的下方。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离并且小于或等于第三管芯130与天线200之间的电性连接路径的距离，能够允许封装结构10具有较好的电性效能。

图5a到图5e为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面。类似于或基本上相同于上方所描述的部件将使用相同的数字标示，并且此处将不再重复相同部件的某些细节或描述。

请参照图5a，在一些实施方式中，于图3a所描述的制造流程后，接着，形成第二布线层270于天线200上以及载体102的上方。在一些实施方式中，第二布线层270电性连接至天线200。第二布线层270的形成可以包括依序地且交替地形成一层或多层聚合物介电层272以及一层或多层金属层274。此处的第二布线层270的材料与形成工艺与图1e所描述的第一布线层170的材料与形成工艺相似，故在此将不再复述。在一些特定实施方式中，最顶层的金属层274的顶表面会露出来，而最底层的金属层274直接地连接到天线200的第二金属部220。在一些实施方式中，配置第二贯穿介层孔152于第二布线层270中的最顶层的金属层274上；且通过第二布线层270，第二贯穿介层孔152直接地连接至天线200。在一些实施方式中，第二贯穿介层孔152例如是贯穿集成扇出通孔(throughintegratedfan-out(info)vias)。

请参照图5a、5b，在一些实施方式中，提供一个或多个第三管芯130。在一些实施方式中，将第一管芯110、第二管芯120以及第三管芯130配置于第二布线层270上以及载体102的上方。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130位于天线的上方并位于第二贯穿介层孔152的旁侧。在一些实施方式中，第一管芯110的顶表面贴合至第二布线层270，其中以覆晶接合技术(例如：封装材料层(underfilllayer)，未绘示)，第一管芯110通过接触柱153而贴合至第二布线层270。在一些实施方式中，提供管芯贴合膜161于第二管芯120与第二布线层270之间以及第三管芯130与第二布线层270之间。在一些特定实施方式中，如图5b所示，第一管芯110、第二管芯120以及第三管芯130彼此为并排(side-by-side)排列。在一些实施方式中，第一管芯110、第二管芯120以及第三管芯130分别配置有覆盖其顶表面并具有暴露出接触件111、121、131的开口的保护层163以及位于第一管芯110、第二管芯120以及第三管芯130的接触件111、121、131上并填入上述开口内的接触柱153。

在一些特定实施方式中，如图5b所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于天线与不同类型的管芯是以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。然而，本发明实施例不以此为限。

请继续参照图5b，在一些实施方式中，将第一管芯110、第二管芯120、第三管芯130、第二贯穿介层孔152以及接触柱153密封于封装模塑体160内。在一些实施方式中，封装模塑体160至少填充于第一管芯110、第二管芯120、第三管芯130以及第二贯穿介层孔152之间的空间，并覆盖图案化第二布线层270以及天线200。在一些实施方式中，对封装模塑体160进行平坦化工艺以露出第二贯穿介层孔152、接触柱153以及保护层163的顶表面。在一些特定实施方式中，如图5b所示，在平坦化工艺之后，第二贯穿介层孔152的顶表面与封装模塑体160的顶表面实质上齐平。在一个实施方式中，第二贯穿介层孔152的顶表面、接触柱153的顶表面、封装模塑体160的顶表面以及保护层163的顶表面为共平面。

请参照图5c，在一些实施方式中，形成第一布线层170于封装模塑体160、第二贯穿介层孔152、第一管芯110、第二管芯120以及第三管芯130上。在一些实施方式中，第一布线层170通过第二布线层270、第二贯穿介层孔152及/或接触柱153而电性连接第一管芯110以及天线200，且第一布线层170通过接触柱153而电性连接第二管芯120以及第三管芯130。第一布线层170的形成已于图1e中描述，故在此将不再复述。在一些特定实施方式中，最顶层的金属层174的顶表面会露出来，而最底层的金属层174连接到第二贯穿介层孔152以及第二管芯120与第三管芯130的接触柱153。

在一些实施方式中，天线200电性连接至第一管芯110、第二管芯120以及第三管芯130。在一些特定实施方式中，天线200电性通过第二布线层270以及接触柱153而电性连接第一管芯110，通过第二布线层270、第二贯穿介层孔152、第一布线层170以及接触柱153而电性连接第二管芯120以及第三管芯130，而分别建立由天线200至第一管芯110、第二管芯120以及第三管芯130之间的电性连接路径。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离，且第一管芯110与天线200之间的电性连接路径的距离小于或等于第三管芯130与天线200之间的电性连接路径的距离。通过上述特定的距离条件，封装结构10具有较好的电性效能。

请参照图5d，在一些实施方式中，将导电部件180配置于第一布线层170中的最顶层的金属层174上。在一些实施例中，部分的导电部件180通过第一布线层170、第二贯穿介层孔152、第二布线层270及/或接触柱153而电性连接第一管芯110以及天线200。在一些实施例中，部分的导电部件180通过第一布线层170和接触柱153而电性连接第二管芯120与第三管芯130。

在一些实施方式中，配置导电部件180之后，接合第四管芯140到第一布线层170上。在一些实施方式中，利用覆晶接合技术，第四管芯140通过连接结构190而连接到第一布线层170中的最顶层的金属层174，且连接结构190位于第四管芯140与一布线层170之间。在一些实施方式中，第四管芯140通过连接结构190、第一布线层170、第二贯穿介层孔152、第二布线层270及/或接触柱153而电性连接第一管芯110与天线200，并通过连接结构190、第一布线层170以及接触柱153而电性连接第二管芯10以及第三管芯130。在一些实施方式中，通过第一布线层170，部分的导电部件180以及第四管芯140彼此电性连接。

请参照图5e，在一些实施方式中，将载体102与天线200脱胶分离开来以形成封装结构10。在一些实施方式中，藉由载体102上的剥离层103，天线200可轻易与载体102分离开来。在一些实施方式中，介电层104与载体102脱胶分离开来，且天线200的第一金属部210被暴露出来。

图6为依据一些本发明实施例的封装结构的剖面示意图。图6的封装结构10可按照图3a与图5a-5e所描述的制造流程来制造。请参照图6，在一些实施方式中，封装结构10包括天线200、第二布线层270、第一管芯110、第二管芯120、第三管芯130、封装模塑体160、第一布线层170、第四管芯140以及导电部件180。在一些实施方式中，第二布线层270配置于天线200上，且第一管芯110、第二管芯120以及第三管芯130配置于第二布线层270上。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130彼此为并排排列，进而减少封装结构10的厚度。在一些实施方式中，第二贯穿介层孔152直接地接触第一布线层170以及第二布线层270，并位于第一布线层170以及第二布线层270之间。位于第一管芯110上的接触柱153直接地接触第一管芯110的接触件111，并藉由覆晶接合技术，将其连接至第二布线层270。位于保护层163内的接触柱153直接地接触第二管芯120与第三管芯130的接触件121、131，其中保护层163配置于第二管芯120与第三管芯130上。在一些实施方式中，第一管芯110、第二管芯120、第三管芯130、第二贯穿介层孔152以及接触柱153包覆于封装模塑体160内，且第二贯穿介层孔152以及接触柱153的顶表面接触第一布线层170。在一些实施方式中，第一布线层170电性连接至第一管芯110、第二管芯120以及第三管芯130。

在一些实施方式中，封装模塑体160夹置于天线200与第一布线层170之间以及第二布线270层与第一布线层170之间。在一些实施方式中，第四管芯140以及导电部件180位于第一布线层170上，且第一布线层170位于第四管芯140与封装模塑体160之间以及导电部件180与封装模塑体160之间。在一些实施方式中，导电部件180电性连接至第一布线层170，并通过第一布线层170、第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120、第三管芯130及/或天线200。在一个实施方式中，第四管芯140通过连接结构190而电性连接第一布线层170。

在一些特定实施方式中，如图6所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于天线与不同类型的管芯是以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。然而，本发明实施例不以此为限。

在一个实施方式中，天线200位于封装模塑体160的正上方。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离并且小于或等于第三管芯130与天线200之间的电性连接路径的距离，能够允许封装结构10具有较好的电性效能。

图7a到图7e为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。类似于或基本上相同于上方所描述的部件将使用相同的数字标示，并且此处将不再重复相同部件的某些细节或描述。

请参照图7a，在一些实施方式中，提供一个或多个第三管芯130。在一些实施方式中，于图5a所描述的制造流程后，接着以覆晶接合技术，将第一管芯110、第二管芯120以及第三管芯130配置于第二布线层270上以及载体102的上方。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130位于天线的上方并位于第二贯穿介层孔152的旁侧。在一些实施方式中，以覆晶接合技术，将第一管芯110、第二管芯120以及第三管芯130的顶表面通过接触柱153贴合至第二布线层270。在一些特定实施方式中，如图7a所示，第一管芯110、第二管芯120以及第三管芯130彼此为并排(side-by-side)排列。在一些实施方式中，接触柱153分别地直接地接触第一管芯110、第二管芯120以及第三管芯130的接触件111、121、131，用以通过覆晶接合技术而接合至第二布线层270。在一些特定实施方式中，通过接触柱153，第一管芯110、第二管芯120以及第三管芯130电性连接至第二布线层270。

在一些特定实施方式中，如图7a所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于天线与不同类型的管芯是以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。然而，本发明实施例不以此为限。

请参照图7b，在一些实施方式中，将第一管芯110、第二管芯120、第三管芯130、第二贯穿介层孔152以及接触柱153密封于封装模塑体160内。在一些实施方式中，封装模塑体160至少填充于第一管芯110、第二管芯120、第三管芯130以及第二贯穿介层孔152之间的空间，并覆盖图案化第二布线层270以及天线200。在一些实施方式中，对封装模塑体160进行平坦化工艺以露出第二贯穿介层孔152的顶表面。在一些特定实施方式中，如图7b所示，在平坦化工艺之后，第二贯穿介层孔152的顶表面与封装模塑体160的顶表面实质上齐平。在一个实施方式中，第二贯穿介层孔152的顶表面、第一管芯110、第二管芯120与第三管芯130的底表面以及封装模塑体160的顶表面为共平面。

请参照图7c，在一些实施方式中，形成第一布线层170于封装模塑体160、第二贯穿介层孔152以及第一管芯110、第二管芯120与第三管芯130的底表面上。在一些实施方式中，第一布线层170通过第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120与第三管芯130。在一些实施方式中，第一布线层170通过第二贯穿介层孔152以及第二布线层270而电性连接天线200。第一布线层170的形成已于图1e中描述，故在此将不再复述。在一些特定实施方式中，如图7c所示，金属层174可以夹在聚合物介电层172之间，最顶层的金属层174的顶表面会露出来，而最底层的金属层174连接到第二贯穿介层孔152以及第一管芯110、第二管芯120与第三管芯130的底表面。

在一些实施方式中，天线200通过第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120以及第三管芯130，而分别建立由天线200至第一管芯110、第二管芯120以及第三管芯130之间的电性连接路径。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离，且第一管芯110与天线200之间的电性连接路径的距离小于或等于第三管芯130与天线200之间的电性连接路径的距离。通过上述特定的距离条件，封装结构10具有较好的电性效能。

请参照图7d，在一些实施方式中，将导电部件180配置于第一布线层170中的最顶层的金属层174上。在一些实施例中，部分的导电部件180通过第一布线层170、第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120以及第三管芯130。在一些实施例中，部分的导电部件180通过第一布线层170、第二贯穿介层孔152和第二布线层270而电性连接天线200。

在一些实施方式中，配置导电部件180之后，接合第四管芯140到第一布线层170上。在一些实施例中，利用覆晶接合技术，第四管芯140通过连接结构190而配置到第一布线层170的顶表面上，且连接结构190位于第四管芯140与一布线层170之间。在一些实施方式中，通过覆晶接合技术，第四管芯140连接到第一布线层170。在一些实施方中，第四管芯140通过连接结构190、第一布线层170、第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120以及第三管芯130，并通过连接结构190、第一布线层170、第二贯穿介层孔152和第二布线层270而电性连接天线200。在一些实施方式中，通过第一布线层170，部分的导电部件180以及第四管芯140彼此电性连接。

请参照图7e，在一些实施方式中，将载体102与天线200脱胶分离开来以形成封装结构10。在一些实施方式中，藉由载体102上的剥离层103，天线200可轻易与载体102分离开来。在一些实施方式中，介电层104与载体102脱胶分离开来，且天线200的第一金属部210被暴露出来。

图8为依据一些本发明实施例的封装结构的剖面示意图。图8的封装结构10可按照图5a与图7a-7e所描述的制造流程来制造。请参照图8，在一些实施方式中，封装结构10包括天线200、第二布线层270、第一管芯110、第二管芯120、第三管芯130、封装模塑体160、第一布线层170、第四管芯140以及导电部件180。在一些实施方式中，第二布线层270配置于天线200上，且第一管芯110、第二管芯120以及第三管芯130的顶表面配置于第二布线层270上。在一些特定实施方式中，第一管芯110、第二管芯120以及第三管芯130彼此为并排排列，进而减少封装结构10的厚度。在一些实施方式中，第二贯穿介层孔152直接地接触第一布线层170以及第二布线层270，并位于第一布线层170以及第二布线层270之间。位于第一管芯110、第二管芯120以及第三管芯130上的接触柱153直接地接触第一管芯110、第二管芯120以及第三管芯130的接触件111、121、131，并藉由覆晶接合技术，将其接合至第二布线层270。在一些实施方式中，第一管芯110、第二管芯120、第三管芯130、第二贯穿介层孔152以及接触柱153包覆于封装模塑体160内，且第二贯穿介层孔152的顶表面接触第一布线层170。在一些实施方式中，第一布线层170电性连接至第一管芯110、第二管芯120以及第三管芯130。

在一些实施方式中，封装模塑体160夹置于天线200与第一布线层170之间以及第二布线270层与第一布线层170之间。在一些实施方式中，第四管芯140以及导电部件180位于第一布线层170上，且第一布线层170位于第四管芯140与封装模塑体160之间以及导电部件180与封装模塑体160之间。在一些实施方式中，导电部件180电性连接至第一布线层170，并通过第一布线层170、第二贯穿介层孔152、第二布线层270以及接触柱153而电性连接第一管芯110、第二管芯120、第三管芯130及/或天线200。在一个实施方式中，第四管芯140通过连接结构190而电性连接第一布线层170。

在一些特定实施方式中，如图8所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于天线与不同类型的管芯是以不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz射频芯片，第二管芯120为60ghz基带芯片，且第三管芯130为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片。然而，本发明实施例不以此为限。

在一个实施方式中，天线200位于封装模塑体160的正上方。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离并且小于或等于第三管芯130与天线200之间的电性连接路径的距离，能够允许封装结构10具有较好的电性效能。

图9a到图9i为依据一些本发明实施例的封装结构的制造方法中各种阶段所形成的封装结构的剖面示意图。类似于或基本上相同于上方所描述的部件将使用相同的数字标示，并且此处将不再重复相同部件的某些细节或描述。

请参照图9a，在一些实施方式中，于图3a所描述的制造流程后，将连接结构195配置于天线200的第二金属部220上。在一些实施方式中，连接结构195直接地接触天线200的第二金属部220，并且电性连接至天线200的第二金属部220。在一些特定实施方式中，将载体102与天线200脱胶分离开来以形成天线20的封装组件20。藉由载体102上的剥离层103，天线200可轻易与载体102分离开来。在一些实施方式中，介电层104与载体102脱胶分离开来，且天线200的第一金属部210被暴露出来。

请参照图9b，在一些实施方式中，提供载体202，而载体202可以是玻璃载体或可适用于封装结构的制造方法的任何合适的载体。在一些实施例中，载体202其上设置涂覆有剥离层203，剥离层203的材质可以是能够使载体202与位于其上的各层或晶片轻易脱离的任意材质，本发明实施例不受此限制。剥离层203为可选择性的膜层(optionallayer)，亦可在其它实施方式中省略。

在一些实施方式中，形成第二布线层270于位在载体202上方的剥离层203上。此处的第二布线层270的材料与形成工艺与图5a所描述的第二布线层270的材料与形成工艺相似，故在此将不再复述。在一些特定实施方式中，最顶层的金属层274的顶表面会露出来，而最底层的金属层274直接地连接剥离层203。

请参照图9c，在一些实施方式中，形成一个或多个第二贯穿介层孔152于最顶层的金属层274的所露出来的顶表面上，且第二贯穿介层孔152是直接地连接最顶层的金属层274的顶表面。

请参照图9d，在一些实施方式中，提供一个或多个第三管芯130。在一些实施方式中，将第一管芯110、第二管芯120以及第三管芯130配置于载体202的上方。在一些实施方式中，配置管芯于载体202之前，先以图1a所描述的制造流程准备第一管芯110以及第二管芯120。在特定实施方式中，第一管芯110、第二管芯120以及第三管芯130位于第二贯穿介层孔152的旁侧。在一些实施方式中，提供管芯贴合膜161于第一管芯110与第二布线层270之间以及第二管芯120与第二布线层270之间，并提供管芯贴合膜162于第三管芯130与第一管芯110之间以及第三管芯130与第二管芯120之间。在特定实施方式中，如图9d所示，第一管芯110、第二管芯120以及第三管芯130是面对背式连接。在一些实施方式中，贴合第三管芯130于第一管芯110以及第二管芯120之前，先形成第一贯穿介层孔151于第一管芯110的接触件111与第二管芯120的接触件121上，且第一贯穿介层孔151连接第一管芯110的接触件111以及第二管芯120的接触件121。

在一些特定实施方式中，如图9d所示，第一管芯110为60ghz射频芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz基带芯片。在封装结构10中，由于不同类型的管芯以及天线通过不同的水平高度进行堆叠，使得封装结构10具有小外观尺寸以及较广的频率范围应用。在一个替换实施例中，第一管芯110为60ghz基带芯片，第二管芯120为2.4ghz射频芯片、5ghz射频芯片或2.4ghz/5ghz射频芯片，且第三管芯130为60ghz射频芯片。然而，本发明实施例不以此为限。

请参照图9e，在一些实施方式中，将第一管芯110、第二管芯120、第三管芯130、第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153密封于封装模塑体160内。在一些实施方式中，封装模塑体160至少填充于第一管芯110、第二管芯120、第三管芯130、第一贯穿介层孔151以及第二贯穿介层孔152之间的空间，并覆盖第二布线层270。在一些实施方式中，对封装模塑体160进行平坦化工艺以露出第一贯穿介层孔151、第二贯穿介层孔152、接触柱153以及保护层163的顶表面。在一些特定实施方式中，如图9e所示，在平坦化工艺之后，第一贯穿介层孔151与第二贯穿介层孔152的顶表面、封装模塑体160以及第三管芯130实质上齐平。在一个实施方式中，第一贯穿介层孔151的顶表面、第二贯穿介层孔152的顶表面、接触柱153的顶表面、封装模塑体160的顶表面以及保护层163的顶表面为共平面。

请参照图9f，在一些实施方式中，形成第一布线层170于封装模塑体160、第一贯穿介层孔151、第二贯穿介层孔152、第一管芯110、第二管芯120以及第三管芯130上。在一些实施方式中，第一布线层170通过接触柱153而电性连接第三管芯130，并且通过第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120。在一些实施方式中，第一布线层170通过第二贯穿介层孔152而电性连接第二布线层270。第一布线层170的材料与形成工艺与图1e所描述的第一布线层170的材料与形成工艺相似，故在此将不再复述。在一些特定实施方式中，如图9f所示，最顶层的金属层174的顶表面会露出来，而最底层的金属层174连接到第一贯穿介层孔151、第二贯穿介层孔152以及接触柱153。

请参照图9g，在一些实施方式中，将导电部件180配置于第一布线层170中的最顶层的金属层174上。在一些实施例中，部分的导电部件180通过第一布线层170和接触柱153而电性连接第三管芯130，部分的导电部件180通过第一布线层170和第一贯穿介层孔151而电性连接第一管芯110以及第二管芯120。

在一些实施方式中，通过连接结构190，配置第四管芯140于第一布线层170的顶表面上，且连接结构190位于第四管芯140与一布线层170之间。在一些实施方式中，配置导电部件180之后，接合第四管芯140到第一布线层170上。在一些实施例中，第四管芯140利用覆晶接合技术连接至第一布线层170。在一些实施方式中，通过连接结构190、第一布线层170以及接触柱153，第四管芯140可电性连接至第三管芯130；且通过连接结构190、第一布线层170以及第一贯穿介层孔151，第四管芯140可电性连接至第一管芯110与第二管芯120。在一些实施方式中，通过第一布线层170，部分的导电部件180以及第四管芯140彼此电性连接。

请参照图9h，在一些实施方式中，将载体202与第二布线层270脱胶分离开来。在一些实施方式中，藉由载体202上的剥离层203，第二布线层270可轻易与载体202分离开来。在一些实施方式中，第二布线层270与载体202脱胶分离开来，且第二布线层270的最底层的金属层274被暴露出来。

请参照图9i，在一些实施方式中，通过连接结构195，将天线200的封装组件20配置于第二布线层270上，形成封装结构10。在一些特定实施方式中，天线200上的连接结构195配置于第二布线层270的被暴露出来的最底层的金属层274上。在一些实施方式中，通过覆晶接合技术及/或表面安装(surfacemount)技术，天线200的封装组件20配置于第二布线层270上。在一些实施方式中，第一管芯110与天线200之间的电性连接路径的距离小于或等于第二管芯120与天线200之间的电性连接路径的距离并且小于或等于第三管芯130与天线200之间的电性连接路径的距离，能够允许封装结构10具有较好的电性效能。

本发明实施例提供一种封装结构包括第一管芯、第二管芯、第三管芯、封装模塑体、第一布线层、天线及导电部件。第一管芯、第二管芯及第三管芯包覆在封装模塑体内。第一布线层配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯。天线配置在封装模塑体上并电性连接至第一管芯、第二管芯及第三管芯，其中第一管芯与天线之间的电性连接路径的距离小于或等于第二管芯与天线之间的电性连接路径的距离以及第三管芯与天线之间的电性连接路径的距离。导电部件连接第一布线层，其中第一布线层位于导电部件与封装模塑体之间。

在一些实施方式中，封装结构更包括第四管芯，其中第四管芯配置在封装模塑体上并电性连接至第一布线层，且第一布线层位于第四管芯与封装模塑体之间。在一些实施方式中，第一管芯与第二管芯彼此为并排排列，且第三管芯堆叠于第一管芯以及第二管芯上。在一些实施方式中，封装结构更包括第一贯穿介层孔以及接触柱，第一贯穿介层孔配置于第一管芯以及第二管芯上且包覆在封装模塑体内，接触柱配置在第三管芯上且包覆在封装模塑体内，其中第一布线层通过第一贯穿介层孔电性连接至第一管芯以及第二管芯并通过接触柱电性连接至第三管芯。在一些实施方式中，天线包括第一金属部以及第二金属部，第一金属部位于封装模塑体的相对于第一布线层的一侧，第二金属部位于第一布线层内，且封装模塑体位于天线的第一金属部与第二金属部之间，其中天线配置于第一管芯、第二管芯及第三管芯的旁侧。在一些实施方式中，天线包含天线阵列，且封装结构更包括包覆在封装模塑体内的至少一第二贯穿介层孔，其中至少一第二贯穿介层孔电性连接至第一布线层与天线。在一些实施方式中，封装结构更包括第二布线层，第二布线层位于封装模塑体以及天线之间，其中第二布线层通过至少一第二贯穿介层孔电性连接至第一布线层，且第二布线层电性连接至第一管芯、第二管芯以及第三管芯。在一些实施方式中，第一管芯、第二管芯以及第三管芯彼此为并排排列。在一些实施方式中，封装结构更包括配置在第一管芯、第二管芯以及第三管芯上的接触柱，其中接触柱包覆在封装模塑体内，且第一管芯、第二管芯以及第三管芯通过接触柱电性连接至第一布线层。

本发明实施例提供一种封装结构的制造方法包括以下步骤。配置第一管芯、第二管芯及第三管芯于载体上。密封第一管芯、第二管芯及第三管芯于封装模塑体内。形成第一布线层于封装模塑体上，其中第一布线层电性连结至第一管芯、第二管芯及第三管芯。形成天线于载体上，其中天线电性连结至第一管芯、第二管芯及第三管芯，且第一管芯与天线之间的电性连接路径的距离小于或等于第二管芯与天线之间的电性连接路径的距离以及第三管芯与天线之间的电性连接路径的距离。配置导电部件于第一布线层上，其中第一布线层位于导电部件与封装模塑体之间。将载体从天线剥离。

在一些实施方式中，在形成第一布线层之后与剥离载体之前，封装结构的制造方法更包括配置第四管芯于第一布线层上，其中第四管芯电性连接至第一布线层，且第一布线层位于第四管芯与封装模塑体之间。在一些实施方式中，配置第一管芯、第二管芯及第三管芯于载体上包括配置第一管芯以及第二管芯于载体上并且配置第三管芯于第一管芯以及第二管芯上。在一些实施方式中，形成天线于载体上包括在配置第一管芯、第二管芯及第三管芯于载体上之前，先形成天线的第一金属部于载体上，并且在形成第一布线层时，形成天线的第二金属部于第一布线层，其中第二金属部电性连接至第一布线层，且第一金属部与天线被配置于第一管芯、第二管芯及第三管芯的旁侧。在一些实施方式中，在形成天线之后与配置第一管芯、第二管芯及第三管芯于载体上之前，封装结构的制造方法更包括形成至少一第二贯穿介层孔于天线上，其中至少一第二贯穿介层孔电性连接至天线与第一布线层并包覆于封装模塑体内，且天线包含天线阵列，第一管芯、第二管芯及第三管芯处于天线上。在一些实施方式中，在形成天线于载体上之后与形成至少一第二贯穿介层孔之前，封装结构的制造方法更包括形成第二布线层于天线阵列上，其中第二布线层电性连接至天线以及至少一第二贯穿介层孔，且第二布线层电性连接至第一管芯、第二管芯以及第三管芯。在一些实施方式中，在配置第一管芯、第二管芯及第三管芯于载体上之前，封装结构的制造方法更包括在第一管芯与第二管芯上形成第一贯穿介层孔，并且在第三管芯上形成保护层与位于其内部的接触柱，其中第一布线层通过第一贯穿介层孔电性连接至第一管芯与第二管芯且通过接触柱电性连接至第三管芯。在一些实施方式中，在配置第一管芯、第二管芯及第三管芯于载体上包括以并排排列的方式配置第一管芯、第二管芯以及第三管芯于载体上。在一些实施方式中，在配置第一管芯、第二管芯及第三管芯于载体上之前，封装结构的制造方法更包括在第一管芯、第二管芯以及第三管芯上形成保护层与位于其内部的接触柱，其中第一布线层通过接触柱电性连接至第一管芯、第二管芯以及第三管芯。

本发明实施例提供一种封装结构的制造方法包括以下步骤。形成子封装组件(sub-package)，其包括配置第一管芯、第二管芯及第三管芯于第一载体上；密封第一管芯、第二管芯及第三管芯于封装模塑体内；形成第一布线层于封装模塑体上，其中第一布线层电性连结至第一管芯、第二管芯及第三管芯，且封装模塑体位于第一布线层与第一载体上；形成第二布线层于第一载体上，其中第二布线层位于封装模塑体以及第一载体之间；形成包覆在封装模塑体内的至少一第二贯穿介层孔于第二布线层上，其中至少一第二贯穿介层孔电性连接至第一布线层以及第二布线层；配置导电部件于第一布线层上，其中第一布线层位于封装模塑体与导电部件之间；以及剥离第一载体。提供天线封装组件(antennapackage)。配置天线封装组件至子封装组件的第二布线层上，其中通过覆晶接合(flipchipbonding)及/或表面安装(surfacemount)技术，天线封装组件电性连接至第二布线层并电性连结至第一管芯、第二管芯及第三管芯，且第一管芯与天线封装组件之间的电性连接路径的距离小于或等于第二管芯与天线封装组件之间的电性连接路径的距离以及第三管芯与天线封装组件之间的电性连接路径的距离。

在一些实施方式中，在形成第一布线层之后与剥离第一导体之前，封装结构的制造方法更包括配置第四管芯于第一布线层上，其中第四管芯电性连接至第一布线层上。

上面概述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明实施例的方面。本领域技术人员应该理解，他们可以容易地使用本发明实施例作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。