以半加成电镀金属布线制造三维(3D)金属-绝缘体-金属(MIM)电容器及电阻器的结构及方法与流程

本公开的实施例大体上涉及集成电路中的三维金属-绝缘体-金属(3D MIM)电容器及电阻器。

背景技术：

半导体存储器装置通常包括用于存储大量信息的多个存储单元。每个存储单元包含用于存储电荷的电容器以及用于开启与关闭该电容器的充电通道及放电通道的对应场效应晶体管。随着半导体器件的尺寸持续缩小，应当减小半导体器件的每个部件所占据的面积。电容器是可能在半导体管芯上占据相当大的面积的一个部件，这取决于电容器的尺寸和/或管芯上电容器的数量。

用于半导体存储器装置中的电容器的一个示例为金属-绝缘体-金属(MIM)电容器。常规的MIM电容器为二维(2D)。2D MIM电容器具有两个对向的金属板，这两个金属板为平面的且实质上彼此平行并且实质上平行于基板。增加MIM电容器的电容的一种方法为增加金属板的尺寸。然而，增加金属板的尺寸将消耗更多的基板的表面积。因此，需要在不牺牲电容的情况下减小基板上由电容器所占据的表面积。

因此，发明人已开发了改善的三维金属-绝缘体-金属(3D MIM)电容器以及形成3D MIM电容器的方法。

技术实现要素：

本文提供处理基板的方法。在一些实施例中，处理基板的方法包含以下步骤：提供基板，该基板具有聚合物介电层、形成在该聚合物介电层内的金属焊垫及形成在该聚合物介电层的顶上的第一金属层；在该基板的顶上沉积聚合物层；将该聚合物层图案化，以将多个开口形成至该第一金属层的顶表面上，其中该多个开口包括最靠近该金属焊垫所形成的第一开口；在该聚合物层的顶上且在该聚合物层中所形成的该多个开口内沉积第一阻障层；在该第一阻障层的顶上且在该聚合物层中所形成的该多个开口内沉积介电层；从该第一开口内及该聚合物层的场区蚀刻该介电层及该第一阻障层；在该基板的顶上沉积第二阻障层；在该基板的顶上沉积第二金属层，其中该第二金属层填充该多个开口；及从该聚合物层的该场区的一部分蚀刻该第二金属层。

在一些实施例中，处理基板的方法包含：提供基板，该基板具有图案化的聚合物介电层，该图案化的聚合物介电层包括多个开口；于该基板的顶上沉积第一阻障层；于该第一阻障层的顶上沉积介电层；于该介电层的顶上沉积第二阻障层；及于该图案化的聚合物介电层的场区的一部分的顶上沉积金属焊垫。

基板包含：聚合物介电层；金属焊垫，填充该聚合物介电层中的开口；图案化的第一金属层，位于该聚合物介电层的顶上且导电地耦接至该金属焊垫；聚合物层，位于该基板的顶上，其中该聚合物层包括多个开口，该多个开口经蚀刻至该图案化的第一金属层的顶表面上，其中该多个开口包括最靠近该金属焊垫所形成的第一开口；阻障层，位于该聚合物层的顶上，且位于该聚合物层中的该多个开口内；一介电层，位于该阻障层的顶上，且位于该聚合物层中的该多个开口内；第二阻障层，位于该基板的顶上；及第二金属层，位于该基板的顶上，其中该第二金属层填充该多个开口，且其中该阻障层、该介电层及该第二金属层并不形成在该基板的场区的一部分的顶上。

以下描述本公开的其他及进一步实施例。

附图说明

通过参照附图中描绘的本公开的阐明实施例，可理解以上简要总结且以下更详细论述的本公开的实施例。然而，附图仅绘示本公开的典型实施例，且因此不应被视为范围的限制，因为本公开可允许其他等效实施例。

图1描绘根据本公开的一些实施例的用于处理基板的方法的流程图。

图2A～图2G描绘根据本公开的一些实施例的处理基板的各阶段。

图3A～图3G描绘根据本公开的一些实施例的形成三维电阻器的实施例。

图4描绘根据本公开的一些实施例的用于处理基板的方法的流程图。

图5描绘根据本公开的一些实施例的用于处理基板的方法的流程图。

为了促进理解，已尽可能使用相同的参考标号指称附图中共享的相同元件。附图并未按比例绘制且可能为了清楚起见而简化。一个实施例的元件及特征在没有进一步叙述的情况下可有益地并入其他实施例中。

具体实施方式

本文提供用于处理基板的方法。本发明的方法有利地促进改善的三维(3D)金属-绝缘体-金属(MIM)电容器及形成3D MIM电容器的方法，该3D MIM电容器具有减小的电阻，增强的整个系统的系统性能(即，管芯连接至焊垫的增强的系统性能)，以及相较于以传统的二维MIM结构而言在相同的占地面积(footprint)，具有增加的表面积。

图1描绘根据本公开的一些实施例的用于处理基板的方法100的流程图。本文关于图2A～图2G中描绘的结构描述方法100。本公开的方法100可在能够实行蚀刻及沉积两者的单一处理腔室中实行。该适合的处理腔室可以是独立的处理腔室，或为群集工具的一部分。或者，本文揭示的本发明方法可在分离的腔室中实行，分离的腔室也可以是独立的或为群集工具的一部分。

方法100通常于102处开始，如图2A中所描绘，通过提供具有聚合物介电层202、金属焊垫206及第一金属层204的基板200，金属焊垫206形成在聚合物介电层202内，第一金属层204形成在聚合物介电层202的顶上。金属焊垫206形成在聚合物介电层202中的开口224内。在一些实施例中，金属焊垫206填充开口224至基板200的顶表面。在一些实施例中，管芯226任选地嵌入于基板200。管芯可以是晶片封装中使用的任何熟知的适合的管芯材料，例如硅。基板200可以是半导体制造处理中使用的任何适合的基板材料。例如，基板200可以是硅、玻璃、陶瓷或电介质中的一者。聚合物介电层202可包括任何适合的聚合物电介质材料，例如聚酰亚胺(polyimide)或聚苯并恶唑(polybenzoxazole)或类似者。金属焊垫206及第一金属层204可包括用以形成金属内联机(例如铜(Cu)、铝(Al)或类似者)的任何适合的导电材料。第一金属层204为在聚合物介电层202上方提供的重分布层(即，用以将连接性重新引导至焊垫的层)。在一些实施例中，可使用电镀处理或沉积处理形成第一金属层204，例如半导体制造处理中使用的物理气相沉积工艺。

下一步于104，且如图2B中所描绘，将聚合物层208旋涂在基板200上方。可使用任何适合的旋涂处理或光刻处理沉积聚合物层208。在一些实施例中，聚合物层208为聚苯并恶唑(PBO)层、聚酰亚胺层、苯并环丁烯(benzocyclobutene)(BCB)层、环氧树脂层或感光材料层。

下一步，于106，且如图2C中所描绘，将聚合物层208图案化以形成多个开口210。将该多个开口210形成至第一金属层204的顶表面216。该多个开口210包括最接近金属焊垫206所形成的第一开口218。在一些实施例中，图案化处理可以是用于在聚合物层208中形成开口的任何适合的光刻处理。在一些实施例中，该多个开口210可以是特征结构，例如通孔、沟槽或类似者。

下一步于108，且如图2D中所描绘，将第一阻障层212共形地沉积在基板200的顶上。第一阻障层212沉积在聚合物层208的顶上或直接在聚合物层208的顶上并且在聚合物层208中所形成的该多个开口210内。第一阻障层212沉积在聚合物层208的场区的顶上，且沿着该多个开口210的侧壁及该多个开口210的底部。可使用任何适合的沉积工艺沉积第一阻障层212，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第一阻障层212为导电材料，例如钛(Ti)或氮化钛(TiN)。

下一步，于110，且如图2D中所描绘，将介电层214共形地沉积在第一阻障层212上方。介电层214沉积在第一阻障层212的顶上或直接在第一阻障层212的顶上并且在聚合物层208中所形成的该多个开口210内。介电层214沉积在第一阻障层212的场区的顶上，且沿着该多个开口210的侧壁及该多个开口210的底部。可使用任何适合的沉积工艺沉积介电层214，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，介电层214为氮化物膜或高k材料，例如二氧化铪(HfO₂)、氮化硅(Si₃N₄)或氧化钽(Ta₂O₅)。

下一步，于112，且如图2E中所描绘，从第一开口218内且从聚合物层208的场区220蚀刻介电层214及第一阻障层212。在一些实施例中，可使用图案化的光刻胶层(未示出)蚀刻介电层214及第一阻障层212。例如，可将光刻胶材料沉积在基板200上，且将该光刻胶材料暴露于由光罩(reticle)所过滤的光，光罩例如经图案化而具有阻挡光传递通过光罩的示例特征几何结构的玻璃板。在光通过光罩之后，光接触光刻胶材料的表面且改变光刻胶材料的化学组成，使得显影剂可移除光刻胶材料的一部分。在正光刻胶材料的情况下，将暴露出的区域移除，且在负光刻胶材料的情况下，将未暴露的区域移除。光刻胶层可包括任何适合提供模板以促使从第一开口218内且从聚合物层208的场区220蚀刻层212、层214的光刻胶材料。例如，在一些实施例中，光刻胶材料可以是正或负光刻胶及/或DUV或EUV(深紫外线或极紫外线)光刻胶，且可包括下列中的一者或更多者：聚合物，有机化合物(例如包括碳、氢及氧)，非晶碳(例如可从位于加利福尼亚州圣克拉拉的应用材料公司购得的Advanced Patterning Film(APF))，三层抗蚀剂(例如，光刻胶层、富含Si抗反射涂覆(ARC)层及富含碳ARC或底部ARC(BARC)层)，旋涂硬掩模(SOH)或类似者。此后，将层212、层214蚀刻以从不再由光刻胶材料所保护的区域移除材料。然后将光刻胶材料从基板200完全地剥离。

下一步，于113及114，且如图2F中所描绘，将第二阻障层228及第二金属层222沉积在基板200的顶上。第二阻障层228共形地沉积在基板200的顶上且在聚合物层208中所形成的该多个开口210内。可使用任何适合的沉积工艺沉积第二阻障层228，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第二阻障层228为导电材料，例如钛(Ti)或氮化钛(TiN)。第二金属层222沉积在基板200的顶上且填充该多个开口210。可使用任何适合的沉积工艺沉积第二金属层222，例如，电镀工艺。第二金属层222可包括任何用以形成金属内联机(例如铜(Cu)、铝(Al)或类似者)的适合的导电材料。

下一步，于116，且如图2G中所描绘，从聚合物层208的场区220的一部分蚀刻层212、层214、层228、层222。在一些实施例中，可使用如上述的图案化的光刻胶层(未示出)蚀刻层212、层214、层228、层222。光刻胶层可包括任何适合提供模板以促使蚀刻层212、层214、层228、层222的光刻胶材料。层212、层214、层228、层222经蚀刻以从不再由光刻胶材料所保护的区域移除材料。然后将光刻胶材料从基板200完全地剥离。

图4描绘根据本公开的一些实施例的用于处理基板的方法400的流程图。本文关于图3A～图3C中描绘的结构描述方法400。本公开的方法400可在能够实行蚀刻及沉积两者的单一处理腔室中实行。该适合的处理腔室可以是独立的处理腔室，或为群集工具的一部分。或者，本文公开的本发明方法可在分离的腔室中实行，分离的腔室也可以是独立的或为群集工具的一部分。

图3A～图3C描绘根据本公开的一些实施例形成三维电阻器的一个实施例。方法400通常于402处开始，如图3A中所描绘，通过提供具有图案化的聚合物介电层302的基板300，图案化的聚合物介电层302包括多个开口304。在一些实施例中，基板300可以是半导体制造处理中使用的任何适合的基板材料。例如，基板300可以是硅、玻璃、陶瓷或电介质中的一者。图案化的聚合物介电层302可包括任何适合的聚合物电介质材料，例如聚酰亚胺或聚苯并恶唑或类似者。在一些实施例中，可使用任何适合的蚀刻光刻处理将图案化的聚合物介电层302图案化，例如等离子体蚀刻处理，用以在聚合物材料中形成开口。

下一步，于404，且如图3B中所描绘，将第一阻障层306沉积在基板300的顶上。第一阻障层306沉积在图案化的聚合物介电层302的顶上且在图案化的聚合物介电层302中所形成的该多个开口304内。第一阻障层306沉积在图案化的聚合物介电层302的场区的顶上，且沿着该多个开口304的侧壁及该多个开口304的底部。可使用任何适合的沉积工艺沉积第一阻障层306，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第一阻障层306为导电材料，例如钛(Ti)或氮化钛(TiN)。

下一步，于406，且如图3C中所描绘，将介电层308沉积在第一阻障层306上方。介电层308沉积在第一阻障层306的顶上且在图案化的聚合物介电层302中所形成的该多个开口304内。可使用任何适合的沉积工艺沉积介电层308，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，介电层308为氮化物膜或高k材料，例如二氧化铪(HfO₂)、氮化硅(Si₃N₄)或氧化钽(Ta₂O₅)。

下一步，于407，在沉积介电层308之后，将第二阻障层318共形地沉积在基板200的顶上，例如直接在介电层308的顶上，且在聚合物层208中所形成的该多个开口210内。可使用任何适合的沉积工艺沉积第二阻障层318，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第二阻障层为导电材料，例如钛(Ti)或氮化钛(TiN)。下一步，从图案化的聚合物介电层302的场区314的一部分蚀刻层306、层308、层318。在一些实施例中，可使用如上述的图案化的光刻胶层(未示出)蚀刻层306、层308、层318。

下一步，于408，且如图3C中所描绘，在图案化的聚合物介电层302的场区的一部分的顶上形成金属焊垫310连接。金属焊垫310可包括任何用以形成金属内联机例如铜(Cu)的适合的导电材料。

图5描绘根据本公开的一些实施例的用于处理基板的方法500的流程图。本文关于图3D～图3G中描绘的结构描述方法500。本公开的方法500可在能够实行蚀刻及沉积两者的单一处理腔室中实行。该适合的处理腔室可以是独立的处理腔室，或为群集工具的一部分。或者，本文公开的本发明方法可在分离的腔室中实行，分离的腔室也可以是独立的或为群集工具的一部分。

图3D～图3G描绘根据本公开的一些实施例的形成三维电阻器的一个实施例。方法500通常于502处，且如图3D中描绘，通过提供具有图案化的金属层312的基板300而开始。在一些实施例中，基板300可以是半导体制造处理中使用的任何适合的基板材料。例如，基板300可以是硅、玻璃、陶瓷或电介质中的一者。在一些实施例中，图案化的金属层312可包括任何用以形成金属内联机例如铜(Cu)的适合的导电材料。

下一步，于504，且如图3E中所描绘，将包括多个开口304的图案化的聚合物介电层302形成在基板300的顶上。该多个开口304的一部分形成在图案化的金属层312的顶上，使得该多个开口304的一部分暴露出图案化的金属层312的顶表面。图案化的聚合物介电层302可包括任何适合的聚合物电介质材料，例如聚酰亚胺或聚苯并恶唑或类似者。在一些实施例中，可使用任何适合的蚀刻光刻处理将图案化的聚合物介电层302图案化，利如等离子体蚀刻处理，用以在聚合物材料中形成开口。

下一步，于506，且如图3F中所描绘，将第一阻障层306沉积在基板300的顶上。第一阻障层306沉积在图案化的聚合物介电层302的顶上且在图案化的聚合物介电层302中所形成的该多个开口304内。第一阻障层306沉积在图案化的聚合物介电层302的场区的顶上，且沿着该多个开口304的侧壁及该多个开口304的底部。可使用任何适合的沉积工艺沉积第一阻障层306，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第一阻障层306为导电材料，例如钛(Ti)或氮化钛(TiN)。

下一步，于508，且如图3F中所描绘，将介电层308沉积在第一阻障层306上方。介电层308沉积在第一阻障层306的顶上且在图案化的聚合物介电层302中所形成的该多个开口304内。可使用任何适合的沉积工艺沉积介电层308，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，介电层308为氮化物膜或高k材料，例如二氧化铪(HfO₂)、氮化硅(Si₃N₄)或氧化钽(Ta₂O₅)。然后从图案化的聚合物介电层302的第一开口316内移除介电层308及第一阻障层306。在一些实施例中，可使用如上述的图案化的光刻胶层(未示出)从图案化的聚合物介电层302的第一开口316内蚀刻层306、层308。

在沉积介电层308之后，将第二阻障层318共形地沉积在基板200的顶上且在图案化的聚合物介电层302中所形成的该多个开口304内。可使用任何适合的沉积工艺沉积第二阻障层318，例如，物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积工艺(ALD)或类似者。在一些实施例中，第二阻障层为导电材料，例如钛(Ti)或氮化钛(TiN)。下一步，使用如上述的图案化的光刻胶层(未示出)从图案化的聚合物介电层302的第一开口316内蚀刻层306、层308、层318。

下一步，于510，且如图3G中所描绘，将金属焊垫310连接形成至图案化的金属层312。金属焊垫310形成在图案化的聚合物介电层302的场区的一部分的顶上。金属焊垫310可包括任何用以形成金属内联机例如铜(Cu)的适合的导电材料。将金属焊垫310的导电材料沉积在图案化的聚合物介电层302的第一开口316内以填充第一开口316。

虽然前述内容针对本公开的实施例，在不背离本公开的基本范围的情况下，可设计本公开的其他及进一步实施例。