一种基于浮空阱触发的低触发电压SCR结构的制作方法

本发明属于集成电路的静电放电(esd：electro-staticdischarge)保护领域，涉及一种esd保护结构器件，具体涉及一种新的用于esd保护的低触发电压的硅控整流器(scr：semiconductorcontrolrectifier)器件结构。

背景技术：

静电放电是集成电路可靠性的重要分支之一，从芯片制造到生产组装，从产品运输到日常使用，在电子产品的整个生命周期过程中都伴随着静电放电现象的发生。据统计，电子产品失效有超过三分之一是由esd/eos问题引起的。考虑到如此大的数量，设计性能优越的esd保护器件越来越受到人们关注。

为了达到保护芯片抵御静电打击的目的，目前已有多种静电防护器件被提出。在集成电路中，二极管，mosfet，scr等都可以用来充当esd保护器件，其中scr是最具有效率的esd保护器件之一。scr进入导通状态后器件上的电压迅速降到一个很低的值，保证了器件本身较低的热功率损耗，因此scr具有极强的电流泄放能力。而且，相较其它esd保护器件，scr器件的单位面积esd保护能力最强。

要实现一个特定半导体工艺下的esd保护器件的保护功能，esd保护器件除了要实现较强的电流泄放能力以外，还需要esd防护器件的触发电压和维持电压所构成的esd工作窗口在esd设计窗口之内。一般来讲，器件工作窗口的安全范围应该小于集成电路中常规mosfet器件的栅氧化层击穿电压bvox。这就要求esd保护器件的开启电压vt1必须要小于bvox。而且，随着21世纪集成电路制造工艺不断进步，cmos电路正式进入了纳米尺度，超薄的栅氧化层在esd应力面前十分脆弱。在这种趋势下，低触发电压的scr器件来泄放静电电荷以保护栅极氧化层显得十分重要。

在cmos工艺中，通常采用在scr器件结构中嵌入一个pmos来降低scr的触发电压的器件结构来降低scr器件的开启电压vt1。该器件被称为lvtscr(lowvoltagetriggeringscr)，其器件结构和等效电路图如图3所示；该器件结构包括：

p型硅衬底110；

所述衬底110上形成阱区，所述阱区包括一个n型的阱区120和一个p型的阱区130，且所述阱区120邻接所述阱区130；

所述n型阱区120内设有n型的重掺杂区121和p型的掺杂区122，且所述区域121和区域122与阳极相连；

所述p型阱区130内设有n型的重掺杂区131和p型的重掺杂区132，且区域131和区域132与阴极相连；

所述n型阱区120和p型阱区130之间跨接p型的重掺杂区123；

所述p型重掺杂区122和p型重掺杂区123之间的硅表面上有一个栅氧化层区140，且该栅氧化层区140通过其上的多晶硅与阳极相连。

该scr器件是由一个寄生的pnp晶体管、一个寄生的npn晶体管和一个寄生p沟道mosfet器件构成。其中，p型重掺杂区122、n型阱区120、p型阱区130和p型重掺杂区132构成一个pnp晶体管；n型重掺杂区131、p型阱区130、n型阱区120和n型重掺杂区121形成一个npn晶体管；p型重掺杂区122、p型重掺杂区123和栅氧化层140构成了一个p沟道mosfet；rnw为n型阱区120电阻；rpw为p型阱区130电阻。当esd事件来临时，寄生p沟道mosfet管的漏源p-n结反偏。当esd电压大到使该p-n结发生雪崩击穿，p沟道mosfet器件的源区附近产生大量的电子空穴对，空穴通过p型重掺杂区123进入p型阱区130形成电流，并在rpw上产生压降，使p型阱区130和n型重掺杂区131形成的p-n结正偏，即寄生npn管的发射结正偏。同时，电子流流过n型阱区120电阻rnw，使p型重掺杂区122和n型阱区120形成的p-n结正偏，即pnp管中的发射结正偏，使pnp管开启。之后，npn管的集电极电流为pnp管提供基极电流，且pnp管的集电极电流为npn管提供基极电流，在寄生npn管与pnp管之间形成正反馈，scr导通。因此，lvtscr器件的触发电压由p沟道mosfet器件的漏源击穿电压bvds决定；对于低压工艺该触发电压仍然过大。

技术实现要素：

本发明的目的在于提供一种新型的基于浮空阱触发的低触发电压scr结构，用以进一步降低lvtscr器件的触发电压。本发明结构通过内部结构设计，在器件内部引入一个浮空阱结构，基于浮空阱触发，有效减低scr器件的触发电压，且触发电压可调制。

为实现上述目的，本发明采用的技术方案为：

一种基于浮空阱触发的低触发电压scr结构，包括：

第一种导电类型硅衬底；

第一种导电类型硅衬底上形成的第二种导电类型深阱区；

第二种导电类型深阱区上形成的相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与阳极相连的一个第二种导电类型重掺杂区和一个第一种导电类型重掺杂区，所述第一种导电类型阱区内设有与阴极相连的一个第二种导电类型重掺杂区和一个第一种导电类型重掺杂区，所述第二种导电类型阱区和第一种导电类型阱区之间跨接一个第一种导电类型重掺杂区，所述跨接的第一种导电类型重掺杂区和第一种导电类型阱区内第二种导电类型重掺杂区之间的硅表面上设有一个栅氧化层区、且栅氧化层区上覆盖有多晶硅；

其特征在于，所述第二种导电类型深阱区上形成有另一个第一种导电类型阱区、邻接于所述第二种导电类型阱区的另一侧，该第一种导电类型阱区中设有一个第一种导电类型重掺杂区，且该第一种导电类型重掺杂区通过金属层与所述多晶硅相连。

进一步的，所述scr结构中，所述第二种导电类型阱区、第一种导电类型阱区、以及阱区内的第一种导电类型的重掺杂区与第二种导电类型重掺杂区的版图均呈条状分布，所述栅氧化层区的版图呈条状分布或者按比例分割分布。

本发明的有益效果在于：

本发明提供一种基于浮空阱触发的低触发电压scr结构，通过内部结构设计，在器件内部引入一个浮空阱结构；该浮空阱结构等效成一个二极管的结构，其阳极与pmos的多晶硅栅极相连，阴极与scr的阳极相连；当esd脉冲到来时，浮空阱的电势相对于scr器件的阳极电势要低，当两者之间的电势差足够使pmos开启；p沟道mosfet(pmos)开启后，触发scr器件内部的寄生npn晶体管开启，进而触发寄生pnp晶体管开启，最后scr器件开启泄放esd电流。相比与由漏源击穿电压bvds决定的普通lvtscr，利用浮空阱触发的scr使p沟道mosfet管的栅极得到一个较低的电位而使其在更低的触发电压下开启。同时，根据应用条件可以调整该器件版图参数实现触发电压可调制，如图2改变p型的重掺杂区151横向宽度和调整栅氧化层160分割比例。因此，本发明scr结构的触发电压由浮空阱结构和寄生p沟道mosfet管的栅源电容决定，即可实现减小scr器件触发电压的目的，且该触发电压可调制。

附图说明

图1为本发明基于浮空阱触发的低触发电压scr结构示意图及等效电路。

图2为本发明基于浮空阱触发的低触发电压scr结构的版图示意图。

图3为现有lvtscr结构示意图及等效电路。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本实施例提供一种基于浮空阱触发的低触发电压scr结构，如图1所示，其结构包括：

p型硅衬底110；

所述衬底110上形成n型深阱区140；

所述n型深阱区140上形成相邻接的一个n型阱区120和一个p型的阱区130；

所述n型阱区120内设有n型的重掺杂区121和p型的重掺杂区122，且所述区域121和区域122与阳极相连；

所述p型阱区130内设有n型的重掺杂区131和p型的重掺杂区132，且区域131和区域132与阴极相连；

所述n型阱区120和p型阱区130之间跨接p型的重掺杂区123；

所述p型重掺杂区122和p型重掺杂区123之间的硅表面上有一个栅氧化层区160，且该栅氧化层区160表面有多晶硅层覆盖；

所述n型深阱区140上还形成有邻接于n型阱区120另一侧的另一个p型阱区150，所述p型阱区150内设有p型的重掺杂区151，p型的重掺杂区151通过金属层与栅氧化层区160上的多晶硅层相连。

上述基于浮空阱触发的低触发电压scr结构的等效电路图如图1所示，该scr器件是由一个寄生的pnp晶体管、一个寄生的npn晶体管、一个寄生p沟道mosfet器件(pmos)和一个浮空阱结构构成。其中，p型重掺杂区122、n型阱区120、p型阱区130和p型重掺杂区132构成一个pnp晶体管；n型重掺杂区131、p型阱区130、n型阱区120和n型重掺杂区121形成一个npn晶体管；p型重掺杂区122、p型重掺杂区123和栅氧化层区160构成了一个p沟道mosfet；p型阱区150和p型重掺杂区151构成了一个浮空阱结构；rnw为在n型阱区120的从n型重掺杂区121开始到与n阱120与p阱130邻接处的区域之间的阱电阻；rpw为p型阱区130的电阻；p型阱区150为浮空阱，可以看作是一个二极管结构，该二极管的阳极与pmos的多晶硅栅极板160相连，阴极与scr的阳极相连。当esd事件来临时，由于电压随时间的变化，浮空阱的电势低于scr器件的阳极电压，进而使p沟道mosfet的栅电压低于阳极电压，并使该p沟道mosfet开启。当p沟道mosfet器件开启，就有空穴通过p型重掺杂区122进入p沟道mosfet沟道区，然后通过p型重掺杂区123流入p型阱区130，形成空穴电流通道。该电流在rpw上产生压降，使p型阱区130和n型重掺杂区131形成的p-n结正偏，即寄生npn管的发射结正偏，使该npn管导通。同时，寄生npn管的集电极电流流过n型阱区120电阻rnw，使p型重掺杂区122和n型阱区120形成的p-n结正偏，即pnp管中的发射结正偏，使pnp管开启。之后，npn管的集电极电流为pnp管提供基极电流，且pnp管的集电极电流为npn管提供基极电流，在寄生npn管与pnp管之间形成正反馈，scr导通。因此，本发明器件的触发电压由浮空阱结构和寄生p沟道mosfet管的栅源电容决定，可实现减小scr器件触发电压的目的，且该触发电压可调制。

图2实现本发明scr器件的版图示意图；

版图100所示是条状scr器件的版图，其中的深n型阱区140、p型阱区150、n型阱区120、p型阱区130、p型重掺杂区151、n型重掺杂区121、p型重掺杂区122、p型重掺杂区123，n型重掺杂区131和p型重掺杂区132的版图均呈条状分布，且栅氧化层区160版图也是呈条状分布。

版图200所示是条状scr器件的版图，其中的深n阱区140、p型阱区150、n型阱区120、p型阱区130、p型重掺杂区151、n型重掺杂区121、p型重掺杂区122、p型重掺杂区123，n型重掺杂区131、p型重掺杂区132的版图均呈条状分布，而栅氧化层区160的版图是按一定比例的分割分布。通过该版图的分割比例调整，可以达到调整寄生p沟道mosfet器件的栅源电容大小的目的，从而使scr器件的触发电压可调。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。