一种缓解芯片封装应力的结构及其制作方法与流程

本发明涉及一种半导体封装技术，尤其涉及一种晶圆级封装技术，属于半导体芯片封装领域。

背景技术：

随着各类电子产品不断向高集成度、高性能、轻量化和微型化方向发展，电子封装的封装密度也越来越高，芯片的i/o数也越来越多。为了满足这些要求，产生了诸如bga、csp、flipchip等先进封装形式。但无论是何种封装形式，晶圆级封装以其高度整合、可降低产品成本、缩短制造时间等优势，正逐渐成为主流封装技术。鉴于此，晶圆级封装的可靠性成为其发展过程中一个重要的因素。

在晶圆级封装过程中，常常出现由于芯片四周焊垫分布不均匀，导致后续的绝缘层在芯片四周也分布不均，特别是在芯片未设置焊垫的一侧绝缘层与芯片接触面积大，在后续的制程中，绝缘层与芯片接触面积大的一侧的芯片频频出现裂纹，最终导致芯片失效。

技术实现要素：

为了解决上述问题，本发明提出一种缓解芯片封装应力的结构及其制作方法，在芯片上覆盖绝缘层，在绝缘层四周形成暴露出焊垫的第一开口和暴露钝化层的第二开口，在开口内填充金属后制作导电结构，封装完毕切割形成单颗芯片封装体。

本发明采用的技术方案为一种缓解芯片封装应力的结构及其制作方法，其中，一种缓解芯片封装应力的结构，该结构包括芯片正面设置导电结构和芯片背面设置导电结构；芯片正面设置导电结构时，包括至少一芯片，一绝缘层，所述芯片具有正面和与之相对的背面，所述正面含有钝化层及钝化层内的焊垫，所述芯片正面有一层绝缘层，绝缘层四周有暴露焊垫的第一开口，和暴露钝化层的第二开口，所述第二开口相对第一开口设置，以使第一开口与第二开口分布趋于均匀，从所述第一开口内引出有导电线路，所述第二开口内填充有金属层。

芯片背面设置导电结构时，包括至少一芯片，所述芯片具有正面和与之相对的背面，所述正面含有功能区及焊垫，所述焊垫在芯片正面四周分布不均。所述芯片背面形成有暴露芯片焊垫的孔和/或槽，所述芯片背面有一层钝化层，所述钝化层上有一层绝缘层，所述绝缘层四周有暴露焊垫的第一开口和暴露钝化层的第二开口，所述第二开口相对第一开口设置，以使第二开口与第一开口分布趋于均匀，从所述第一开口内引出有导电线路，所述第二开口内填充有金属层。

有益效果

本发明提供一种高可靠性金属填充封装结构及其制作方法，通过减小绝缘层与芯片的接触面积，从而降低绝缘层对芯片的作用，缓解封装的应力，增强封装的可靠性。

附图说明

图1.1为本发明正面设置导电结构时，芯片晶圆的结构示意图；

图1.2为a-a结构示意图；

图2.1为本发明正面设置导电结构时，在芯片正面形成具有第一开口和第二开口的绝缘层后的结构示意图；

图2.2为b-b结构示意图；

图3为本发明正面设置导电结构时，在绝缘层上形成导电线路和金属层的剖面结构示意图；

图4为本发明正面设置导电结构时，在导电线路上形成导电结构及保护层的剖面结构示意图；

图5为本发明正面设置导电结构时，单颗芯片的剖面结构示意图；

图6.1为本发明背面设置导电结构时，芯片晶圆的剖面结构示意图；

图6.2为c-c结构示意图；

图7为本发明背面设置导电结构时，芯片背面形成钝化层后的剖面示意图；

图8.1为本发明背面设置导电结构时，在芯片背面形成暴露芯片焊垫的孔和/或槽后的剖面结构示意图；

图8.2为d-d结构示意图；

图9.1为本发明背面设置导电结构时，在芯片正面形成具有第一开口和第二开口的绝缘层后的剖面结构示意图；

图9.2为e-e结构示意图；

图10为本发明背面设置导电结构时，在第一开口内形成导电线路，在所述第二开口内形成金属层后的剖面结构示意图。

图11为本发明背面设置导电结构时，在导电线路上形成导电结构及保护层后的剖面结构示意图；

图12为本发明单颗芯片的剖面结构示意图。

图中：

100---晶圆101---钝化层102---焊垫

103---功能区104---芯片200---绝缘层

201---第二开口202---第一开口3---金属层

4---导电线路5---导电结构6---保护层

7---孔和/或槽

具体实施方式

为使本发明能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。为方便说明，实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。

实施例1

如图5所示，本发明公开的一种缓解芯片封装应力的结构，包括至少一芯片104，一绝缘层200，所述芯片104具有正面和与之相对的背面，所述正面含有钝化层101及钝化层内的焊垫102，所述芯片104正面有一层绝缘层200，绝缘层200四周有暴露焊垫102的第一开口202，和暴露钝化层101的第二开口201，所述第二开口201相对第一开口202设置，以使第一开口202与第二开口201分布趋于均匀，从所述第一开口202内引出有导电线路4，所述第二开口201内填充有金属层3。

以下结合图1.1～5分对实施例1一种缓解芯片封装应力的结构的制作方法进行介绍。

如图1.1-1.2所示，为本发明一晶圆100的剖面结构示意图，所述晶圆包含有若干芯片104单元，各芯片104单元具有正面和与之相对的背面，芯片104正面含有钝化层101及钝化层内的焊垫102。

如图2.1-2.2所示，在所述芯片104正面覆盖一层绝缘层200，在所述绝缘层200四周形成暴露焊垫102的第一开口202和暴露钝化层101的第二开口201，所述第二开口201相对第一开口202设置，以使第一开口202与第二开口201分布趋于均匀。

优选地，所述绝缘层200的材质可以为一层或多层苯并环丁烯(bcb)、聚酰亚胺(pi)、聚苯并恶唑(pbo)，或者其他具有类似结构和绝缘性质的介电材料。绝缘层200的制备采用低温化学气相沉积聚合物喷涂或聚合物旋涂的方法。

如图3所示，在所述第一开口202内形成导电线路4，在所述第二开口201内形成金属层3。具体实施时，每层导电线路4的材质可以是铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属。形成导电线路的方法可以为电镀、化学镀、真空蒸镀法、化学气相沉积法中的一种。

如图4所示，在导电线路4上形成导电结构5及保护层6。

如图5所示，将上述封装体切割形成单颗芯片104封装体。

实施例2

如图12所示，本发明公开的一种缓解芯片封装应力的结构，包括至少一芯片104，所述所述芯片104包含正面和与之相对的背面，所述正面含有功能区103及焊垫102，所述焊垫102在芯片正面四周分布不均。所述芯片104背面形成有暴露焊垫102的孔和/或槽7，所述芯片104背面有钝化层101，所述钝化层101上有一层绝缘层200，所述绝缘层200四周有暴露焊垫102的第一开口202和暴露钝化层101的第二开口201，所述第二开口201相对第一开口202设置，以使第二开口201与第一开口202分布趋于均匀，从所述第一开口202内引出有导电线路，所述第二开口201内填充有金属层3。

以下结合图6～12分对实施例2一种缓解芯片封装应力的结构的制作方法进行介绍。

如图6.1-6.2所示，为本发明一晶圆100的剖面结构示意图，所述晶圆100包含有若干芯片104单元，各芯片104单元具有正面和与之相对的背面，芯片正面含有功能区103及焊垫102，所述焊垫102在芯片正面四周分布不均。

如图7所示，在所述芯片104背面形成钝化层101，所述钝化层101厚度约为2μm～3μm。

优选地，所述钝化层(101)包含一层或多层二氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、五氧化二钽(ta2o5)、氧化铝(al2o3)、二氧化铪(hfo2)，或者其他具有类似结构和绝缘性质的介电材料，钝化层厚度为2μm～3μm。

如图8.1-8.2所示，在所述芯片104背面形成暴露焊垫102的孔和/或槽7。

优选地，所述孔和/或槽7的形状可以是矩形、梯形或其他形状，本实施例中采用梯形开口。

如图9.1-9.2所示，在所述芯片104背面形成绝缘层200，所述绝缘层200四周形成有暴露焊垫102的第一开口202和暴露钝化层101的第二开口201，所述第二开口201相对第一开口202设置，以使第二开口201与第一开口201分布趋于均匀。

优选地，所述绝缘层200的材质可以为一层或多层苯并环丁烯(bcb)、聚酰亚胺(pi)、聚苯并恶唑(pbo)，或者其他具有类似结构和绝缘性质的介电材料。绝缘层200的制备采用低温化学气相沉积聚合物喷涂或聚合物旋涂的方法。

优选地，使所述第一开口202和第二开口201的形成方式为光刻、干法刻蚀、湿法刻蚀中的一种或多种结合。

如图10所示，在所述第一开口202内形成导电线路4，在所述第二开口201内形成金属层3。具体实施时，每层导电线路4的材质可以是铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属结构或几种的多层金属。形成导电线路的方法可以为电镀、化学镀、真空蒸镀法、化学气相沉积法中的一种。

如图11所示，在导电线路4上形成导电结构5及保护层6。

如图12所示，将上述封装体切割形成单颗芯片104封装体。

以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。