一种沟槽型MOS器件及其制造方法与流程

本发明涉及半导体制造技术领域，特别是涉及一种沟槽型mos器件及其制造方法。

背景技术

沟槽型mos(metal-oxide-semiconductor，金属-氧化物-半导体)器件是如今发展最快的、市场前景非常看好的功率半导体器件之一，它具有开关速度快、输入阻抗高、热稳定性好、可靠性强等优点，在计算机、通讯设备、普通办公设备的电源供应电路以及汽车电子电路领域内有着广泛应用。

导通电阻是确定沟槽型mos器件最大输出功率和通态损耗的重要参数，用ron表示。随着应用领域要求的不断提高，或不断的追求利润最大化，需要不断的降低单位面积的导通电阻，进而在同样面积的硅片上制造出更多同等性能的产品。导通电阻主要由器件结构、元胞图形、元胞密度和芯片面积等因素决定。其中，决定导通电阻的最重要因素(占全部因素30％～50％左右)在于单位面积的元胞区沟槽数量(即元胞密度)，通过缩小元胞区沟槽间的距离，可以增大器件密度，密度越高导通电阻越低。

但是，对于传统沟槽型mos器件来说，受限于其器件结构和制造工艺，若是直接缩小元胞区沟槽间的距离，会造成严重的后果。具体地说，传统沟槽型mos器件的结构如图1所示，该结构首先在位于衬底1的n型外延层2上通过刻蚀技术形成沟槽，然后热氧化生长栅氧化层21，再沉积多晶硅，并通过干法刻蚀在沟槽内形成多晶硅栅22，再注入p型离子、扩散形成体区23，接着在相邻两个沟槽之间注入n型离子形成源区24，再沉积氧化层3、刻蚀接触孔、注入p型离子在接触孔底部周围形成体接触区25，最后沉积金属层4形成栅极和源极。其中，元胞区接触孔需要依次经过氧化层3、源区24并终止于相邻两个沟槽之间的体接触区25内。从图1中不难发现，如果缩小元胞区沟槽间的距离，就会直接减小元胞区接触孔到元胞区沟槽的距离，不仅增加了工艺难度，还导致了元胞区接触孔对元胞区沟槽造成影响(例如应力影响等)，从而增加了器件的不稳定性，达到一定程度后甚至完全无法制造(例如元胞区沟槽的距离<0.8μm时)。

因此，如何改进沟槽型mos器件的结构及制造工艺，以提升器件密度、降低导通电阻，是亟待解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型mos器件及其制造方法，用于解决现有技术中沟槽型mos器件受限于其器件结构和制造工艺，无法提升器件密度、降低导通电阻的问题。

为实现上述目的及其他相关目的，本发明提供一种沟槽型mos器件，其中，所述沟槽型mos器件至少包括：

第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；

形成于所述第一导电类型重掺杂衬底上的第一导电类型轻掺杂外延层；

间隔形成于所述第一导电类型轻掺杂外延层上部的多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；

形成于所述沟槽的侧壁和底部表面的栅氧化层；

形成于所述沟槽内的多晶硅栅；

形成于所述第一导电类型轻掺杂外延层上部的第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；

形成于所述第二导电类型轻掺杂体区上的一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；

形成于位于所述元胞区的相邻两个第一导电类型源区之间的第二导电类型重掺杂体接触区；

形成于所述元胞区接触孔内的金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。

优选地，所述沟槽型mos器件还包括：

形成于所述第二导电类型轻掺杂体区上的位于所述终端区的绝缘介质层，其中，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；

形成于被所述终端区接触孔暴露的部分多晶硅栅内的第二导电类型重掺杂栅接触区；

形成于所述绝缘介质层上的金属栅极，其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔。

优选地，所述终端区沟槽的深度大于所述元胞区沟槽的深度。

优选地，所述第一导电类型为n型，所述第二导电类型为p型；或者，所述第一导电类型为p型，所述第二导电类型为n型。

为实现上述目的及其他相关目的，本发明提供一种沟槽型mos器件的制造方法，其中，所述沟槽型mos器件的制造方法至少包括如下步骤：

提供一第一导电类型重掺杂衬底，其中，所述第一导电类型重掺杂衬底的上方区域通过预先规划划分为元胞区和终端区；

于所述第一导电类型重掺杂衬底上形成第一导电类型轻掺杂外延层；

于所述第一导电类型轻掺杂外延层的上部间隔形成多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，其中，所述沟槽包括元胞区沟槽和终端区沟槽；

于所述沟槽的侧壁和底部表面形成栅氧化层；

于所述沟槽内形成多晶硅栅；

于所述第一导电类型轻掺杂外延层的上部形成第二导电类型轻掺杂体区，其中，所述第二导电类型轻掺杂体区的深度大于所述第一导电类型源区的深度，且小于所述沟槽的深度；

于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块，其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块；

于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区；

于所述元胞区接触孔内形成金属源极，其中，所述金属源极同时覆盖位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区、所有沟槽内的绝缘介质块以及所有第二导电类型重掺杂体接触区。

优选地，所述沟槽型mos器件的制造方法还包括如下步骤：

在于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块的同时，于所述第二导电类型轻掺杂体区上形成位于所述终端区的绝缘介质层，其中，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；

在于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区的同时，于被所述终端区接触孔暴露的部分多晶硅栅内形成第二导电类型重掺杂栅接触区；

在于所述元胞区接触孔内形成金属源极的同时，于所述绝缘介质层上形成金属栅极，其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔。

优选地，于所述第一导电类型轻掺杂外延层的上部间隔形成多个第一导电类型源区以及对应并贯穿所述第一导电类型源区的多个沟槽，具体步骤为：

于所述第一导电类型轻掺杂外延层上形成具有沟槽图形的第一掩膜层；

通过所述第一掩膜层对所述第一导电类型轻掺杂外延层的上部进行第一导电类型离子重掺杂，然后进行离子扩散，以间隔形成多个第一导电类型源区；

继续通过所述第一掩膜层对所述第一导电类型源区进行刻蚀，刻蚀停止于所述第一导电类型轻掺杂外延层中，以形成对应并贯穿所述第一导电类型源区的多个沟槽；

去除所述第一掩膜层。

优选地，在于所述第二导电类型轻掺杂体区上形成一元胞区接触孔以及覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块的同时，于所述第二导电类型轻掺杂体区上形成位于所述终端区的绝缘介质层，具体步骤为：

于所述第二导电类型轻掺杂体区上淀积绝缘介质材料；

于所述绝缘介质材料上形成具有接触孔图形的第二掩膜层；

通过所述第二掩膜层对所述绝缘介质材料进行刻蚀，刻蚀停止于所述第二导电类型轻掺杂体区的上表面，以同时形成所述元胞区接触孔、覆盖所述元胞区沟槽内多晶硅栅的绝缘介质块以及位于所述终端区的绝缘介质层；其中，所述绝缘介质块和所述多晶硅栅共同填充满所述元胞区沟槽，所述元胞区接触孔同时暴露位于所述元胞区内的第二导电类型轻掺杂体区、所有第一导电类型源区以及所有沟槽内的绝缘介质块，所述绝缘介质层开设有多个终端区接触孔，所述终端区接触孔与所述终端区沟槽一一对应，并暴露所述终端区沟槽内的部分多晶硅栅；

去除所述第二掩膜层。

优选地，在于位于所述元胞区的相邻两个第一导电类型源区之间形成第二导电类型重掺杂体接触区的同时，于被所述终端区接触孔暴露的部分多晶硅栅内形成第二导电类型重掺杂栅接触区，具体步骤为：

于所述第二导电类型轻掺杂体区上形成具有孔注入图形的第三掩膜层；

通过所述第三掩膜层同时对位于所述元胞区的相邻两个第一导电类型源区之间以及被所述终端区接触孔暴露的部分多晶硅栅内进行第二导电类型离子重掺杂，以同时形成所述第二导电类型重掺杂体接触区和所述第二导电类型重掺杂栅接触区；

去除所述第三掩膜层。

优选地，在于所述元胞区接触孔内形成金属源极的同时，于所述绝缘介质层上形成金属栅极，具体步骤为：

于所述第二导电类型轻掺杂体区上形成覆盖所述元胞区接触孔和所述绝缘介质层的金属层；

于所述金属层上形成具有金属电极图形的第四掩膜层；

通过所述第四掩膜层对所述金属层进行刻蚀，以同时形成位于所述元胞区接触孔内的金属源极和位于所述绝缘介质层上的金属栅极；其中，所述金属栅极同时覆盖部分绝缘介质层、所述第二导电类型重掺杂栅接触区并填充满所述终端区接触孔；

去除所述第四掩膜层，从而形成所述沟槽型mos器件。

优选地，所述终端区沟槽的深度大于所述元胞区沟槽的深度。

优选地，所述第一导电类型为n型，所述第二导电类型为p型；或者，所述第一导电类型为p型，所述第二导电类型为n型。

如上所述，本发明的沟槽型mos器件及其制造方法，具有以下有益效果：

本发明的沟槽型mos器件，通过优化器件结构，将元胞区接触孔通过绝缘介质块提前与沟槽隔离，从根本上避免了元胞区接触孔对元胞区沟槽造成的影响，保证了器件的稳定性，同时元胞区接触孔自对准，能够使用更小的元胞区沟槽间距，从而提升了器件密度、降低了导通电阻。

本发明的沟槽型mos器件的制造方法，通过优化制造工艺，对元胞区接触孔的相对位置进行调整，使其不再影响元胞区沟槽，实现了元胞区接触孔的自对准，且不会增加工艺难度，大大缩小了元胞区沟槽间的距离，从而可以进一步提升器件密度，降低导通电阻。

附图说明

图1显示为本发明现有技术中的沟槽型mos器件及其制造方法示意图。

图2显示为本发明第一实施方式的沟槽型mos器件的结构示意图。

图3显示为本发明第二实施方式的沟槽型mos器件的制造方法的流程示意图。

图4～图17显示为本发明第二实施方式的沟槽型mos器件的制造方法的具体步骤示意图。

元件标号说明

1衬底

2外延层

21栅氧化层

22多晶硅栅

23体区

24源区

25体接触区

3氧化层

4金属层

100第一导电类型重掺杂衬底

200第一导电类型轻掺杂外延层

201第一导电类型离子

202第一导电类型源区

203终端区沟槽

204元胞区沟槽

205栅氧化层

206多晶硅栅

207第二导电类型轻掺杂体区

208开口

209第二导电类型重掺杂体接触区

210第二导电类型重掺杂栅接触区

300硬掩膜材料

301第一掩膜层

400绝缘介质材料

401终端区接触孔

402绝缘介质层

403绝缘介质块

404元胞区接触孔

501金属栅极

502金属源极

s1～s9步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2，本发明的第一实施方式涉及一种沟槽型mos器件。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图2所示，本实施方式的沟槽型mos器件至少包括：

第一导电类型重掺杂衬底100，其中，第一导电类型重掺杂衬底100的上方区域通过预先规划划分为元胞区和终端区；

形成于第一导电类型重掺杂衬底100上的第一导电类型轻掺杂外延层200；

间隔形成于第一导电类型轻掺杂外延层200上部的多个第一导电类型源区202以及对应并贯穿第一导电类型源区202的多个沟槽，其中，沟槽包括元胞区沟槽204和终端区沟槽203；

形成于沟槽的侧壁和底部表面的栅氧化层205；

形成于沟槽内的多晶硅栅206；

形成于第一导电类型轻掺杂外延层200上部的第二导电类型轻掺杂体区207，其中，第二导电类型轻掺杂体区207的深度大于第一导电类型源区202的深度，且小于沟槽的深度；

形成于第二导电类型轻掺杂体区207上的一元胞区接触孔404以及覆盖元胞区沟槽204内多晶硅栅206的绝缘介质块403，其中，绝缘介质块403和多晶硅栅206共同填充满元胞区沟槽204，元胞区接触孔404同时暴露位于元胞区内的第二导电类型轻掺杂体区207、所有第一导电类型源区202以及所有沟槽内的绝缘介质块403；

形成于位于元胞区的相邻两个第一导电类型源区202之间的第二导电类型重掺杂体接触区209；

形成于元胞区接触孔404内的金属源极502，其中，金属源极502同时覆盖位于元胞区内的第二导电类型轻掺杂体区207、所有第一导电类型源区202、所有沟槽内的绝缘介质块403以及所有第二导电类型重掺杂体接触区209。

需要说明的是，第一导电类型源区202的宽度大于沟槽的宽度，被沟槽贯穿后剩余的第一导电类型源区202包围在沟槽的上部外缘处。

请继续参阅图2，在本实施方式中，沟槽型mos器件还包括：

形成于第二导电类型轻掺杂体区207上的位于终端区的绝缘介质层402，其中，绝缘介质层402开设有多个终端区接触孔401，终端区接触孔401与终端区沟槽203一一对应，并暴露终端区沟槽203内的部分多晶硅栅206；

形成于被终端区接触孔401暴露的部分多晶硅栅206内的第二导电类型重掺杂栅接触区210；

形成于绝缘介质层402上的金属栅极501，其中，金属栅极501同时覆盖部分绝缘介质层402、第二导电类型重掺杂栅接触区210并填充满终端区接触孔401。

另外，在本实施方式中，终端区沟槽203的深度大于元胞区沟槽204的深度，终端区沟槽203的宽度大于元胞区沟槽204的宽度。

另外，在本实施方式中，第一导电类型为n型，第二导电类型为p型。当然，在其他实施方式中，第一导电类型也可以为p型，第二导电类型也相应可以为n型。

本实施方式的沟槽型mos器件，通过优化器件结构，将元胞区接触孔通过绝缘介质块提前与沟槽隔离，从根本上避免了元胞区接触孔对元胞区沟槽造成的影响，保证了器件的稳定性，同时元胞区接触孔自对准，能够使用更小的元胞区沟槽间距，从而提升了器件密度、降低了导通电阻。

请参阅图3～图17，本发明的第二实施方式涉及一种沟槽型mos器件的制造方法，用于制造本发明第一实施方式的沟槽型mos器件。其中：

如图3所示，本实施方式的沟槽型mos器件的制造方法至少包括如下步骤：

步骤s1，提供一第一导电类型重掺杂衬底100，其中，第一导电类型重掺杂衬底100的上方区域通过预先规划划分为元胞区和终端区，请参阅图4。需要说明的是，第一导电类型重掺杂衬底100为重掺杂第一导电类型离子后的硅衬底，并在整个器件制造完成后作为器件的漏极使用。

步骤s2，于第一导电类型重掺杂衬底100上形成第一导电类型轻掺杂外延层200，请参阅图5。需要说明的是，第一导电类型轻掺杂外延层200为重掺杂第一导电类型离子后的硅外延层。

步骤s3，于第一导电类型轻掺杂外延层200的上部间隔形成多个第一导电类型源区202以及对应并贯穿第一导电类型源区202的多个沟槽，其中，沟槽包括元胞区沟槽204和终端区沟槽203，请参阅图6～图10。

其中，在本实施方式中，步骤s3的具体步骤为：

步骤s31，于第一导电类型轻掺杂外延层200上形成具有沟槽图形的第一掩膜层301，请参阅图6和图7。具体地说，预先于第一导电类型轻掺杂外延层200上淀积硬掩膜材料300，如图6所示；然后根据所需沟槽图形对淀积后的硬掩膜材料300进行光刻和刻蚀，以形成具有沟槽图形的第一掩膜层301，如图7所示。

步骤s32，通过第一掩膜层301对第一导电类型轻掺杂外延层200的上部进行第一导电类型离子201重掺杂，如图8所示；然后进行离子扩散，以间隔形成多个第一导电类型源区202，如图9所示。

步骤s33，继续通过第一掩膜层301对第一导电类型源区202进行刻蚀，刻蚀停止于第一导电类型轻掺杂外延层200中，以形成对应并贯穿第一导电类型源区202的多个沟槽，如图10所示。

步骤s34，去除第一掩膜层301，如图10所示。

步骤s4，于沟槽的侧壁和底部表面形成栅氧化层205，如图11所示。需要说明的是，在形成栅氧化层205之前，需要对沟槽的侧壁和底部表面进行预栅氧，即：预先于沟槽的侧壁和底部表面形成牺牲氧化层，然后将该牺牲氧化层去除，完成预栅氧。

步骤s5，于沟槽内形成多晶硅栅206，如图12所示。具体地说，预先于第一导电类型轻掺杂外延层200上淀积多晶硅材料，且多晶硅材料填充满沟槽，然后对多晶硅材料进行回刻，在第一导电类型轻掺杂外延层200的上表面完全暴露后停止刻蚀，从而形成位于沟槽内的多晶硅栅206。

步骤s6，于第一导电类型轻掺杂外延层200的上部形成第二导电类型轻掺杂体区207，如图13所示，其中，第二导电类型轻掺杂体区207的深度大于第一导电类型源区202的深度，且小于沟槽的深度。需要说明的是，第二导电类型轻掺杂体区207为对第一导电类型轻掺杂外延层200的上半部分进行轻掺杂第二导电类型离子并扩散后的硅外延层。

步骤s7，于第二导电类型轻掺杂体区207上形成一元胞区接触孔404以及覆盖元胞区沟槽204内多晶硅栅206的绝缘介质块403，如图13～图15所示，其中，绝缘介质块403和多晶硅栅206共同填充满元胞区沟槽204，元胞区接触孔404同时暴露位于元胞区内的第二导电类型轻掺杂体区207、所有第一导电类型源区202以及所有沟槽内的绝缘介质块403。同时，请继续参阅图13～图15，在本实施方式中，于第二导电类型轻掺杂体区207上还形成位于终端区的绝缘介质层402，其中，绝缘介质层402开设有多个终端区接触孔401，终端区接触孔401与终端区沟槽203一一对应，并暴露终端区沟槽203内的部分多晶硅栅206。

其中，在本实施方式中，步骤s7的具体步骤为：

步骤s71，于第二导电类型轻掺杂体区207上淀积绝缘介质材料400，如图13和图14所示。具体地说，请参阅图13，预先对元胞区沟槽204内的多晶硅栅206的顶部进行光刻和刻蚀，形成开口208，元胞区沟槽204内还剩余大部分多晶硅栅206；然后于第二导电类型轻掺杂体区207上淀积绝缘介质材料400，绝缘介质材料400填充满开口208，如图14所示。

步骤s72，于绝缘介质材料400上形成具有接触孔图形的第二掩膜层(图中未示出)。具体地说，预先于绝缘介质材料400上淀积第二掩膜层材料；然后根据所需接触孔图形对淀积后的第二掩膜层材料进行光刻和刻蚀，以形成具有接触孔图形的第二掩膜层。

步骤s73，通过第二掩膜层对绝缘介质材料400进行刻蚀，刻蚀停止于第二导电类型轻掺杂体区207的上表面，以同时形成元胞区接触孔404、覆盖元胞区沟槽204内多晶硅栅206的绝缘介质块403以及位于终端区的绝缘介质层402，如图15所示；其中，绝缘介质块403和多晶硅栅206共同填充满元胞区沟槽204，元胞区接触孔404同时暴露位于元胞区内的第二导电类型轻掺杂体区207、所有第一导电类型源区202以及所有沟槽内的绝缘介质块403，绝缘介质层402开设有多个终端区接触孔401，终端区接触孔401与终端区沟槽203一一对应，并暴露终端区沟槽203内的部分多晶硅栅206。

步骤s74，去除第二掩膜层。

步骤s8，于位于元胞区的相邻两个第一导电类型源区202之间形成第二导电类型重掺杂体接触区209，请参阅图16。在本实施方式中，在于位于元胞区的相邻两个第一导电类型源区202之间形成第二导电类型重掺杂体接触区209的同时，于被终端区接触孔401暴露的部分多晶硅栅206内形成第二导电类型重掺杂栅接触区210。

其中，在本实施方式中，步骤s8的具体步骤为：

步骤s81，于第二导电类型轻掺杂体区207上形成具有孔注入图形的第三掩膜层(图中未示出)。具体地说，预先于第二导电类型轻掺杂体区207上淀积第三掩膜层材料，第三掩膜层材料包裹住绝缘介质层402并填充满终端区接触孔401和元胞区接触孔404(即第三掩膜层材料覆盖住元胞区的所有结构)；然后根据所需孔注入图形对淀积后的第三掩膜层材料进行光刻和刻蚀，以形成具有孔注入图形的第三掩膜层。需要说明的是，孔注入图形是指终端区接触孔401和元胞区接触孔404中需要注入掺杂离子的区域的图形。

步骤s82，通过第三掩膜层同时对位于元胞区的相邻两个第一导电类型源区202之间以及被终端区接触孔401暴露的部分多晶硅栅206内进行第二导电类型离子重掺杂，以同时形成第二导电类型重掺杂体接触区209和第二导电类型重掺杂栅接触区210，如图16所示。

步骤s83，去除第三掩膜层。

步骤s9，于元胞区接触孔404内形成金属源极502，请参阅图17，其中，金属源极502同时覆盖位于元胞区内的第二导电类型轻掺杂体区207、所有第一导电类型源区202、所有沟槽内的绝缘介质块403以及所有第二导电类型重掺杂体接触区209。在本实施方式中，在于元胞区接触孔404内形成金属源极502的同时，于绝缘介质层402上形成金属栅极501，其中，金属栅极501同时覆盖部分绝缘介质层402、第二导电类型重掺杂栅接触区210并填充满终端区接触孔40。

其中，在本实施方式中，步骤s9的具体步骤为：

步骤s91，于第二导电类型轻掺杂体区207上形成覆盖元胞区接触孔404和绝缘介质层402的金属层(图中未示出)。需要说明的是，金属层通过金属溅射的方式在第二导电类型轻掺杂体区207上形成，终端区接触孔401和元胞区接触孔404均被金属填充满。

步骤s92，于金属层上形成具有金属电极图形的第四掩膜层(图中未示出)。具体地说，预先于金属层上淀积第四掩膜层材料，然后根据所需金属电极图形对淀积后的第四掩膜层材料进行光刻和刻蚀，以形成具有金属电极图形的第四掩膜层。

步骤s93，通过第四掩膜层对金属层500进行刻蚀，以同时形成位于元胞区接触孔404内的金属源极502和位于绝缘介质层402上的金属栅极501，如图17所示；其中，金属栅极501同时覆盖部分绝缘介质层402、第二导电类型重掺杂栅接触区210并填充满终端区接触孔401。

步骤s94，去除第四掩膜层，从而形成沟槽型mos器件。

另外，在本实施方式中，终端区沟槽203的深度大于元胞区沟槽204的深度。

另外，在本实施方式中，第一导电类型为n型，第一导电类型离子为五价离子，例如p或者as；第二导电类型为p型，第二导电类型离子为三价离子，例如b或者ga。当然，在其他实施方式中，第一导电类型也可以为p型，第二导电类型也相应可以为n型。

本实施方式的沟槽型mos器件的制造方法，通过优化制造工艺，对元胞区接触孔的相对位置进行调整，使其不再影响元胞区沟槽，实现了元胞区接触孔的自对准，且不会增加工艺难度，大大缩小了元胞区沟槽间的距离，从而可以进一步提升器件密度，降低导通电阻。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

不难发现，由于本实施方式用于制造本发明第一实施方式所涉及的沟槽型mos器件，第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

综上所述，本发明的沟槽型mos器件及其制造方法，具有以下有益效果：

本发明的沟槽型mos器件，通过优化器件结构，将元胞区接触孔通过绝缘介质块提前与沟槽隔离，从根本上避免了元胞区接触孔对元胞区沟槽造成的影响，保证了器件的稳定性，同时元胞区接触孔自对准，能够使用更小的元胞区沟槽间距，从而提升了器件密度、降低了导通电阻。

本发明的沟槽型mos器件的制造方法，通过优化制造工艺，对元胞区接触孔的相对位置进行调整，使其不再影响元胞区沟槽，实现了元胞区接触孔的自对准，且不会增加工艺难度，大大缩小了元胞区沟槽间的距离，从而可以进一步提升器件密度，降低导通电阻。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。