电容阵列结构的制作方法

本发明是有关于一种电容阵列结构，且特别是有关于一种可降低与基底或金属绕线之间寄生电容的电容阵列结构。

背景技术

于现今半导体产业中，电容为相当重要而基本的元件。其中，金属-氧化物-金属(metal-oxide-metal，mom)电容结构为一种常见的电容结构，其基本设计为在作为两电极的正金属极板与负金属极板之间充填绝缘介质，而使正金属极板与负金属极板以及其中之绝缘介质可形成一个电容单元。一般而言，在电容结构的设计中，可透过将电极之间的绝缘介质之厚度降低、或者增加电极表面积等方式来提高单位电容值。

除此之外，若将带有寄生电容的电容结构应用至实际电路中，金属极板形成的寄生电容也将影响电路整体效能，因此如何降低引起干扰的寄生电容也为设计电容结构的一个重要考量。随着半导体微型化的需求，如何在现有制程规格下改良电容结构以降低形成干扰的寄生电容已然成为重要的研究课题。尤其是，对于由大量电容组成的电路架构而言，寄生电容更是直接影响电路的整体表现。举例而言，逐次逼近暂存器(successiveapproximationregister，sar)模拟数字转换器(analog-to-digitalconverter，adc)的架构需要带有大量的电容的电容阵列，且电容阵列中大多数电容的其中之一个电极是相互连接的。请参照图1，图1为一种用于saradc的电容阵列的简化电路图。电容阵列电路10包括多个电容c1、c2、c3、…、cn，且各个电容c1、c2、c3、…、cn的其中一端是共电位的。换言之，若电容c1、c2、c3、…、cn为mom电容结构，各个电容c1、c2、c3、…、cn的其中一个金属极可彼此相连且为共电位。因此，若共电位的金属极与周遭的其他物件(像是基底或金属绕线)产生寄生电容，将大幅影响saradc的电路整体效能。

技术实现要素：

有鉴于此，本发明提供一种电容阵列结构，可降低电容单元之上电极所产生的寄生电容以降低干扰。

本发明提供一种电容阵列结构，其包括n个电容单元。每一电容单元包含上电极与下电极，其中这些电容单元沿第一轴向而相邻排列而构成电容列。这些电容单元中的第i个电容单元包括第一金属层、第二金属层，以及第三金属层。第一金属层包括下电极的第一图案化金属部。第二金属层配置于第一金属层上，第二金属层包括下电极的第二图案化金属部以及上电极的第一图案化金属部。第三金属层配置于第二金属层上，且第三金属层包括下电极的第三图案化金属部、下电极的第四图案化金属部，以及上电极的第二图案化金属部。i为不大于n的正整数且n为正整数。下电极的第二图案金属部具有一开口，上电极的第一图案化金属部的一侧暴露在开口，使上电极的第一图案化金属部的所述一侧相邻于第(i-1)个电容单元的下电极。

基于上述，在本发明的电容阵列结构中，各个电容单元的上电极所引起的寄生电容效应可大幅降低，因此本发明的电容阵列结构更适合应用于对寄生电容敏感的电路中。除此之外，本发明的电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结，使得电容阵列可弹性地布局为任意的形状。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1为一种用于saradc的电容阵列的简化电路图。

图2是依据本发明一实施例所绘示的电容阵列结构的示意图。

图3a是依据本发明一实施例所绘示的电容单元的立体示意图。

图3b是依据图3a之实施例所绘示的第一金属层、第二金属层与第三金属层的上视示意图。

图4是依据本发明一实施例所绘示的电容单元的立体示意图。

图5是依据图4的实施例所绘示的电容阵列结构的俯视图。

图6是依据图5的实施例所绘示的电容阵列结构的剖面图。

附图标记说明

10：电容阵列电路

c1、c2、c3、cn：电容

21_1、21_i、21_(i-1)、21_n、51、52、53、54、55、56、57、58、59：电容单元

s1：基底

cr1：电容列

200、500：电容阵列结构

l1_i、l1_(i-1)：第一金属层

l2_i、l2_(i-1)：第二金属层

l3_i、l3_(i-1)：第三金属层

l4_(i-1)：第四金属层

b1_i、b1_(i-1)、b1：下电极的第一图案化金属部

b2_i、b2_(i-1)、b2：下电极的第二图案化金属部

b3_i、b3_(i-1)、b3：下电极的第三图案化金属部

b4_i、b4_(i-1)：下电极的第四图案化金属部

b5_i、b5：下电极的第五图案化金属部

t1_i、t1_(i-1)、t1：上电极的第一图案化金属部

t2_i、t2_(i-1)、t2：上电极的第二图案化金属部

t3_i、t3：上电极的第三图案化金属部

31、32、33、34：连接部

35：长线型部

36：短线型部

a1：开口

e1：上电极的第一图案化金属部的一侧

37：t字部

38：u字部

39：第一线型部

40：第二线型部

41：第三线型部

v1、v3、v4：第一连接通孔

v5、v6、v7：第一连接通孔

d1、d2：冗余电容单元

具体实施方式

下文中参照所附图式来更充分地描述本发明实施例。然而，本发明可以多种不同的形式来实践，并非限制于下文中所述之实施例。此外，在图式中为明确起见，可能将各层与各元件的尺寸以及相对尺寸作夸张的描绘。

图2是依据本发明一实施例所绘示的电容阵列结构的示意图。请参照图2，电容阵列结构200包括n个电容单元21_1～21_n(n为正整数)，而电容单元21_1～21_n沿第一轴向(x轴)而相邻排列而构成一电容列cr1。电容单元21_1～21_n分别为金属-氧化物-金属电容(mom电容)且配置于基底s1上方。每一个电容单元21_1～21_n包含上电极与下电极。需特别说明的是，于本示范性实施例中，每一个电容单元21_1～21_n的上电极的四周围被自己的下电极与相邻电容单元的下电极围绕，如此可避免电容单元21_1～21_n的上电极与基底s1或基底s1上方的走线形成寄生电容。此外，每一个电容单元21_1～21_n的电容值不仅可基于自己的上电极与下电极之间的电容效应而提供，每一个电容单元21_1～21_n的电容值更可基于自己的下电极与相邻电容单元的上电极之间的电容效应而提供。于本示范性实施例中，由于电容单元21_1～21_n的结构与形成电容的原理实质上相同，故在此针对第i个电容单元21_i(i为不大于n的正整数)来做说明如下。

图3a是依据本发明一实施例所绘示的电容单元的立体示意图。请参照图3a，第i个电容单元21_i包括第一金属层l1_i、第二金属层l2_i，以及第三金属层l3_i。第一金属层l1_i、第二金属层l2_i，以及第三金属层l3_i形成电容单元21_i的上电极与下电极(以不同网底图样表示上电极与下电极)。上电极与下电极分别为电容单元21_i中带有不同极性的电极。例如上电极与下电极可分别为正电性与负电性的电极。

第一金属层l1_i、第二金属层l2_i，以及第三金属层l3_i依序沿着第二轴向(z轴)而平行堆迭于基底s1上方。第二轴向(z轴)垂直于基底s1所位于之平面(xy平面)。第一金属层l1_i与第二金属层l2_i之间可由介电材料隔开，第二金属层l2_i与第三金属层l3_i之间由介电材料隔开。介电材料例如是二氧化硅(sio2)或氧化铝(al2o3)等具有高介电常数特性的材料。

第一金属层l1_i包括下电极的第一图案化金属部b1_i。第二金属层l2_i配置于第一金属层l1_i上，第二金属层l2_i包括下电极的第二图案化金属部b2_i与上电极的第一图案化金属部t1_i。第三金属层l3_i配置于第二金属层l2_i上，且第三金属层l3_i包括下电极的第三图案化金属部b3_i、下电极的第四图案化金属部b4_i与上电极的第二图案化金属部t2_i。虽然连接通孔未绘示于图3a，但构成上电极的第一图案化金属部t1_i以及第二图案化金属部t2_i可经由通孔(vias)而彼此电性连接。此外，构成下电极的第一图案化金属部b1_i、第二图案化金属部b2_i、第三图案化金属部b3_i，以及、第四图案化金属部b4_i亦可经由通孔而彼此电性连接。

于本示范性实施例中，第(i-1)个电容单元21_(i-1)设置于第i个电容单元21_i旁边，且第(i-1)个电容单元21_(i-1)的结构相同于第i个电容单元21_i的结构。也就是说，第(i-1)个电容单元21_(i-1)同样包括第一金属层l1_(i-1)、第二金属层l2_(i-1)，以及第三金属层l3_(i-1)。第一金属层l1_(i-1)、第二金属层l2_(i-1)，以及第三金属层l3_(i-1)形成电容单元21_(i-1)的上电极与下电极(以不同网底图样表示上电极与下电极)。第一金属层l1_(i-1)、第二金属层l2_(i-1)，以及第三金属层l3_(i-1)依序沿着第二轴向(z轴)而平行堆迭于基底s1上方。

在第(i-1)个电容单元21_(i-1)中，第一金属层l1_(i-1)包括下电极的第一图案化金属部b1_(i-1)。第二金属层l2_(i-1)配置于第一金属层l1_(i-1)上，第二金属层l2_(i-1)包括下电极的第二图案化金属部b2_(i-1)与上电极的第一图案化金属部t1_(i-1)。第三金属层l3_(i-1)配置于第二金属层l2_(i-1)上，且第三金属层l3_(i-1)包括下电极的第三图案化金属部b3_(i-1)、下电极的第四图案化金属部b4_(i-1)与上电极的第二图案化金属部t1_(i-1)。

于本示范性实施例中，第i个电容单元21_i的下电极的第二图案金属部b2_i具有开口a1，上电极的第一图案化金属部t1_i的一侧e1暴露在开口a1，使上电极的第一图案化金属部t1_i的所述一侧e1相邻于第(i-1)个电容单元21_(i-1)的下电极。详细而言，基于第i个电容单元21_i的第二金属层l2_i相邻设置于第i个电容单元21_(i-1)的第二金属层l2_(i-1)的旁边，且第i个电容单元21_i的上电极的第一图案化金属部t1_i将相邻于第(i-1)个电容单元21_(i-1)的下电极的第二图案化金属部b1_(i-1)。如此一来，除了第i个电容单元21_i的下电极与上电极之间可形成电容之外，且第i个电容单元21_i的上电极的第一图案化金属部t1_i与第(i-1)个电容单元21_(i-1)的下电极的第二图案化金属部b1_(i-1)之间也可形成电容。

于本示范性实施例中，第i个电容单元21_i的上电极的第二图案化金属部t2_i相邻设置于下电极的第三图案化金属部b3_i的一侧。此外，上述第i个电容单元21_i的上电极的第二图案化金属部t2_i相邻设置于下电极的第四图案化金属部b4_i的一侧。如此一来，第i个电容单元21_i的上电极的第二图案化金属部t2_i将相邻于第(i-1)个电容单元21_(i-1)的下电极。详细而言，基于第i个电容单元21_i的第三金属层l3_i相邻设置于第(i-1)个电容单元21_(i-1)的第三金属层l3_(i-1)的旁边，第i个电容单元21_i的上电极的第二图案化金属部t2_i将相邻于第(i-1)个电容单元21_(i-1)的下电极的第三图案化金属部b3_(i-1)与第四图案化金属部b4_(i-1)。如此一来，第i个电容单元21_i的上电极的第二图案化金属部t2_i与第(i-1)个电容单元21_(i-1)的下电极的第三图案化金属部b3_(i-1)与第四图案化金属部b4_(i-1)之间也可形成电容。

另外，虽然未绘示于图3a，但依据上述说明可知，第(i+1)个电容单元21_(i+1)设置于第i个电容单元21_i旁边，且第(i+1)个电容单元21_(i+1)的结构相同于第i个电容单元21_i的结构。因此，第(i+1)个电容单元21_(i+1)的上电极与第i个电容单元21_i的下电极之间也可形成电容。

图3b是依据图3a之实施例所绘示的第一金属层、第二金属层与第三金属层的上视示意图。请参照图3b，上电极的第二图案化金属部t2_i包括长线型部35、短线型部36，以及多个连接部31、32、33、34。长线型部35垂直于短线型部36，且短线型部36与长线型部35相交于长线型部35的两端之间的交点上。连接部31位于短线型部36与长线型部35的交点旁，连接部33、34分别位于长线型部的所述两端上，且连接部32位于短线型部36的一端上。如此，电容单元21_i可经由向外凸出的连接部31、32、33、34而与不同的方向上的其他电容单元相连接。请合并参照图3a与图3b的范例，第i个电容单元21_i的第二图案化金属部t2_i可透过连接部31而与第(i-1)个电容单元21_(i-1)的第二图案化金属部t2_(i-1)相连。如此一来，于电路运作过程中，第i个电容单元21_i的上电极与第(i-1)个电容单元21_(i-1)的上电极共电位。

请再参照图3b，下电极的第三图案化金属部b3_i的上视图案与下电极的第四图案化金属部b4_i的上视图案相同，且下电极的第三图案化金属部b3_i与下电极的第四图案化金属部b4_i分别位于上电极的第二图案化金属部t2_i的短线型部36的相异两侧。并且，上电极的第二图案化金属部t2_i相邻设置于下电极的第三图案化金属部b3_i的一侧，上电极的第二图案化金属部t2_i相邻设置于下电极的第四图案化金属部b4_i的一侧。也就是说，上电极的第二图案化金属部t2_i的长线型部35与下电极的第三图案化金属部b3_i以及下电极的第四图案化金属部b4_i并列排列。如此一来，请合并参照图3a与图3b的范例，上电极的第二图案化金属部t2_i的长线型部35的一侧将相邻于第(i-1)个电容单元21_(i-1)的下电极。

请再参照图3b，下电极的第二图案化金属部b2_i包括第一线型部39、第二线型部40以及第三线型部41，且第一线型部39与第三线型部41平行设置。第一线型部39与第三线型部41分别连接于第二线型部40的两端，开口a1形成于第一线型部39以及第三线型部41之间。上电极的第一金属部t1_i呈现长条状并位于第一线型部39以及第三线型部41之间。如此一来，请合并参照图3a与图3b的范例，上电极的第二图案化金属部t1_i的一侧e1将相邻于第(i-1)个电容单元21_(i-1)的下电极。此外，下电极的第一图案化金属部b1_i包括t字部37与u字部38，t字部37的脚部延伸至u字部38内而垂直相交于u字部38的底部，t字部37的头部位于u字部38内。

于本示范性范例中，下电极的第一图案化金属部b1_i、下电极的第二图案化金属部b2_i、下电极的第三图案化金属部b3_i，以及下电极的第四图案化金属部b4_i经由多个第一连接通孔v1、v2、v3、v4而电性连接。上电极的第一图案化金属部t1_i以及上电极的第二图案化金属部t2_i经由多个第二连接通孔v5、v6、v7而电性连接。基于上述配置，上电极的第一图案化金属部t1_i被包夹于下电极的第一图案化金属部b1_i与上电极的第二图案化金属部t2_i的长线型部35之间。

在图3a与图3b的实施例中是以电容单元包括三层金属层为例进行说明，但本发明不限于此。在提升电容值的考量下，可重复配置多层与第二金属层形状相同的其他金属层于第一金属层与第三金属层之间。以下将列举一实施例说明之。

图4是依据本发明一实施例所绘示的电容单元的立体示意图。请参照图4，除了包括第一金属层l1_i、第二金属层l2_i，以及第三金属层l3_i之外，第i个电容单元21_i更包括第四金属层l4_i。第四金属层l4_i配置于第二金属层l2_i与第三金属层l3_i之间，第四金属层l4_i包括上电极的第三图案化金属部t3_i以及下电极的第五图案化金属部b5_i。上电极的第三图案化金属部t3_i的上视图案相同于上电极的该第一图案化金属部t1_i，且下电极的第五图案化金属部b5_i的上视图案相同于下电极的第二图案化金属部b2_i。上电极的第三图案化金属部t3_i也将经由通孔与上电极的其他部位(即上电极的第一图案化金属部t1_i以及上电极的第二图案化金属部t2_i)相连，下电极的第五图案化金属部b5_i也将经由通孔与下电极的其他部位(即下电极的第二图案化金属部b2_i、下电极的第三图案化金属部b3_i以及下电极的第四图案化金属部b4_i)相连。

图5是依据图4的实施例所绘示的电容阵列结构的俯视图。请参照图5，电容阵列结构500包括多个如图4所示的电容单元，这些电容单元呈现阵列排列。具体而言，这些电容单元可透过上电极的连接部而彼此相连，从而呈现阵列排列。再者，电容阵列结构500的阵列外围可布置有多个冗余电容单元包围电容阵列结构。举例而言，七个电容单元51、52、53、54、55、56、57可沿x轴排列而形成一电容列，并且由电容单元51～57形成的电容列的两端分别设置有冗余电容单元d1、d2。此外，两个电容单元58、59亦可沿着x轴排列而形成另一电容列，并且由电容单元58、59形成的电容列的两端分别设置有冗余电容单元d3、d4。电容单元58的上电极在y方向上与电容单元53的上电极电性连接，且电容单元59的上电极在y方向上与电容单元54的上电极电性连接。于图5的范例中，形成电容列的各电容单元51～57的上电极延x方向而彼此电性连接，形成电容列的电容单元58～59的上电极延x方向而彼此电性连接。此外，电容单元58的上电极与电容单元53的上电极电性连接，且电容单元59的上电极与电容单元54的上电极电性连接。值得注意的是，如图5的范例所示，冗余电容单元d1、d2的上电极分别不与电容单元51、57的上电极电性连接，且冗余电容单元d3、d4的上电极分别不与电容单元58、59的上电极电性连接。综上所述，本发明的电容阵列结构500可透过各电容单元的连接部而弹性地布局为任意形状的电容阵列。然而，图5的排列方式仅为示范性说明，电容单元的数量与排列方式可视实际应用而设计。

基于图2至图4的说明可知，透过本发明之电容单元的阵列排列与形状配置，各个电容单元的上电极的底部与四周围皆被自己的下电极与相邻电容单元的下电极包围，以降低各个电容单元的上电极与周遭的其他物件(像是基底或金属绕线)所形成的寄生电容。此外，各个电容单元的下电极不仅可与自己的上电极之间形成电容来提供电容值，各个电容单元的下电极更可与相邻电容单元的上电极之间形成电容来提供电容值。

详细而言，图6是依据图5的实施例所绘示的电容阵列结构的剖面图。请参照图6，图6为图5之电容阵列结构沿着x-x’线的剖面图。电容单元51、52、53、54、55、56、57沿着x方向依序排列而形成一电容列，且冗余电容单元d1、d2分别排列于此电容列的两端。电容单元51、52、53、54、55、56、57的上电极可连接t端而耦接相同的第一操作电压，电容单元51、52、53、54、55、56的下电极依序分别连接至b5端、b4端、b2端、b0端、b1端、b3端。需注意的是，电容单元57的下电极与冗余电容单元d1的下电极连接至相同的b6端。冗余电容单元d1的上电极连接至d端而耦接预定参考电压。冗余电容单元d2的上电极与下电极均连接至前述d端而耦接预定参考电压。

在本实施例中，每一个电容单元51、52、53、54、55、56、57可提供相同的单位电容值，若透过第一金属层下方的金属走线来连接这些电容单元的下电极可提供多倍数的单位电容值。举例而言，若电容单元53的b2端与电容单元52的b4端相连，则电容单元53与电容单元52可合并作为电路里可提供两倍单位电容值的一个电容元件。以下将详述每一电容单元可提供之电容值。

请参照图6，电容单元55的上电极可与电容单元55自己的下电极形成电容。如图所示，电容单元55的下电极的第一图案化金属部b1可与电容单元55内的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的下电极的第一图案化金属部b1也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第二图案化金属部b2可与电容单元55内的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的第二图案化金属部b2也可与电容单元55内的下电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第三图案化金属部b3可与电容单元55内的上电极的第二图案化金属部t2之间形成电容，且上述电容单元55的下电极的第三图案化金属部b3也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t1、t3)之间形成电容。此外，电容单元55的下电极的第五图案化金属部b5可与电容单元55内的上电极的第三图案化金属部t3之间形成电容，且上述电容单元55的下电极的第五图案化金属部b5也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t1、t2)之间形成电容。简言之，电容单元55可透过自身下电极(如图案化金属部b1、b2、b3、b5)与自身上电极(如图案化金属部t1、t2、t3)而提供电容。在此，将上述自身下电极与自身上电极可提供的电容值称为内电容ci。

除了上述的内电容ci之外，电容单元55的下电极也可与相邻的电容单元56的上电极之间形成电容，进而提供电容单元的电容值。举例而言，电容单元55的下电极的第一图案化金属部b1可与电容单元56的上电极的第一图案化金属部t1之间形成电容，且电容单元55的下电极的第一图案化金属部b1也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属t2、t3)之间形成电容。此外，电容单元55的下电极的第二图案化金属部b2可与相邻电容单元56的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的下电极的第二图案化金属部b2也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第三图案化金属部b3可与电容单元56的上电极的第二图案化金属部t2之间形成电容，且上述电容单元55的下电极的第三图案化金属部b3也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t1、t3)之间形成电容。此外，电容单元55的下电极的第五图案化金属部b5可与电容单元56的上电极的第三图案化金属部t3之间形成电容，且上述电容单元55的下电极的第五图案化金属部b5也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t1、t2)之间形成电容。简言之，电容单元55可透过自身下电极(如图案化金属部b1、b2、b3、b5)与相邻电容单元56的上电极(如图案化金属部t1、t2、t3)形成电容。在此，将上述自身下电极与相邻电容单元的上电极形成电容可提供的电容值称为外电容ce。值得注意的是，依据本实施例的设置方式，电容单元54的下电极已经将电容单元54的上电极与电容单元55的下电极隔离，因此电容单元55的下电极不会与电容单元54的上电极形成电容。

以上为电容单元55可提供的内电容ci以及外电容ce的说明。因此，电容单元55可提供的电容值c为内电容加外电容。亦即，c＝ci+ce。相似的，电容单元51、52、53、54、56也可分别提供相同的电容值c。

电容单元57可提供的内电容ci与上述内容相似，就不再次赘述，以下将详述电容单元57可提供的外电容ce的说明。由于电容单元57右方设置了冗余电容单元d2，且于电路实际操作过程中，冗余电容单元d2的上电极与下电极连接至d端而耦接预定参考电压。此外，冗余电容单元d1的上电极连接至d端而耦接预定参考电压，冗余电容单元d1的下电极连接b6端而耦接与电容单元57的下电极相同的电压。因此，电容单元57的下电极虽然无法与冗余电容单元d2的上电极形成电容，但电容单元57的下电极可透过与冗余电容单元d1耦接相同的b6端(代表电容单元57的下电极与电容单元d1的下电极共电位)，使电容单元57的下电极可基于冗余电容单元d1的下电极与电容单元51的上电极形成电容而可产生外电容ce。换言之，冗余电容单元d1的下电极与电容单元51的上电极形成的电容可作为电容单元57的外电容。也就是说，电容单元57可提供的电容值与其余电容单元51～56相同，皆为c＝ci+ce。

综上所述，在本发明的电容阵列结构中，电容单元的下电极除了与自身电容单元的上电极形成电容之外，还可与相邻的电容单元的上电极形成电容。除此之外，依据本发明的电容阵列结构，各电容单元的上电极透过冗余电容的隔绝，不易与基底或其他金属绕线形成寄生电容，因此本发明的金属-氧化层-金属电容更适合用于对寄生电敏感的电路中。也就是说，本发明之电容阵列结构能具有更小的寄生电容干扰，且每一电容单元可提供的电容值一致，以确保电路可更稳定的工作。基于电容单元的下电极可同时与自己的上电极以及邻近电容单元的上电极形成电容，本发明的电容单元可在确保提供一定电容值的情况下具有较小的布局面积。另一方面，本发明的电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结，使得电容阵列可弹性地布局为任意的形状。此外，基于本发明之各金属层的几何图形结构，各电容单元可在确保提供一定电容值的情况下以高密度的方式排列于基底上。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。