一种8位元高精度dac电流源阵列及其布局方法
【专利摘要】本发明提供了一种8位元高精度DAC电流源阵列及其的布局方法，减小了DAC电流源阵列中相邻元件间的相依性，避免了二阶梯度误差的累积，将梯度误差平均的分配到了每一颗元件上，可以很好的提升电路的线性度。进一步产生的同重心布局，能够抵消一阶梯度误差的影响。本发明在保证高转换精度，高速度的同时，还能够减小由于系统性误差和随机性误差造成的电流源阵列不匹配，使DAC电路具有较好的单调性，失调误差，微分非线性误差（DNL），积分非线性误差（INL），无杂散动态范围（SFDR）以及信噪比（SNR）。
【专利说明】
一种8位元高精度DAC电流源阵列及其布局方法
技术领域
[0001]本发明属于电流舵型数模转换器的电流源阵列布局技术领域，具体涉及适用于8位元温度计码的电流源阵列及布局方法。
【背景技术】
[0002]DAC即数模转换器(Digital-to- Analog Converter),对该模块的研究和应用主要集中在电流源结构的研究，其重点和难点在研究其不匹配性，匹配良好的DAC具有良好的静态与动态特征，可以应用于需要高灵敏度的雷达，通信，电子对抗等电子系统中。而DAC的不匹配包括随机性不匹配和系统性不匹配两种情况，随机误差主要由一些随机因素造成，例如元件尺寸，掺杂，氧化层厚度及其他影响元件参数的微观波动，通常可以通过增加元件面积的方式来降低随机性不匹配给电路带来的不利影响；系统误差又称为梯度误差，是由于工艺中的工艺异变，接触电阻，电流的不均匀流动，扩散的相互影响，机械应力，温度梯度等因素造成的。随着版图面积的提升，系统性不匹配对电路的影响会变得越来越严重，这时就需要一个精确的布局来消除系统性不匹配的影响。因此，电流源的版图布局至关重要，直接影响该模块的性能指标。
[0003]传统电流源阵列布局如图1所示，沿中心线对称均匀分布，对称布局在一定程度上减小了二阶梯度误差的影响，但是相邻元件的相关性太强，这样会造成梯度误差的累积，图9是传统布局图1NL的MATLAB模拟，图11是传统布局图DNL的MATLAB模拟，从图9、图11中可以明显看出，梯度误差的累积使得INL、DNL随着输入数字码的增加不断的提升，起伏较大。因此，目前的传统电流源阵列布局梯度误差较大，存在较为严重的系统不匹配问题。
【发明内容】
[0004]为解决上述问题，本发明公开了一种电流源阵列的布局方法，应用于8位元高精度DAC电流源，明显改善了误差累积现象。
[0005]为了达到上述目的，本发明提供如下技术方案:
一种8位元高精度DAC电流源阵列的布局方法，包括如下步骤:
步骤I，生成8*8子阵列Z的第一行数字，将256与255数字摆放在子阵列Z第一行的左右两端，然后向第一行中间生成逐渐变小的3对数字，每对数字中左边的数字为其左方数字减4，右边的数字为其右方数字减4，得到第一行8个数字;将第一行中的每一个数字减去64三次，分别得到第二行、第三行和第四行数字，得到前四行4*8数字阵列Zl;
将Zl向下镜像，将得到的镜像阵列里的每个数字分别减去16，得到另一个4*8的子阵列Z2，Z1在上、Z2在下共同组成子阵列Z;
步骤2:将子阵列Z顺时针旋转180°，得到子阵列A;
步骤3:将子阵列Z中的数字分别减去2，得到子阵列B;
步骤4:将子阵列Z中的数字分别减去32后向右做镜像得到子阵列C;
步骤5:将子阵列Z中的数字分别减去34后向下做镜像得到子阵列D; 步骤6:将D阵列设置在左上角，B阵列设置在右上角，A阵列设置在左下角，C阵列设置在右下角，得到最终的16*16阵列；
步骤7:按照阵列中的数字将相应的元件摆放在对应的位置上；
步骤8:在阵列周围摆放du_y保护元件。
[0006]进一步的，所述步骤6包括如下步骤:得到最终的阵列之后，将最终阵列分别向右、向下镜像，得到同重心布局。
[0007]本发明还提供了一种8位元高精度DAC电流源阵列，由A、B、C、D四个8*8数字阵列组成，阵列数字上摆放着相应的元件所述D阵列位于左上角，B阵列位于右上角，A阵列位于左下角，C阵列位于右下角，阵列周围摆放有du_y保护元件；
所述0阵列第一行为206，202，198，194，193，197，201，205，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行加16，第六行、第七行、第八行分别为第五行加64、128、192;
B阵列第一行为254，250，246，242，241，245，249，253，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行减16，第六行、第七行、第八行分别为第五行加64、128、192;
A阵列第一行为239，235，231，227,228,232,236，240，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行加16，第六行、第七行、第八行分别为第五行加64、128、192;
〇阵列第一行为223，219，215，211，212，216，220，224，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行减16，第六行、第七行、第八行分别为第五行加64、128、192。
[0008]进一步的，由A、B、C、D组成的阵列向右、向下镜像，产生同重心布局，将同一数字对应的元件分为四份，彼此串联，并分别摆放在相应的数字位置上。
[0009]与现有技术相比，本发明具有如下优点和有益效果:
本发明布局方法减小了 DAC电流源阵列中相邻元件间的相依性，避免了二阶梯度误差的累积，将梯度误差平均的分配到了每一颗元件上，可以很好的提升电路的线性度。进一步产生的同重心布局，能够抵消一阶梯度误差的影响。本发明在保证高转换精度，高速度的同时，还能够减小由于系统性误差和随机性误差造成的电流源阵列不匹配，使DAC电路具有较好的单调性，失调误差，微分非线性误差(DNL)，积分非线性误差(INL)，无杂散动态范围(SFDR)以及信噪比(SNR)。
【附图说明】
[0010]图1为传统电流源阵列布局图；
图2为子阵列Z生成流程图；
图3为子阵列A示意图；
图4为子阵列B示意图；
图5为子阵列C示意图；
图6为子阵列D不意图；
图7为子阵列排布图； 图8为本发明方法产生的高精度电流源阵列布局图；
图9为经过同重心布局后得到的高精度电流源阵列布局图；
图10为传统电流源阵列布局图1NL的MATLAB模拟；
图11为本发明方法产生的高精度布局图1NL的MATLAB模拟；
图12为传统电流源阵列布局图DNL的MATLAB模拟；
图13为本发明方法产生的高精度布局图DNL的MATLAB模拟。
【具体实施方式】
[0011]以下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述【具体实施方式】仅用于说明本发明而不用于限制本发明的范围。
[0012]8位的温度计码DAC电流源阵列共需要256颗电流源元件，组成一个16*16的阵列，本发明首先生成一个等待旋转，镜像，替代等变换的8*8子阵列Z，并将其通过多次变换后得到各个8*8子阵列后按照特定的位置关系组合成最终阵列，本发明通过以下步骤布局8位元高精度DAC电流源阵列:
步骤1:生成8*8(行*列)子阵列Z。
[0013]先生成第一行数字:将256与255数字摆放在子阵列Z第一行的左右两端，然后向中间成对摆放数字，具体地说，每次摆放的一对数字中左边的数字为其左方数字减4，右边的数字为其右方数字减4，摆好第一行8个数字后，以Z阵列纵向中线为界，中线左右两边各为等差数列，差值为4。
[0014]生成第二行数字:将第一行中的每一个数字减去64，得到第二行数字。
[0015]生成第三行数字:将第二行中的每一个数字减去64，得到第三行数字。
[0016]生成第四行数字:将第三行中的每一个数字减去64，得到第四行数字。由此得到前四行4*8数字阵列Zl。
[0017]将该4*8的子阵列向下镜像，将得到的镜像阵列里的每个数字分别减去16，得到另一个4*8的子阵列Z221和Z2两个子阵列共同组成子阵列Z，如图2所示。
[0018]步骤2:将子阵列Z顺时针旋转180°，得到子阵列A，如图3所示。
[0019]步骤3:将子阵列Z中的数字分别减去2，得到子阵列B，如图4所示。
[0020]步骤4:将子阵列Z中的数字分别减去32，然后向右做镜像得到子阵列C，如图5所不O
[0021]步骤5:将子阵列Z中的数字分别减去34，然后向下做镜像得到子阵列D，如图6所不O
[0022]步骤6:如图7所示排布子阵列A，B，C，D，即得到最终的16*16阵列，如图8所示。
[0023]最终阵列包括位于左上角的D阵列，位于右上角的B阵列，位于左下角的A阵列，位于右下角的C阵列。上述A，B，C，D阵列均为8*8阵列。
[0024]具体地说，D阵列第一行为206，202，198，194，193，197，201，205，第二行为第一行减去64，第三行为第二行减去64，第四行为第三行减去64，第五行为第四行加16，第六行为第五行加64，第七行为第六行加64，第八行为第七行加64。
[0025]B 阵列第一行为 254，250，246,242,241,245，249，253，第二行为第一行减去 64，第三行为第二行减去64，第四行为第三行减去64，第五行为第四行减16，第六行为第五行加64，第七行为第六行加64，第八行为第七行加64。
[0026]A阵列第一行为239，235，231，227，228，232，236，240，第二行为第一行减去64，第三行为第二行减去64，第四行为第三行减去64，第五行为第四行加16，第六行为第五行加64，第七行为第六行加64，第八行为第七行加64。
[0027]C 阵列第一行为 223，219，215，211，212，216，220，224，第二行为第一行减去 64，第三行为第二行减去64，第四行为第三行减去64，第五行为第四行减16，第六行为第五行加64，第七行为第六行加64，第八行为第七行加64。
[0028]步骤7:按照阵列中的数字排列对应的电路元件，将相应的电流源元件摆放在对应数字的位置上。
[0029]步骤8:在阵列周围还需摆放dummy保护元件。同时，在实际版图的绘制中还要注意IR Drop的影响，可以利用二进制树的方式平均每一个元件上的IR Drop。
[0030]在数字输入码从全O逐步递增到全I的过程中，电流源依次打开，使用本电流源阵列。
[0031]更进一步的，在步骤6得到最终的阵列之后，将最终阵列分别向右、向下镜像，产生如图9所示的同重心布局，之后按照同重心布局排列电路元件，将同一数字对应的元件分为四份，彼此串联，并分别摆放在相应的数字位置上，随后再执行步骤8，能够有效抵消一阶梯度误差的影响。
[0032]图1O为本发明方法产生的高精度布局图1NL的MATLAB模拟，图12为本发明方法产生的高精度布局图DNL的MATLAB模拟，从图10和图12中可以明显的看到，与图9和图11相比，本发明阵列误差累积的现象得到显著改善。
[0033]本发明方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
【主权项】
1.一种8位元高精度DAC电流源阵列的布局方法，其特征在于，包括如下步骤: 步骤I，生成8*8子阵列Z的第一行数字，将256与255数字摆放在子阵列Z第一行的左右两端，然后向第一行中间生成逐渐变小的3对数字，每对数字中左边的数字为其左方数字减4，右边的数字为其右方数字减4，得到第一行8个数字;将第一行中的每一个数字减去64三次，分别得到第二行、第三行和第四行数字，得到前四行4*8数字阵列Zl; 将Zl向下镜像，将得到的镜像阵列里的每个数字分别减去16，得到另一个4*8的子阵列Z2，Z1在上、Z2在下共同组成子阵列Z; 步骤2:将子阵列Z顺时针旋转180°，得到子阵列A; 步骤3:将子阵列Z中的数字分别减去2，得到子阵列B; 步骤4:将子阵列Z中的数字分别减去32后向右做镜像得到子阵列C; 步骤5:将子阵列Z中的数字分别减去34后向下做镜像得到子阵列D; 步骤6:将D阵列设置在左上角，B阵列设置在右上角，A阵列设置在左下角，C阵列设置在右下角，得到最终的16*16阵列； 步骤7:按照阵列中的数字将相应的元件摆放在对应的位置上； 步骤8:在阵列周围摆放du_y保护元件。2.根据权利要求1所述的8位元高精度DAC电流源阵列的布局方法，其特征在于，所述步骤6包括如下步骤:得到最终的阵列之后，将最终阵列分别向右、向下镜像，得到同重心布局。3.—种8位元高精度DAC电流源阵列，其特征在于:由A、B、C、D四个8*8数字阵列组成，阵列数字上摆放着相应的元件所述D阵列位于左上角，B阵列位于右上角，A阵列位于左下角，C阵列位于右下角，阵列周围摆放有dummy保护元件； 所述D阵列第一行为206，202，198，194，193，197，201，205，第二行、第三行、第四行分另Ij为第一行减去64、128、192，第五行为第四行加16，第六行、第七行、第八行分别为第五行加64、128、192; B阵列第一行为254，250，246,242,241,245，249，253，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行减16，第六行、第七行、第八行分别为第五行加64、128、192; A阵列第一行为239,235,231,227，228，232，236，240，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行加16，第六行、第七行、第八行分别为第五行加64、128、192; C阵列第一行为223，219，215，211，212，216，220，224，第二行、第三行、第四行分别为第一行减去64、128、192，第五行为第四行减16，第六行、第七行、第八行分别为第五行加64、128、192。4.根据权利要求3所述的8位元高精度DAC电流源阵列，其特征在于:由A、B、C、D组成的阵列向右、向下镜像，产生同重心布局，将同一数字对应的元件分为四份彼此串联后，分别摆放在相应的数字位置上。
【文档编号】H03M1/66GK105897274SQ201610030348
【公开日】2016年8月24日
【申请日】2016年1月18日
【发明人】孙玉龙, 武鹏斌
【申请人】南京德睿智芯电子科技有限公司