一种半导体器件及其制作方法、电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术：

在集成电路制造中不仅需要形成诸如nmos、pmos、cmos等各种晶体管器件，而且还需要形成互连结构来实现这些器件之间以及器件与外部信号之间的连接。当制作完互连结构后，即在其上形成用于与封装基板连接的焊盘和覆盖器件互连结构并暴露焊盘的钝化层。

目前常用的一种焊盘(pad)设计是双固体盘(tm、tm-1)设计以及铜线键合。示例性地，如图1a和图1b所示，这种焊盘结构在拟形成焊盘105的区域的下方，在次顶部金属层(tm-1)和顶部金属层(tm)上分别形成第一金属盘101和第二金属盘103，第一金属盘101和第二金属盘103为实心盘状结构，如图1b中所示的第二金属盘103，其可以为矩形、圆形、六边形等各种合适的形状，第一金属盘101和第二金属盘103的面积比焊盘105的面积大。第一金属盘101和第二金属盘103通过填充有金属(例如铜)的顶部通孔102连接，在顶部金属层上形成有覆盖第二金属盘103的第一钝化层104，第一钝化层104中形成有暴露拟形成焊盘区域的开口，焊盘105形成在所述开口中以及第一钝化层104表面靠近所述开口的部分上，在所述第一钝化层104上形成有第二钝化层106，第二钝化层106中形成有暴露所述焊盘105的开口107。在第一金属盘101下方形成有下方的金属层以及衬底和器件，在此简单表示为金属层100。

然而，这种焊盘结构第一金属盘101和顶部通孔102之间粘附力(也即次顶部金属层(tm-1)和顶部通孔之间的粘附力)比较脆弱，在后续封装引线键合过程中由于应力作用容易遭受焊盘剥落的风险，即图1a中虚线所示区域次第一金属盘101和顶部通孔102之间裂开，使得上方的第二金属盘103和焊盘105剥落或者变形。

因此，需要提出一种新的半导体器件及其制作方法、电子装置，以至少部分地解决上述问题。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种半导体器件，其可以提高次顶部金属层和顶部通孔之间的粘附力，降低焊盘剥落的风险。

为了克服目前存在的问题，本发明一方面提供一种半导体器件，其包括：第一金属盘、顶部通孔、第二金属盘、焊盘、第一钝化层和第二钝化层，其中：

所述第一金属盘形成在次顶部金属层中位于焊盘下方的区域；

所述顶部通孔形成在所述第一金属盘和第二金属盘之间，并且填充有导电材料，以电连接所述第一金属盘和第二金属盘；

所述第二金属盘位于所述顶部通孔之上，且形成在顶部金属层中位于焊盘下方的区域；

所述第一钝化层覆盖所述顶部金属层，并且具有暴露所述焊盘的第一开口；所述第二钝化层形成在所述第一钝化层之上，并且具有暴露所述焊盘的第二开口，

其中，所述顶部通孔包括第一顶部通孔和第二顶部通孔，所述第一顶部通孔位于所述第二开口的下方，所述第二顶部通孔位于所述第二开口外侧对应的位置处，并且所述第一顶部通孔的尺寸大于所述第二顶部通孔的尺寸。

进一步地，所述第一顶部通孔的尺寸比所述第二顶部通孔的尺寸大0～40％。

进一步地，所述焊盘包括位于所述第一开口中的主体部和位于所述第一钝化层表面的延伸部。

进一步地，所述第一金属盘和第二金属盘的面积大于所述焊盘的面积。

进一步地，所述第一金属盘与所述第二金属盘之间通过介质层隔离，所述顶部通孔穿过所述介质层。

根据本发明的半导体器件，通过增大暴露焊盘的开口下方所对应的顶部通孔的尺寸来增加顶部通孔和次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

进一步地，根据本发明的半导体器件，仅改变暴露焊盘的开口下方所对应的顶部通孔的尺寸，而位于暴露焊盘的开口之外的顶部通孔仍然采用工艺和设计确定的标准尺寸，这样可以降低工艺风险，提高器件良率。此外，需要增大尺寸的顶部通孔可以通过逻辑运算确定，简单方便。

本发明另一方面提供一种半导体器件的制作方法，包括：

提供半导体衬底，在所述半导体衬底上形成第一金属盘，所述第一金属盘形成在次顶部金属层中位于拟形成的焊盘下方的区域；

形成顶部通孔，所述顶部通孔位于所述第一金属盘之上，并且填充有导电材料；

形成第二金属盘，所述第二金属盘位于所述顶部通孔之上，且形成在顶部金属层中位于拟形成的焊盘下方的区域，并通过所述顶部通孔与所述第一金属盘连接；

形成覆盖所述顶部金属层的第一钝化层，所述第一钝化层具有暴露所述第二金属盘的一部分的第一开口；

在所述第一开口中的所述第二金属盘之上形成焊盘；

在所述第一钝化层之上形成第二钝化层，所述第二钝化层具有暴露所述焊盘的第二开口，

其中，所述顶部通孔包括第一顶部通孔和第二顶部通孔，所述第一顶部通孔位于所述第二开口的下方，所述第二顶部通孔位于所述第二开口外侧对应的位置处，并且所述第一顶部通孔的尺寸大于所述第二顶部通孔的尺寸。

进一步地，所述第一顶部通孔的尺寸比所述第二顶部通孔的尺寸大0～40％。

进一步地，所述焊盘包括位于所述第一开口中的主体部和位于所述第一钝化层表面的延伸部。

进一步地，所述第一金属盘与所述第二金属盘之间通过介质层隔离，所述顶部通孔穿过所述介质层。

根据本发明的半导体器件的制作方法，通过增大暴露焊盘的开口下方所对应的顶部通孔的尺寸来增加顶部通孔和次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

进一步地，根据本发明的半导体器件的制作方法，仅改变暴露焊盘的开口下方所对应的顶部通孔的尺寸，而位于暴露焊盘的开口之外的顶部通孔仍然采用工艺和设计确定的标准尺寸，这样可以降低工艺风险，提高器件良率。此外，需要增大尺寸的顶部通孔可以通过逻辑运算确定，简单方便。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。

本发明提出的电子装置，由于具有上述半导体器件性能和良率提高，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a示出了目前的一种焊盘结构的示意性剖视图；

图1b示出了图1a所示焊盘结构中顶部通孔和开口在第二金属盘上的投影示意图；

图2a示出了根据本发明的一实施方式的焊盘结构的示意性剖视图；

图2b示出了图2a所示焊盘结构中第一顶部通孔和第二顶部通孔以及第二开口在第二金属盘上的投影示意图；

图3示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；

图4示出了根据本发明一实施方式的电子装置的结构示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面将参图2a和图2b对根据本发明一实施方式的半导体器件做详细描述。

根据本实施例的半导体器件形成在半导体衬底(未示出)之上，在所述半导体衬底上形成有各种器件以及部分互连结构等，在此以金属层200简略表示。下面结合图2a和图2b对根据本实施例的半导体器件的焊盘结构进行描述。

如图2a和图2b所示，在本实施例中，焊盘结构包括第一金属盘201、第一顶部通孔202a和第二顶部通孔202b、第二金属盘203、第一钝化层204、焊盘205和第二钝化层206。

其中，第一金属盘201形成在次顶部金属层(tm-1，即顶部金属层tm下方紧挨顶部金属层tm的金属层)中位于焊盘205下方的区域，且优选地，第一金属盘201的面积(即表面积或在水平面的投影面积)大于焊盘205的面积，即第一金属盘201大于焊盘205。顶部通孔形成在第一金属盘201和第二金属盘203之间，并且填充有导电材料，例如铜，来连接第一金属盘201和第二金属盘203。

第二金属盘203位于所述第一顶部通孔202a和第二顶部通孔202b之上，且形成在顶部金属层(即互连结构最上层的金属层tm)中位于焊盘下方的区域，且优选地，第二金属盘203的面积(即表面积或在水平面的投影面积)大于焊盘205的面积，即第二金属盘203大于焊盘205。

第一钝化层204覆盖顶部金属层，并且具有暴露焊盘205的第一开口。也即焊盘205形成在被所述第一开口暴露的第二金属盘203之上。

焊盘205示例性地包括位于所述第一开口中的主体部和位于所述第一钝化层表面的延伸部，所述主体部和所述延伸部彼此连接。焊盘205示例性地采用金属铝制作。

第二钝化层206形成在第一钝化层204之上，并且具有暴露焊盘205的第二开口207。

在本实施例中，为了降低焊盘剥落的风险，将顶部通孔设计为两种规格，如图2a和图2b所示，顶部通孔包括第一顶部通孔202a和第二顶部通孔202b，其中第一顶部通孔202a位于第二开口207的下方，第二顶部通孔202b位于所述第二开口的外侧，即第一顶部通孔202a在水平面的投影被所述第二开口207在水平面的投影覆盖，而第二顶部通孔202b在水平面的投影位于所述第二开口207在水平面的投影的外侧。其中第一顶部通孔202a的尺寸cd1(特征尺寸)大于第二顶部通孔202b的尺寸cd2，第二顶部通孔202b采用工艺和设计的所使用的标准尺寸，第一顶部通孔202a的尺寸cd1比第二顶部通孔202b的尺寸cd2大0～40％，示例性地，例如第一顶部通孔202a的尺寸cd1比第二顶部通孔202b的尺寸cd2大11％，这样使得第一顶部通孔202a与第一金属盘201之间的接触面积增加约23.4％，从而增大了第一顶部通孔202a与第一金属盘201之间的粘附力，也即增大了第一顶部通孔202a与次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

可以理解的是，图2a和图2b所示的仅是焊盘形成区域的剖视图和俯视图，上述次顶部金属层指的是为器件互连结构的整个次顶层金属，顶部金属层为器件互连结构的整个顶层金属层，在顶部金属层和次顶部金属层中的其它区域还可以形成有常规的互连线等，图2a和图2b中仅示出焊盘对应区域的形状和结构。此外，顶部金属层和次顶部金属层之间，以及第一金属盘、第二金属盘与其它互连线之间，顶部通孔之间通过介质层隔离，即，所述第一金属盘与所述第二金属盘之间通过介质层隔离，所述顶部通孔穿过所述介质层，图中出于简洁目的未示出所述介质层。

根据本实施例的半导体器件，通过增大暴露焊盘的开口下方所对应的顶部通孔的尺寸来增加顶部通孔和次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

进一步地，根据本实施例的半导体器件，仅改变暴露焊盘的开口下方所对应的顶部通孔的尺寸，而位于暴露焊盘的开口之外的顶部通孔仍然采用工艺和设定确定的标准尺寸，这样可以降低工艺风险，提高器件良率。此外，需要增大尺寸的顶部通孔可以通过逻辑运算(即通过逻辑运算确定出图2a所示的虚线区域)确定，简单方便。

实施例二

本发明的另一个实施例提供一种半导体器件的制作方法，如图3所示，包括：

步骤301，提供半导体衬底，在所述半导体衬底上形成第一金属盘，所述第一金属盘形成在次顶部金属层中位于拟形成的焊盘下方的区域。

其中，半导体衬底可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

所述第一金属盘形成在次顶部金属层中位于拟形成的焊盘下方的区域。次顶部金属层为顶部金属层下方紧邻顶部金属层的金属层。第一金属盘可以通过本领域常用的互连结构形成方法制作，例如大马革士法或双大马革士方法形成。所述第一金属盘示例性地采用铜制作。

步骤302，形成顶部通孔，所述顶部通孔位于所述第一金属盘之上，并且填充有导电材料。所述顶部通孔包括第一顶部通孔和第二顶部通孔，所述第一顶部通孔的尺寸大于所述第二顶部通孔的尺寸。所述顶部通孔可以通过本领域常用的互连结构形成方法制作，例如大马革士法或双大马革士方法形成。所述顶部通孔中示例性地填充有金属铜。

步骤303，形成第二金属盘，所述第二金属盘位于所述顶部通孔之上，且形成在顶部金属层中位于拟形成的焊盘下方的区域，并通过所述顶部通孔与所述第一金属盘连接。顶部金属层为半岛器件中最上层的金属层。第二金属盘可以通过本领域常用的互连结构形成方法制作，例如大马革士法或双大马革士方法形成。所述第二金属盘示例性地采用铜制作。

步骤304，形成覆盖所述顶部金属层的第一钝化层，所述第一钝化层具有暴露所述第二金属盘的一部分的第一开口。

第一钝化层可以采用各种合适的介质材料，例如氧化物、氮化物或氮氧化物等。示例性地，在本实施例中，第一钝化层采用氧化硅。第一钝化层可以通过pvd(物理气相沉积)、cvd(化学气相沉积)、ald(原子层沉积)等，并且当沉积完第一钝化层之后，通过光刻刻蚀等图形化工艺形成暴露下方金属层的第一开口，以便后续形成的焊盘与下方金属层电连接。

步骤305，在所述第一开口中的所述第二金属盘之上形成焊盘。

焊盘可以通过本领域常用的方法制作，示例性地，形成焊盘的步骤包括：

形成填充所述第一开口并覆盖所述第一钝化层的金属层。金属层可以铝或铜等常用金属，并通过溅射、pvd、cvd等方法形成。示例性地，在本实施例中，金属层采用铝。

图形化所述金属层以形成焊盘，其中，所述焊盘包括位于所述第一开口中的焊盘主体部和位于所述第一钝化层之上并与所述焊盘主体部连接的延伸部。

金属层的图形化通过本领域常用的光刻、刻蚀工艺完成，在此不再赘述。通过在焊盘主体部外周设置延伸部可以增加焊盘的键合能力。

步骤306，在所述第一钝化层之上形成第二钝化层，所述第二钝化层具有暴露所述焊盘的第二开口。

第二钝化层可以采用各种合适的介质材料，例如氧化物、氮化物或氮氧化物等。示例性地，在本实施例中，第二钝化层采用氧化硅。第二钝化层可以通过pvd(物理气相沉积)、cvd(化学气相沉积)、ald(原子层沉积)等，并且当沉积完第二钝化层之后，通过光刻刻蚀等图形化工艺形成暴露焊盘本体的第二开口，以便后续封装。

示例性地，所述第二开口暴露所述焊盘的主体部，而所述焊盘的延伸部，或者至少部分所述焊盘的延伸部被所述第二钝化层覆盖。

进一步地，在本实施例中，为了降低焊盘剥落的风险，将顶部通孔设计为两种规格，如图2a和图2b所示，顶部通孔包括第一顶部通孔202a和第二顶部通孔202b，其中第一顶部通孔202a位于第二开口207的下方，第二顶部通孔202b位于所述第二开口的外侧，即第一顶部通孔202a在水平面的投影被所述第二开口207在水平面的投影覆盖，而第二顶部通孔202b在水平面的投影位于所述第二开口207在水平面的投影的外侧。其中第一顶部通孔202a的尺寸(cd特征尺寸)大于第二顶部通孔202b的尺寸，第二顶部通孔202b采用工艺和设计的标准尺寸，第一顶部通孔202a的尺寸比第二顶部通孔202b的尺寸大0～40％，示例性地，例如第一顶部通孔202a的尺寸比第二顶部通孔202b的尺寸大11％，这样使得第一顶部通孔202a与第一金属盘201之间的接触面积增加约23.4％，从而增大了第一顶部通孔202a与第一金属盘201之间的粘附力，也即增大了第一顶部通孔202a与次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

根据本实施例的半导体器件的制作方法，通过增大暴露焊盘的开口下方所对应的顶部通孔的尺寸来增加顶部通孔和次顶部金属层之间的粘附力，从而增加了焊盘结构的应力承受能力，降低了焊盘在键合过程中剥落的风险。

进一步地，根据本实施例的半导体器件的制作方法，仅改变暴露焊盘的开口下方所对应的顶部通孔的尺寸，而位于暴露焊盘的开口之外的顶部通孔仍然采用工艺和设定确定的标准尺寸，这样可以降低工艺风险，提高器件良率。此外，需要增大尺寸的顶部通孔可以通过逻辑运算(即通过逻辑运算确定出图2a所示的虚线区域)确定，简单方便。

实施例三

本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括第一金属盘、顶部通孔、第二金属盘、焊盘、第一钝化层和第二钝化层，其中：所述第一金属盘形成在次顶部金属层中位于焊盘下方的区域；所述顶部通孔形成在所述第一金属盘和第二金属盘之间，并且填充有导电材料，以电连接所述第一金属盘和第二金属盘；所述第二金属盘位于所述顶部通孔之上，且形成在顶部金属层中位于焊盘下方的区域；所述第一钝化层覆盖所述顶部金属层，并且具有暴露所述焊盘的第一开口；所述第二钝化层形成在所述第一钝化层之上，并且具有暴露所述焊盘的第二开口，其中，所述顶部通孔包括第一顶部通孔和第二顶部通孔，所述第一顶部通孔位于所述第二开口的下方，所述第二顶部通孔位于所述第二开口外侧对应的位置处，并且所述第一顶部通孔的尺寸大于所述第二顶部通孔的尺寸。

其中，半导体衬底可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

其中，该电子组件，可以为分立器件、集成电路等任何电子组件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

其中，图4示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。

本发明实施例的电子装置，由于所包含的半导体器件可以增加顶部通孔和次顶部金属层之间的粘附力，降低焊盘剥落的风险，因此该电子装置同样具有类似的优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。