制造影像感测器的方法与流程
本揭示内容是有关一种半导体装置的制造方法，特别是关于一种影像感测器的制造方法。
背景技术
半导体影像感测器可用于检测诸如可见光的辐射。互补金属氧化物半导体影像感测器(complementarymetal-oxide-semiconductorimagesensor，cis)和电荷耦合器件(charge-coupleddevice，ccd)用于各种应用中，例如用于图像拍摄的相机、移动电话和笔记型电脑。互补金属氧化物半导体影像感测器利用基板中的像素阵列(其包括晶体管和光电二极管)，以吸收向基板投射的光子并将光子转换成电荷。由电荷产生的模拟信号被放大，并且模数转换器(analog-to-digitalconverter)将放大的信号转换成数字信号。随后，执行多个颜色差补(colorinterpolation)处理，例如颜色校正，伽马校正和白平衡，以进行图像保存或压缩。
相较于前侧照明互补金属氧化物半导体影像感测器(frontsideilluminationcis，fsicis)，背面照明互补金属氧化物半导体影像感测器(backsideilluminationcis，bsicis)允许入射光从基板的背面穿透，亦即，与互连结构相对的一侧。以这样的方式，由于减少了入射光经由互连结构而反射，使得背面照明互补金属氧化物半导体影像感测器(bsicis)比前侧照明互补金属氧化物半导体影像感测器(fsicis)捕获更多的图像信号光子，因此影像感测器操作得到改善。
技术实现要素：
根据本揭露内容的多个实施方式，是提供一种制造影像感测器的方法，包括：沉积第一介电层于基板上；去除第一介电层的一部分以形成沟槽；沉积导电层于第一介电层上和沟槽中，其中对应于沟槽的凹槽是形成于导电层中；形成沿着导电层的顶表面和在导电层中的凹槽的侧壁和底表面的保护层；以及去除导电层的一部分以形成格子结构。
附图说明
当结合附图阅读时，从以下详细描述中可以更好地理解本揭露的各个方面。应当注意，依据业界的标准做法，各特征未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。
图1是根据一个或多个实施例的影像感测器的横截面示意图；
图2是根据一个或多个实施例的制造影像感测器的方法的流程图；
图3a-图3g是根据一个或多个实施例的制造影像感测器的各个阶段的横截面示意图；
图4是根据一个或多个实施例的影像感测器的横截面示意图；
图5是根据一个或多个实施例的影像感测器的横截面示意图。
具体实施方式
以下揭露提供许多不同实施例或实例，以用于实现所提供标的物的不同的特征。下文描述组件、值、操作、材料、排列等的特定实例以简化本揭露。当然，此等仅仅为实例，并不旨在限制本揭露。其他组件、值、操作、材料、排列等亦可用于本揭露。举例而言，在随后描述中的在第二特征上方或在第二特征上形成第一特征可包括形成直接接触的第一特征和第二特征的实施例，还可以包括在第一特征及第二特征之间形成额外特征，从而使第一特征和第二特征不直接接触的实施例。另外，本揭露在各实例中可重复元件符号及/或字母。此重复是出于简化及清楚的目的，且本身不指示所论述各实施例及/或构造之间的关系。
另外，空间相对术语，诸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”及类似者，在此用于简化描述附图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除附图中描绘的方向外，空间相对术语旨在包含于使用或操作中的装置的不同方向。
在影像感测器中，为了减少像素间距，即相邻像素之间的距离，作为辐射检测装置的特征尺寸已经缩减至更小，使得像素阵列更靠近周围的黑阶校正(blacklevelcorrection，blc)和/或电路。由于尺寸减小，影像感测器的制造增加了放电电弧和损坏半导体晶圆的表面或处理室的风险。例如，在诸如等离子辅助化学气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)或反应性离子蚀刻(reactiveionetching，rie)的等离子增益制程(plasma-enhancedprocess)中，导电层的一角提供了一移动电荷路径以在导电层下的介电层中产生局部电荷不平衡，从而导致诸如半导体晶圆中的裂纹等缺陷。因此，由于可靠性差以及产量降低，导致了制造成本的增加。在一些方案中，在导电层上形成介电层以保护导电层的角部，并有助于防止在等离子增益制程期间或在强电场下引起电弧。介电层进一步地平滑化导电层的表面，并有助于降低由半导体晶圆的污染所引起的电弧现象。在一些实施例中，介电层在影像感测器的暗区(darkregion)中形成，亦即，入射光被屏蔽结构阻挡的区域。在一些实施例中，介电层在影像感测器的像素区中形成。
图1是根据一个或多个实施例的影像感测器100的横截面示意图。影像感测器100包括装置基板(devicesubstrate)110和承载基板(carriersubstrate)120。装置基板110接合在承载基板120上。影像感测器100还包括像素区(pixelregion)130a、暗区(darkregion)130b、导电垫区(conductivepadregion)130c和切割区(cuttingregion)130d。像素区130a具有图像像素阵列，其中对于每个图像像素，像素区的大部分被光感测元件所占据。在一些实施例中，由于用于阻挡入射光的屏蔽结构，暗区130b具有与黑阶校正相关联的元件，以便确定影像感测器100的亮度水平的基线。在一些实施例中，像素区130a在集成电路(ic)晶片的中心部分，而暗区130b位于像素区130a的边缘。配置集成电路晶片，以检测入射光并记录检测到的光强度。在一些实施例中，暗区130b由四个像素区130a包围。在一些实施例中，暗区130b包括逻辑电路(logiccircuitry)和/或模拟电路(analogcircuitry)，以处理由光感测元件接收的信号。在一些实施例中，导电垫区130c沿着集成电路晶片的周围围绕像素区130a和暗区130b，以及亦称为切割线的切割区130d位于相邻的集成电路晶片之间。
装置基板110还包括多个层，例如工件(workpiece)111，层间介电质(inter-layerdielectric，ild)112和金属间介电质(inter-metaldielectric，imd)113。层间介电质112位于工件111和金属间介电质113之间。工件111具有第一侧111a(也称为前侧)和第二侧111b(也称为后侧)。在一些实施例中，工件111具有从工件111的第一侧111a远离第二侧111b延伸的鳍状结构(finstructure)。工件111包括块状半导体(bulksemiconductor)材料，例如硅、锗、硅-锗、碳化硅、iii-v族化合物或其它合适的材料。在一些实施例中，工件111是硅覆盖绝缘层(silicononinsulator，soi)基板或硅覆盖蓝宝石(silicononsapphire，sos)基板。多个隔离结构(isolationstructure)114从工件111的第一侧111a延伸。在像素区130a中，辐射检测装置115和晶体管116位于相邻隔离结构114之间。在一些实施例中，辐射检测装置115也被称为光感测元件。在某些情况下，辐射检测装置115是二极管型检测器(diode-typedetector)或栅型检测器(gate-typedetector)。配置辐射检测装置115以吸收辐射而产生电荷或光电子，此电荷或光电子在辐射检测装置115的辐射感测区中累积和收集。每一个辐射检测装置115和晶体管116的组合表示图像像素的阵列中的一个图像像素单元。当晶体管116导通时，为了使电荷被读出，辐射检测装置115耦合到晶体管116的源极/漏极特征，并且驱动由辐射检测装置115产生的电荷从一个源极/漏极特征流到另一个源极/漏极特征。在一些实施例中，晶体管116被称为转移晶体管(transfertransistor)。
层间介电质112位于工件111的第一侧111a上，并位于隔离结构114，辐射检测装置115和晶体管116之下。多个接触插塞(contactplug)(未示出)在层间介电质112中与辐射检测装置115和晶体管116建立电连接。金属间介电质113在层间介电质112之下，并且包括互连结构(interconnectstructure)117，其通过接触插塞电连接到晶体管116。在一些实施例中，层间介电质112包括氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(teos)、经掺杂的硅玻璃，聚酰亚胺或其它合适的材料。在一些实施例中，层间介电质112和金属间介电质113包括相同的低介电常数材料。在某些情况下，低介电常数材料的介电常数小于3。在一些实施例中，层间介电质112和金属间介电质113包括不同的低介电常数材料。互连结构117包括多个导线117a和连接一个或多个导线117a的多个通孔插塞(viaplug)117b。
影像感测器100还包括电荷累积层140、缓冲层150、导电层160、保护层170、钝化层180、彩色滤光器(colorfilter)190和微透镜(microlenses)192。电荷累积层140位于工件111的第二侧111b上。在一些实施例中，氧化硅层(未示出)在电荷累积层140和工件111之间。基于不同的制造设计，电荷累积层140累积负电荷或正电荷。作为一实例，当电荷累积层140包括用于捕获负电荷的材料时，正电荷累积在工件111和电荷累积层140之间的界面处。在一些实施例中，电荷累积层140用作抗反射涂覆(anti-reflectivecoating，arc)层，从而减少入射光的反射，以使辐射检测装置115检测入射光。在一些实施例中，电荷累积层140包括高介电常数材料。在某些情况下，高介电常数材料的介电常数高于7。缓冲层150在电荷累积层140之上。在一些实施例中，缓冲层150包括介电材料。在暗区130b中，去除缓冲层150的一部分、电荷累积层140的一部分和工件111的一部分以形成沟槽152。在一些实施例中，为了使两个相邻层之间对准精确的测量，在切割区130d中去除缓冲层150、电荷累积层140和工件111的一部分以形成定位标记(alignmentmark)。
每个导电层160a-d(统称为导电层160)在缓冲层150之上。在像素区130a中，导电层160a包括格子结构(gridstructure)。在一些实施例中，格子结构具有64×64阵列或128×128阵列。在暗区130b中，为了耦合到接地或连接参考电压以从导电层160a释放电荷，导电层160b的一部分在沟槽152中并朝着工件111延伸。亦即，导电层160b的一部分相对于第二侧111b垂直地延伸并接触工件111。在导电层160b中，对应于沟槽152的凹槽162因此形成。导电垫区130c实质上不含导电层160。切割区130d包括具有与沟槽152相同厚度的多个沟槽。例如，形成在导电层160c和导电层160d中的凹槽被用于执行对准校正并确定光微影制程(photolithographyprocess)期间的失准程度。在一些实施例中，导电层160c被称为切割道主标记(scribelaneprimarymark，spm)，并且导电层160d被称为覆盖物(overlay，ovl)。在一些实施例中，切割区130d还包括用于测试与半导体装置相关联的电特性的测试键(testkey)系统。
保护层170a-c(统称为保护层170)在导电层160上方。在像素区130a中，保护层170a在导电层160a上。在暗区130b中，保护层170b沿着凹槽162的侧壁和底表面而位于导电层160b上。在至少一个实施例中，导电垫区130c没有保护层170。在切割区130d中，保护层170c在导电层160c-d之上。通过覆盖导电层160b一角的至少一部分，保护层170有助于防止在随后的制程中发生电弧，例如，在等离子增益蚀刻制程(plasma-enhancedetchprocess)期间，从而减少因为制造变化(即晶圆报废)而废弃的晶圆量。
钝化层180在保护层170、导电层160和缓冲层150之上。在一些实施例中，钝化层180在整个晶圆之上，以为元件提供钝化。钝化层180包括但不限于氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(teos)、磷硅酸盐玻璃(phosphosilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、碳掺杂氧化硅、氧化锆、氧化铝、聚对二甲苯、聚酰亚胺、其它合适的材料或其组合。钝化层180的形成包括物理气相沉积(physicalvapordeposition，pvd)、化学气相沉积(chemicalvapordeposition，cvd)、旋涂介电质(spin-on-dielectric，sod)、溅镀(sputtering)或其它合适的制程。彩色滤光器190在像素区130a中，并在钝化层180之上。每个彩色滤光器190被用于使具有预定波段的入射光通过。例如，彩色滤光器190过滤红色波段、绿色波段或蓝色波段的可见光到每个辐射检测装置115。在一些实施例中，彩色滤光器190包括用于通过预定波段的染料聚合物(dye-basedpolymer)或颜料聚合物(pigment-basedpolymer)。在一些实施例中，彩色滤光器190包括具有彩色颜料的有机基材料(organic-basedmaterial)或树脂。在一些实施例中，抗反射层在钝化层180和彩色滤光器190之间。抗反射层包括至少一种介电材料，例如氮化硅、氮氧化硅或碳化硅。微透镜192在像素区130a中，并在彩色滤光器190之上，而每对微透镜192和彩色滤光器190与辐射检测装置115对齐，以将入射光聚焦到相应的辐射检测装置115上。在一些实施例中，本领域技术人员将理解微透镜192基于材料的折射率和/或微透镜192与辐射检测装置115之间的距离而具有各种形状和尺寸。在一些实施例中，微透镜192位于钝化层180和彩色滤光器190之间。
图2是根据一个或多个实施例的制造影像感测器的方法200的流程图。本领域技术人员将理解，在某些情况下，在方法200之前、之中和/或之后可以执行额外的操作。方法200包括操作210，其中在装置基板(例如图1中的装置基板110)中形成辐射检测装置(例如图1中的辐射检测装置115)。装置基板具有彼此相对的两侧，并且辐射检测装置与诸如浅沟槽隔离(shallowtrenchisolation，sti)的隔离结构在相同的一侧。在一些实施例中，辐射检测装置是二极管型检测器(diode-typedetector)，此二极管型检测器包括作为光电二极管的p型侧的p型层和作为光电二极管的n型侧的n型层所形成的用于将光子转换成电子的p-n接面(p-njunction)。在一些实施例中，辐射检测装置的形成包括掺杂制程。在一些实施例中，辐射检测装置的形成包括选择性磊晶成长(selectiveepitaxygrowth，seg)和原位掺杂(in-situdoping)制程。在一些实施例中，在形成辐射检测装置之后，在装置基板上形成至少一个晶体管，以制作图像像素。
方法200继续包括操作220，其中在装置基板上形成互连结构(例如图1中的互连结构117)。互连结构在装置基板的与辐射检测装置相同的一侧形成，并且是形成在多个介电层(例如层间介电质和金属间介电质)中。层间介电质和金属间介电质的形成包括沉积制程(depositionprocess)，例如物理气相沉积、化学气相沉积、旋涂介电质、溅镀或其它合适的制程。互连结构耦合到晶体管和辐射检测装置的各种组件，使得影像感测器能够将基于所接收的入射光的信号传送到其它电路与集成电路晶片。在一些实施例中，互连结构包括实质上垂直于装置基板的前表面的垂直组件(verticalcomponents)，如接触插塞(contactplug)、通孔插塞(viaplug)，以及实质上平行于装置基板的前表面的水平组件(horizontalcomponent)，如金属线。互连结构的形成包括沉积制程，如物理气相沉积、化学气相沉积、溅镀、电镀(electroplating)或其它合适的制程。形成还包括微影制程(lithographyprocess)和蚀刻制程(etchprocess)以界定垂直和水平组件。例如，在互连结构具有通孔插塞和金属线的一些实施例中，应用单镶嵌方法(singledamascenemethodology)或双镶嵌方法(dualdamascenemethodology)。互连结构包括铝、铜、铝/铜合金、钨、钛、钽、金属硅化物或其组合。
方法200继续包括操作230，其中在装置基板之上沉积导电层(例如导电层160)。在一些实施例中，导电层被毯覆式(blanket)沉积在装置基板的像素区、暗区、导电垫区和切割区中。在一些实施例中，于导电垫区中选择性地阻挡导电层的沉积。在一些实施例中，导电层在装置基板的与互连结构相同的一侧形成。在一些实施例中，导电层在装置基板的与互连结构不同的一侧形成。在一些导电层和互连结构在不同的一侧形成的实例下，承载基板接合在互连结构上。亦即，互连结构位于装置基板和承载基板之间。导电层的形成包括沉积制程，如物理气相沉积、溅镀或其它合适的制程。在一些实施例中，导电层包括钨、氮化钛、铝/铜合金、铝、铜、钼或其组合。电荷累积层和缓冲层在导电层和互连结构之间沉积。缓冲层、电荷累积层和装置基板的一部分被去除，以在暗区中形成沟槽。在一些电荷累积层在装置基板的与互连结构相同的一侧形成的实施例中，金属间介电质的一部分被去除以在暗区中形成沟槽。因此，当在缓冲层上沉积导电层时，导电层的一部分填入沟槽并朝向装置基板凹陷。其结果是，导电层的部分与装置基板直接接触，并有助于释放在后续制程中在像素区中收集和累积的电荷。在至少一个实施例中，像素区中的缓冲层、电荷累积层和装置基板的一部分被去除，以形成在行和列中的多个沟槽。以这样的方式，填充在多个沟槽中的导电层有助于防止任何一个图像像素中的入射光散射并到达任何相邻的图像像素。
方法200继续包括操作240，其中沿着导电层之上形成保护层(例如保护层170)。亦即，在导电层中形成凹槽的情况下，保护层沿着导电层的顶表面、凹槽的侧壁和底表面连续地延伸。在一些实施例中，保护层的形成包括热氧化(thermaloxidation)制程、原子层沉积(atomiclayerdeposition，ald)制程、高深宽比制程(highaspectratioprocess，harp)、脉冲激光沉积(pulselaserdeposition，pld)制程、光引发化学气相沉积(photoinducedchemicalvapordeposition，picvd)制程、蒸镀制程(evaporation)、大气压化学气相沉积(atmosphericpressurechemicalvapordeposition，apcvd)制程、低压化学气相沉积(lowpressurechemicalvapordeposition，lpcvd)制程或其他合适的制程。在一些实施例中，保护层包括一种或多种介电材料，例如氧化钨、氧化铝、氧化钼、氧化硅、氮氧化硅、碳氢化合物、其他合适的材料或其组合。相较于使用等离子增益沉积制程(plasma-enhanceddepositionprocess)形成保护层的其他方法，非等离子增益沉积(non-plasma-enhanceddeposition)有助于避免电弧引起的缺陷并提高元件的可靠性和生产率。
在导电层包括钨并且保护层是由高深宽比制程所形成的一些实施例中，施加流量范围为约1000sccm(standardcubiccentimetersperminute)至约27000sccm的含氧气体，以帮助导电层处于富氧环境中。例如，含氧气体是范围为约3000sccm至约25000sccm的氧气和范围为约1000sccm至约27000sccm的臭氧。在一些实施例中，升高腔室温度至约300℃至约600℃范围内，并且调节腔室压力至约500torr至约700torr范围内。以这样的方式，氧化钨层具有约
方法200继续包括操作250，其中去除导电层的一部分以形成格子结构。去除导电层包括光微影制程和蚀刻制程。蚀刻制程包括干式蚀刻(dryetching)或湿式蚀刻(wetetching)。于是，二维的格子结构在像素区中形成，并且格子结构分隔每个像素。在切割区中，诸如切割道主标记(spm)或覆盖物(ovl)的定位标记的形成，是为了对准的测量精确性。在一些实施例中，于光微影制程之前，在导电层上沉积灰化可移除介电质(ash-removabledielectric，ard)以形成硬罩幕层(hardmasklayer)。灰化可移除介电质包括光吸收层(light-absorptionlayer)和相位移层(phaseshifter)，以帮助避免光反射。在一些实施例中，在保护层和灰化可移除介电质之间形成诸如底部抗反射涂层(bottomanti-reflectivecoating，barc)的抗反射涂覆(anti-reflectivecoating，arc)层。在蚀刻制程后，大体上去除了导电层中的灰化可移除介电质，并且于像素区中，保护层位于导电层的顶表面上。在暗区中，保护层在导电层的顶表面之上，和沿着凹陷的导电层的侧壁上。相较于不具有保护层的其他方法，保护层覆盖导电层的一角，从而减少在后续的沉积制程和/或蚀刻制程期间产生的电弧。
本领域技术人员将理解，方法200中可包括额外的操作，例如在操作250之后沉积钝化层。作为另一个实例，在沟槽的底表面暴露时的操作240之前，沿着沟槽的侧壁上选择性地形成介电层。以这样的方式，介电层将分离被收集并累积在像素区中的过量电荷(此过量电荷倾向于中和电荷累积层中的相反电荷)，导致减少的暗电流(darkcurrent)以及改善的图像解析度。作为另一个例子，在彩色滤光器上形成间隔层(spacerlayer)，以帮助保持从微透镜到辐射检测装置的入射光焦距。
图3a-图3f是根据一个或多个实施例的制造影像感测器300的各个阶段的横截面示意图。影像感测器300包括与影像感测器100类似的元件，并且相同元件的最后两位数字相同。图3a是操作210之后的影像感测器300的横截面示意图。影像感测器300包括工件311、层间介电质312、隔离结构314、辐射检测装置315和晶体管316。工件311具有位于第一侧311a的前表面和位于第二侧311b的后表面。层间介电质312、隔离结构314、辐射检测装置315和晶体管316在第一侧311a形成。在一些实施例中，形成相邻于一隔离结构314的每个辐射检测装置315，并且每个辐射检测装置315耦合到一晶体管316的源极/漏极特征以形成图像像素。在一些实施例中，每个辐射检测装置315耦合到多个晶体管。例如，在四晶体管(4t)主动像素传感器(activepixelsensor，aps)中，每个辐射检测装置315耦合到转移晶体管(transfertransistor)、重置晶体管(resettransistor)、源极随耦器晶体管(sourcefollowertransistor)和选择晶体管(selecttransistor)。在一些实施例中，辐射检测装置315的厚度大于隔离结构314的厚度。在辐射检测装置315包括堆迭层(stackedlayer)的一些实施例中，辐射检测装置315的厚度大于隔离结构314的厚度。本领域技术人员当可理解，在图3a中标记像素区330a和暗区330b是为了明晰，而影像感测器300还包括了导电垫区和切割区。
图3b是操作220之后的影像感测器300的横截面示意图。互连结构317包括形成在装置基板310上的水平组件317a和垂直组件317b。互连结构317具有形成于金属间介电质313中的导电层，此导电层从底层延伸到顶层。金属间介电质313的形成包括物理气相沉积、化学气相沉积、旋涂介电质(sog)或其他合适的制程。在一些实施例中，金属间介电质313包括低介电常数材料介电材料。在金属间介电质313上形成一个或多个钝化层，使用此钝化层帮助保护元件和互连结构免受损坏和污染。
图3c是形成互连结构之后的影像感测器300的横截面示意图。在影像感测器300是背面照明互补金属氧化物半导体影像感测器(backsideilluminationcis，bsicis)的一些实施例中，承载基板320接合于装置基板310的第一侧311a。接合技术包括金属扩散法(metaldiffusion)、阳极接合(anodicbonding)或分子力法(molecularforcemethodology)。承载基板320有助于保护形成在第一侧311a处的诸如辐射检测装置315和晶体管316的各种组件。于接合到承载基板320后，装置基板310被翻转，并在第二侧311b执行薄化制程(thinningprocess)。薄化制程包括机械研磨制程、化学薄化制程或其组合。在一些实施例中，薄化的装置基板310的厚度在约2μm至约5μm范围内。在某些情况下，较小的厚度增加了在装置基板310中的组件的损坏风险。在某些情况下，过大的厚度增加了于后续制程中制造通孔(throughvia)的困难度。承载基板320还有助于提供在装置基板310的第二侧311b加工时的机械强度及支撑。在一些实施例中，承载基板320包括与装置基板310相同的材料。在一些实施例中，承载基板320包括与装置基板310不同的材料。为了在装置基板310和承载基板320之间提供电性绝缘(electricalisolation)，在一些实施例中，于装置基板310和承载基板320之间形成缓冲层。
图3d是操作230之后的影像感测器300的横截面示意图。在影像感测器300是背面照明互补金属氧化物半导体影像感测器的一些实施例中，电荷累积层340和缓冲层350被毯覆式沉积在工件311的第二侧311b。电荷累积层340有助于将装置基板310中的负电荷或正电荷累积到电荷累积层340和装置基板310之间的界面以形成电偶极(electricdipoles)，其可当作用于捕捉诸如悬浮键(danglingbond)的缺陷的载体屏障(carrierbarrier)。在装置基板310包括硅的一些实施例中，于沉积电荷累积层340之前形成氧化硅层。电荷累积层340的厚度范围在约
接下来，去除缓冲层350、电荷累积层340和工件311的至少一部分，以在暗区330b中形成沟槽352。在一些实施例中，像素区330a中的缓冲层350的一部分也被去除，以形成在行和列中的多个沟槽。在一些实施例中，在行和列中的多个沟槽具有与沟槽352相同的深度。接着，在缓冲层350上沉积导电层360，并填满沟槽352。为了帮助释放在像素区330a中积累的电荷和/或在制造过程中引起的电荷，在暗区330b中，对应于沟槽352的导电层360e的一部分，朝向并直接接触工件311。凹槽362因此于导电层360中形成。在一些实施例中，导电层360的沉积包括物理气相沉积、化学气相沉积、溅镀、电镀或其它合适的制程。在一些实施例中，导电层360包括钨、铝、铜、铝/铜合金、钛或其它合适的材料。在至少一个实施例中，导电层360包括具有厚度为约
图3e是操作240之后的影像感测器300的横截面示意图。保护层370沿着导电层360的顶表面、侧壁和底表面(即凹槽362的侧壁和底表面)连续的延伸而形成。保护层的形成包括热氧化制程、原子层沉积制程、高深宽比制程、脉冲激光沉积制程、光引发化学气相沉积制程、蒸镀制程、大气压化学气相沉积制程、低压化学气相沉积制程或其他合适的制程。在一些实施例中，保护层370包括一种或多种介电材料，如氧化钨、氧化铝、氧化钼、氧化硅、氮氧化硅、碳氢化合物、其它合适的材料或其组合。相较于其他方法，保护层370通过平滑化导电层360的顶表面和侧壁，并且覆盖凹槽362的角部区域而有助于防止电弧现象。
图3f是操作250之后的影像感测器300的横截面示意图。在一些实施例中，通过旋转涂布(spin-oncoating)、曝光和显影制程，在保护层370上形成图案化的光阻。接下来，通过执行蚀刻制程，去除导电层360的一部分以在像素区330a中形成格子结构。在一些实施例中，格子结构与每个辐射检测装置315对齐。可替换地，在涂布光阻之前，在保护层370上形成诸如灰化可移除介电质(ard)的硬罩幕层。在一些实施例中，灰化可移除介电质的厚度范围为约
图3g是操作250之后的影像感测器300的俯视示意图。在像素区330a中，配置保护层370a和底层导电层360a成多个围场(enclosure)，例如矩形(虽然其他多边形亦可适用)，从而形成二维格子矩阵。在某些情况下，在暗区330b中布置逻辑电路，暗区330b还包括用于覆盖像素区330a外围区域的虚拟图案(dummypattern)。
图4是根据一个或多个实施例的影像感测器400的横截面示意图。影像感测器400包括与影像感测器100类似的元件，并且相同元件的最后两位数字相同。相较于影像感测器300，在像素区430a中，影像感测器400没有保护层。在一些实施例中，于操作240期间，保护层470并没有在像素区430a中形成。在一些实施例中，形成在像素区430a中的保护层470的一部分，在操作250期间或之后被完全去除。
图5是根据一个或多个实施例的影像感测器500的横截面示意图。影像感测器500包括与影像感测器100类似的元件，并且相同元件的最后两位数字相同。相较于影像感测器300，影像感测器500是前侧照明互补金属氧化物半导体影像感测器。因此，在图5中，于工件511的第一侧511a处形成电荷累积层540、缓冲层550、导电层560和保护层570。在至少一个实施例中，由于没有承载基板接合到工件511，所以施于第二侧511b的薄化制程是可以忽略的。本领域技术人员将理解，类似于影像感测器400，影像感测器500在像素区530a中可以没有保护层。
本揭示内容的一个方面涉及一种制造影像感测器的方法。方法包括沉积第一介电层于基板上，去除第一介电层的一部分以形成沟槽，以及沉积导电层于第一介电层上和沟槽中，其中对应于沟槽的凹槽是形成于导电层中。方法还包括形成沿着导电层的顶表面和在导电层中的凹槽的侧壁和底表面的保护层，以及去除导电层的一部分以形成格子结构。
在一些实施方式中，形成保护层包括：流动流量范围为约1000sccm至约27000sccm的含氧气体；以及升高腔室温度至约300℃至约600℃的温度范围。
在一些实施方式中，流动含氧气体包括：流动流量范围为约3000sccm至约25000sccm的氧气；以及流动流量范围为约1000sccm至约27000sccm的臭氧。
在一些实施方式中，形成保护层包括：在约500torr至约700torr的压力下形成保护层。
在一些实施方式中，形成保护层包括：执行原子层沉积(ald)。
在一些实施方式中，形成保护层包括：形成具有约
在一些实施方式中，去除导电层的一部分包括：沉积灰化可移除介电质(ard)层于保护层上；图案化灰化可移除介电质层以形成硬罩幕层；以及通过使用硬罩幕层，蚀刻导电层的部分以形成格子结构。
本揭示内容的另一方面涉及制造互补金属氧化物半导体影像感测器的方法。方法包括：形成辐射检测装置于装置基板中，形成互连结构于装置基板的第一侧上，在装置基板上沉积导电层，沿着形成于导电层中的凹槽的侧壁和底表面，而在导电层之上形成连续延伸的保护层，以及去除导电层的一部分和保护层的一部分。
在一些实施方式中，在导电层之上形成保护层包括：执行高深宽比制程(harp)以在导电层上形成金属氧化物。
在一些实施方式中，形成保护层包括：执行脉冲激光沉积(pld)以在导电层上形成介电层。
在一些实施方式中，形成保护层包括：执行光引发化学气相沉积(picvd)以在导电层上形成介电层。
在一些实施方式中，沉积导电层包括：沉积钨至钨的厚度为从约
在一些实施方式中，沉积导电层包括：沉积导电层于装置基板的第二侧上，其中第二侧与第一侧相对。
在一些实施方式中，沉积导电层包括：沉积导电层于装置基板的第一侧上，其中导电层在互连结构之上。
在一些实施方式中，方法还包括：将装置基板接合到承载基板；和薄化第二侧上的装置基板的厚度，其中第二侧与第一侧相对。
在一些实施方式中，方法还包括：沉积电荷累积层于装置基板上；形成彩色滤光器和微透镜于装置基板上，其中彩色滤光器和微透镜与辐射检测装置对齐。
本揭示内容的另一方面涉及影像感测器。影像感测器包括具有第一区域和第二区域的基板，在基板上的介电层，以及介电层上的导电层，其中在第一区域中，导电层具有格子形状，并且在第二区域中，导电层的一部分是朝向基板凹入的。影像感测器还包括保护层，其中保护层在第一区域中的导电层上，并在第二区域中的导电层的顶表面之上，且沿着导电层的侧壁。
在一些实施方式中，保护层包括金属氧化物。
在一些实施方式中，在第二区域中的导电层的一部分填入介电层中的沟槽中。
在一些实施方式中，第一区域是像素区，第二区域是暗区。
上文概述若干实施例的特征，使得熟悉此项技术者可更好地理解本揭露的态样。熟悉此项技术者应了解，可轻易使用本揭露作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭露的精神及范畴，且可在不脱离本揭露的精神及范畴的情况下产生本文的各种变化、替代及更改。
- 还没有人留言评论。精彩留言会获得点赞！