一种半导体器件及其制造方法和电子装置与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术：

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

半导体器件中的高压功率器件在航天航空、工业控制及汽车电子领域被广泛的应用。然而，在较小线宽高压器件制造流程中，源漏结构工艺部分存在两个较普遍的问题对产品的良率(yield)及电性能有较负面的影响，一个问题是，源漏部分关键尺寸的一致性较差，单片晶圆的片内尺寸差异最大有50nm，变异性超过20％；另一个问题是，在晶向为(1,0,0)的衬底上，由于源漏的高频次大能量注入的原因，隧穿效应经常发生，导致产品良率低或电性稳定性较差。

因此，鉴于上述问题的存在，有必要提出一种新的半导体器件的制造方法。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明一方面提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底的表面形成有凸起结构；

使用含氧等离子体对所述半导体衬底的表面进行处理，以在所述半导体衬底的表面形成粗糙的氧化层。

示例性地，在形成所述氧化层之后，还包括以下步骤：对所述半导体衬底的表面进行退火，以平滑所述半导体衬底的表面，并在半导体衬底和所述粗糙的氧化层之间形成无定形材料层。

示例性地，所述激光退火为准分子激光退火。

示例性地，所述半导体衬底为硅衬底，所述无定形材料层包括无定形硅。

示例性地，所述凸起结构为栅极结构。

示例性地，在形成所述粗糙的氧化层之后还包括以下步骤：

形成掩膜层，以覆盖所述半导体衬底的表面以及所述凸起结构。

示例性地，在形成所述掩膜层之后还包括以下步骤：

图案化所述掩膜层，以在所述掩膜层中形成开口，所述开口露出所述半导体衬底中预定形成源极和漏极的区域；

以所述掩膜层为掩膜，执行源漏离子注入，以在半导体衬底中形成源极和漏极；

去除所述掩膜层。

示例性地，所述含氧等离子体由稀有气体和含氧气体的混合气体生成，其中，由所述稀有气体产生的等离子体对所述半导体衬底表面进行离子轰击，形成粗糙表面，而由所述含氧气体氧化所述半导体衬底的表面，而形成所述粗糙的氧化层。

示例性地，所述稀有气体的流量范围为100sccm～150sccm，所述含氧气体的流量范围为30sccm～70sccm，上电极射频功率范围为100w～200w，下电极功率范围为30w～60w。

本发明再一方面提供一种半导体器件，包括：

半导体衬底，在所述半导体衬底的表面形成有凸起结构；

在所述半导体衬底的表面上形成有粗糙的氧化层。

示例性地，还包括：形成在半导体衬底和所述粗糙的氧化层之间的无定形材料层。

示例性地，所述半导体衬底为硅衬底，所述无定形材料层包括无定形硅。

示例性地，所述凸起结构为栅极结构，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极。

本发明另一方面提供一种电子装置，所述电子装置包括前述的半导体器件。

本发明的制造方法通过等离子体对衬底表面进行处理，以在半导体衬底的表面形成粗糙的氧化层，其中，该粗糙的氧化层可以使掩膜层(例如光阻)在衬底表面的流动速度相对减缓，在凸起结构和衬底表面的高低落差处例如光阻的掩膜层的厚度之间的差异减小，进而改善掩膜层(例如光阻)对曝光能力的反馈的一致性，改善后续形成的源极/漏极关键尺寸的一致性，并且能够增加半导体衬底表面和掩膜层之间的粘附性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了常规工艺中在源漏注入之前在衬底表面形成光阻层后的器件的剖面示意图；

图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；

图3示出了本发明另一个实施方式的半导体器件的制造方法的工艺流程图；

图4示出了本发明一实施例中的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

目前在半导体器件的制备工艺中，例如小线宽高压器件的制备工艺中，源漏结构的尺寸的一致性非常差，片内关键尺寸差异最大达到50nm，变异性超过20％，远不能达到工艺要求的小于10％的目标。对此现象进行分析研究发现，形成源漏工艺过程时，由于衬底表面例如栅极结构(例如多晶硅栅极结构)图形的存在，在衬底不同区域高低落差超过2000埃。光阻经喷头滴在衬底中心，之后液体在高速旋转的衬底(也即晶圆)上通过流动覆盖整个衬底表面。光阻在光滑衬底表面快速流动，在图形高低落差交界处，光阻厚度会存在较明显的差异，如图1所示，在衬底上设置若干个间隔的多晶硅栅极结构101，光阻102覆盖衬底表面以及多晶硅栅极结构的表面，多晶硅栅极结构101和衬底表面之间构成高低落差，在图形高低落差交界处，光阻厚度会存在较明显的差异，可以通过监测l-bar尺寸的变化可以明了芯片中关注图形的尺寸是否发生异常，而l-bar是半导体生产中，为检测芯片中关注图形的关键尺寸而特别在切割道上设置的图形。由于不同光阻厚度对曝光能量的反馈不一，导致源漏关键尺寸的较大差异。另外一方面，高压器件要求源漏部分多次数和高能量的离子注入，针对晶向为(1，0，0)的衬底，隧穿效应时有发生，这导致产品电学性能稳定性不能符合量产需求，严重情况下甚至导致器件失效。

对于上述问题，目前业界内并无较有效的根治性措施，针对衬底的一致性问题，通常会采取在光阻底部增加底部抗反射涂层(barc)或在光阻的顶部增加顶部抗反射涂层(tarc)的方式加以改善，但这大大提高生产成本。而对隧穿效应的问题，主要是通过对不同的产品注入角度及注入能量进行调试以达到最优的结果，这大大拖慢了新产品开发的进度，同时提高了工程师人力成本等。

鉴于上述问题的存在，本发明提出一种半导体器件的制造方法，如图2所示，主要包括以下步骤：

步骤s1，提供半导体衬底，在所述半导体衬底的表面形成有凸起结构；

步骤s2，使用含氧等离子体对所述半导体衬底的表面进行处理，以在所述半导体衬底的表面形成粗糙的氧化层。

综上所述，本发明的制造方法通过等离子体对衬底表面进行处理，以在半导体衬底的表面形成粗糙的氧化层，其中，该粗糙的氧化层可以使掩膜层(例如光阻)在衬底表面的流动速度相对减缓，在凸起结构和衬底表面的高低落差处例如光阻的掩膜层的厚度之间的差异减小，进而改善掩膜层(例如光阻)对曝光能力的反馈的一致性，改善后续形成的源极/漏极关键尺寸的一致性。

下面，参考图3对本发明的半导体器件的制造方法做详细描述，其中，图3示出了本发明另一个实施方式的半导体器件的制造方法的工艺流程图。

作为示例，本发明的半导体器件的制造方法包括以下步骤：

首先，执行步骤s11，提供半导体衬底，在所述半导体衬底的表面形成有凸起结构。

具体地，半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

所述半导体衬底还可以为p型半导体衬底或者n型半导体衬底，例如n型高压器件则可选择使用p型半导体衬底，而p型高压器件则可选择使用n型半导体衬底，本实施例中，所述半导体衬底为p型半导体衬底。

示例性地，在半导体衬底中还可以形成有各种阱区，以及在半导体衬底中还可以设置有浅沟槽隔离结构，以定义有源区。

示例性地，在半导体衬底的表面还形成有凸起结构，所述凸起结构和半导体衬底的表面之间构成形成高低落差，该凸起结构可以是本领域技术人员熟知的任何形成在半导体衬底表面上的具有一定高度的结构，本实施例中，所述凸起结构为形成在半导体衬底表面上的栅极结构，所述栅极结构可以包括自下而上依次设置的栅极介电层和栅极层。

在一个示例中，对于高压器件，例如ldmos器件，在半导体衬底中还形成有漂移区，根据具体的ldmos器件的类型所述漂移区具有不同的导电类型，例如，若ldmos器件为n型ldmos器件，则漂移区为n型漂移区，若ldmos器件为p型ldmos器件，则漂移区为p型漂移区。

一般来说，漂移区的掺杂浓度较低，其低于源极和漏极的掺杂浓度，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。

示例性地，所述凸起结构为栅极结构，该栅极结构还可以覆盖部分所述漂移区的表面以作为场板。

在一实施例中，栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(bsts)和锆钛酸铅(pzts)。栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料，本实施例中，所述栅极层的材料较佳地包括多晶硅。

在一个示例中，在半导体衬底上还可以设置多个例如栅极结构的凸起结构。

可以通过本领域技术人员熟知的任何适合的方法形成所述栅极结构，在此不做赘述。

在一个示例中，在所述栅极结构的侧壁上形成间隙壁。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

接着，执行步骤s12，使用含氧等离子体对所述半导体衬底的表面进行处理，以在所述半导体衬底的表面形成粗糙的氧化层。

示例性地，所述含氧等离子体由稀有气体和含氧气体的混合气体生成。

其中，所述稀有气体可以包括he、ne、ar、kr和xe中的至少一种，所述含氧气体可以包括氧气、臭氧和氮氧化合物气体中的至少一种，本实施例中，主要以所述稀有气体为ar，含氧气体为o2。

示例性地，所述含氧等离子体为弱等离子体，该弱等离子体具有较低的能量，其仅较轻微的对半导体衬底的表面进行改性，可以通过使等离子体生成设备具有低的射频功率以及低的反应气体的流量，从而生成弱等离子体，其中，采用弱等离子体仅较轻微的对半导体衬底的表面进行改性，有利于后续通过退火修复半导体衬底的表面。

在一个示例中，在等离子体对半导体衬底的表面进行处理的过程中，由稀有气体产生的等离子体对半导体衬底表面进行离子轰击，形成粗糙表面，而由含氧气体氧化半导体衬底的表面，而形成粗糙的氧化层。

该步骤可以在半导体刻蚀设备中进行，可以使用本领域技术人员熟知的任何型号的刻蚀设备，也可以在其他的能够产生等离子的设备中进行，本实施例中，主要以在半导体刻蚀设备中对衬底表面进行处理的方法为例。

在一个示例中，将半导体衬底放置于反应设备中，例如放置于刻蚀设备中，向反应设备腔室中通入ar和o2，ar和o2生成弱等离子体与半导体衬底的表面反应，例如，ar等离子对半导体衬底的表面进行离子轰击，而获得粗糙表面，而o2与半导体衬底的表面反应形成粗糙的氧化层。

可以通过控制等离子体处理的工艺参数，而形成弱等离子体，示例性地，可以使稀有气体具有低的流量，例如，稀有气体(例如ar和/或he)的流量范围为100sccm-150sccm，所述含氧气体(例如氧气)的流量范围为30-70sccm，使用较低的上电极射频功率，例如上电极射频功率范围为100w～200w，例如，120w、150w、180w、200w,下电极功率(bottompower)范围为30-60w。

示例性地，还可以通过控制等离子体处理的时间，控制生成的粗糙的氧化层的厚度，例如所述含氧等离子体处理的时间范围为30s～45s。

在一个示例中，形成的所述粗糙的氧化层具有很薄的厚度，例如，所述粗糙的氧化层的厚度范围可以为20埃～30埃。

接着，执行步骤s13，对所述半导体衬底的表面进行退火，以平滑所述半导体衬底的表面，并在半导体衬底和所述粗糙的氧化层之间形成无定形材料层。

具体地，所述退火可以是本领域技术人员熟知的任何适合的能够平滑所述半导体衬底表面的退火方式，该退火针对半导体衬底表面部分厚度进行。

在一个示例中，所述半导体衬底为硅衬底，所述无定形材料层包括无定形硅。

示例性地，所述退火可以为激光退火，本实施例中，所述激光退火较佳地为准分子激光退火(excimerlaserannealing，简称ela)。

其中，准分子激光退火对半导体衬底表面进行处理，修复半导体衬底表面的等离子损伤，同时对半导体衬底表面形成微局部共融，其中，该微局部是指半导体衬底表面小于1微米的区域，而在所述半导体衬底为单晶硅时，经过准分子激光退火，半导体衬底表面由单晶向(1,1,0)的硅局部熔融之后冷却形成无固定晶向的无定形硅(也即非晶硅)，获得平滑表面，其中，前述步骤中等离子体处理衬底表面获得的粗糙表面相对比较尖锐，而该尖锐的粗糙表面对器件的漏电性能造成负面影响，因此，利用激光退火对半导体衬底的表面进行适当平滑，例如，将尖锐的粗糙表面稍微平滑为具有类似圆弧状凸起的平滑表面，该平滑后的表面保留一定程度的粗糙度，从而有利于在后续步骤中形成厚度均匀性好的掩膜层(例如光阻)。

在一个示例中，所述准分子激光退火的光源可以为xecl，也可以为其他适合的光源，激光为紫外光，例如波长为308nm的紫外光，脉冲时间例如为30ns～150ns，较佳地为150ns，激光能量密度(ed)范围为0-3j/cm²，退火时间范围为60s～200s，例如较佳地为120s。

经过准分子激光退火后，半导体衬底获得平滑表面，并在半导体衬底和所述粗糙的氧化层之间形成无定形材料层，进而避免隧穿效应的发生，同时可以提高后续形成的掩膜层(例如光阻)与半导体衬底之间的粘附性。

接着，执行步骤s14，形成掩膜层，以覆盖所述半导体衬底的表面以及所述凸起结构。

示例性地，所述掩膜层包括光阻层，也可以为其他的能够通过例如旋涂工艺涂覆在半导体衬底表面上的掩膜层。

在一个示例中，通过旋涂工艺在半导体衬底的表面形成光阻层，例如，光阻经喷头滴到半导体衬底的中心，之后液体的光阻在高速旋转的半导体衬底上通过流动覆盖整个半导体衬底的表面，而由于在半导体衬底的表面形成有粗糙的氧化层，因此，光阻在半导体衬底表面上的流动速度减缓，进而凸起结构(例如栅极结构)和半导体衬底表面之间的高低落差交界处，光阻厚度相对差异减小，从而避免因为厚度不一致而引起的曝光能量的反馈不一致问题，进而改善后续形成的源极和漏极的尺寸一致性，同时还可以增加半导体衬底和光阻之间的粘附性。

值得一提的是，在半导体衬底上可以形成有多个栅极结构，在每个栅极结构两侧的半导体衬底中均可以形成源极和漏极，因此，在半导体衬底上可以形成多个源极和漏极。

接着，执行步骤s15，图案化所述掩膜层，以在所述掩膜层中形成开口，所述开口露出所述半导体衬底中预定形成源极和漏极的区域。

在一个示例中，所述掩膜层为光阻层时，可以使用光刻工艺图案化所述掩膜层，以在所述掩膜层中形成开口，所述开口露出所述半导体衬底中预定形成源极和漏极的区域。

其中，光刻工艺包括对光阻层进行曝光和显影的步骤等。

接着，执行步骤s16，以所述掩膜层为掩膜，执行源漏离子注入，以在半导体衬底中形成源极和漏极。

所述源漏离子注入可以是本领域技术人员熟知的工艺，其中根据预定形成的器件的类型选择离子注入的掺杂杂质的类型，例如预定形成n型源极和漏极，则离子注入使用n型掺杂杂质，例如磷和砷中的一种，若预定形成p型源极和漏极，则离子注入使用p型掺杂杂质，例如硼。

随后，还可以进行退火工艺，示例性地，退火可以使用本领域技术人员熟知的任何的退火处理方法，包括但不限于快速热退火、炉管退火、峰值退火、激光退火等，例如，进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(ldd)。

最后，执行步骤s17，去除所述掩膜层。

示例性地，所述掩膜层为光阻层时，则可以使用例如灰化或者湿法清洗的方法去除所述光阻层，该湿法清洗可以采用spm溶液，spm溶液中包括硫酸与双氧水。

之后，还可以选择性地对半导体衬底进行湿法清洗的步骤，以去除半导体衬底表面的杂质，湿法清洗可以将粗糙的氧化层去除，该湿法清洗可以采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(bufferoxideetchant(boe))或氢氟酸缓冲溶液(buffersolutionofhydrofluoricacid(bhf))或稀释的氢氟酸溶液。

当然在不影响器件功能的前提下，也可以保留该粗糙的氧化层。

至此完成了本发明的半导体器件的制造方法的关键步骤的说明，其中对于完整的器件制作还需其他的步骤，在此不做赘述。值得一提的是，本发明的半导体器件可以是本领域技术人员熟知的高压器件，例如ldmos器件或者vdmos器件等，也可以是标准的cmos器件或者其他的器件。

综上所述，本发明的制造方法通过等离子体对衬底表面进行处理，以在半导体衬底的表面形成粗糙的氧化层，其中，该粗糙的氧化层可以使掩膜层(例如光阻)在衬底表面的速度相对减缓，在凸起结构(例如栅极结构)和衬底表面的高低落差处例如光阻的掩膜层的厚度之间的差异减小，进而改善掩膜层(例如光阻)对曝光能力的反馈的一致性，改善形成的源极/漏极关键尺寸的一致性，同时还增加了掩膜层(例如光阻)和半导体衬底之间的粘附性，并且通过退火工艺(例如准分子激光退火)处理半导体衬底的表面，获得平滑表面的同时，形成了无定形材料层(例如无定形硅)，进而避免隧穿效应的发生，在保证了掩膜层和半导体衬底的粘附性的同时还避免了隧穿效应的发生，另外，本发明的方法简单易操作，生产成本低，也无需消耗过多人力成本，最终提高了器件的性能和良率。

实施例二

本发明还提供一种采用前述实施例一中的方法制备获得的半导体器件。

作为示例中，所述半导体器件包括：半导体衬底。

具体地，半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。

所述半导体衬底还可以为p型半导体衬底或者n型半导体衬底，例如n型高压器件则可选择使用p型半导体衬底，而p型高压器件则可选择使用n型半导体衬底，本实施例中，所述半导体衬底为p型半导体衬底。

示例性地，在半导体衬底中还可以形成有各种阱区，以及在半导体衬底中还可以设置有浅沟槽隔离结构，以定义有源区。

示例性地，在半导体衬底的表面还形成有凸起结构，所述凸起结构和半导体衬底的表面之间构成形成高低落差，该凸起结构可以是本领域技术人员熟知的任何形成在半导体衬底表面上的具有一定高度的结构，本实施例中，所述凸起结构为形成在半导体衬底表面上的栅极结构，所述栅极结构可以包括自下而上依次设置的栅极介电层和栅极层。

在一个示例中，对于高压器件，例如ldmos器件，在半导体衬底中还形成有漂移区，根据具体的ldmos器件的类型所述漂移区具有不同的导电类型，例如，若ldmos器件为n型ldmos器件，则漂移区为n型漂移区，若ldmos器件为p型ldmos器件，则漂移区为p型漂移区。

一般来说，漂移区的掺杂浓度较低，其低于源极和漏极的掺杂浓度，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。

示例性地，所述凸起结构为栅极结构，该栅极结构还可以覆盖部分所述漂移区的表面以作为场板。

在一实施例中，栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(bsts)和锆钛酸铅(pzts)。栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料，本实施例中，所述栅极层的材料较佳地包括多晶硅。

在一个示例中，在半导体衬底上还可以设置多个例如栅极结构的凸起结构。

在一个示例中，在所述栅极结构的侧壁上形成间隙壁。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

在一个示例中，在所述半导体衬底的表面上形成有粗糙的氧化层。该粗糙的氧化层的材料可以是氧化硅、氮氧化硅等。

在一个示例中，形成的所述粗糙的氧化层具有很薄的厚度，例如，所述粗糙的氧化层的厚度范围可以为20埃～30埃。

示例性地，半导体器件还包括形成在半导体衬底和所述粗糙的氧化层之间的无定形材料层。

在一个示例中，所述半导体衬底为硅衬底，所述无定形材料层包括无定形硅。

其中，半导体衬底的表面为平滑表面，并在半导体衬底和所述粗糙的氧化层之间形成有无定形材料层，进而避免隧穿效应的发生。

在一个示例中，在所述栅极结构两侧的半导体衬底中分别形成有源极和漏极。

所述源极以及所述漏极具有和所述漂移区101相同的导电类型，例如，所述漂移区为n型漂移区，所述漏极和所述源极则可以为n型源极和漏极，其还可以为n型掺杂离子重掺杂的源极和漏极。

并且由于本发明的半导体器件表面形成有粗糙的氧化层，因此，可以改善源极和漏极关键尺寸的一致性。

由于本发明的半导体器件采用前述实施一的方法制备获得，因此具有和前述实施一相同的优点。

实施例三

本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、数码相框、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。

其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：

半导体衬底，在所述半导体衬底的表面形成有凸起结构；

在所述半导体衬底的表面上形成有粗糙的氧化层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。