形成高k接触衬垫以改善有效贯孔间隔距离的方法及其产生的装置与流程

本发明大体上关于集成电路的制作，并且更尤指形成高k接触衬垫以改善有效贯孔间隔距离的各种方法及其产生的装置。

背景技术：

在诸如微处理器、存储装置及类似者等现代集成电路中，有限芯片面积上提供非常大量的电路元件，特别是晶体管。晶体管有各种形状及形式，例如平面型晶体管、鳍式场效晶体管、纳米线装置等。此等晶体管一般是nmos(nfet)或pmos(pfet)型装置，其中“n”及“p”名称是基于产生装置的源极/漏极区所用的掺质类型。所谓的cmos(互补式金属氧化物半导体)技术或产品是指使用nmos及pmos晶体管装置所制造的集成电路产品。不论晶体管装置是何种实体组态，各装置皆包含漏极与源极区、以及置于源极/漏极区之间及上面的栅极电极结构。对栅极电极施加适度控制电压时，在漏极区与源极区之间便形成导电通道区。

在一些应用中，就finfet装置形成鳍片，使得鳍片与衬底垂直隔开并且位在其上面，鳍片与衬底之间安置有隔离材料。图1a是制作期间中间制点于半导体材料15上面形成的说明性现有技术finfet半导体装置10的一透视图。在这项实施例中，finfet装置10包括三个说明性鳍片20、诸鳍片20之间的沟槽中所形成的隔离区25、鳍片20上面所形成的栅极结构30、栅极结构30的侧壁上所形成的侧壁间隔物35、以及栅极结构30的顶端表面上所形成的栅极覆盖层40。鳍片20具有三维组态：高度、宽度及轴向长度。鳍片20的由栅极结构30所包覆的部分是finfet装置10的通道区，而鳍片20的侧向安置于间隔物35外侧的部分是finfet装置10的源极/漏极区的部分。虽然未绘示，鳍片20位在源极/漏极区中的部分可在合并或未合并条件下具有形成于其上的附加外延半导体材料。

图1b是说明性集成电路产品100的截面图，其包括形成于半导体衬底110中及上面的晶体管装置105。在所示实施例中，晶体管装置105包括说明性栅极结构(即栅极绝缘层115及栅极电极120)、栅极覆盖层125、侧壁间隔物130及简单绘示的源极/漏极区135。虽然所示为平面型装置，本论述亦适用于finfet装置，诸如图1a的装置10。于图1b所示的制作点，已在产品100上面形成绝缘材料层135、140，即层间介电材料。附图中未绘示诸如接触蚀刻终止层及类似者的其它材料层。源极/漏极接触结构140连接至源极/漏极区135，称为「ca」接触部，并且栅极接触结构145连接至栅极电极120，称为「cb」接触部。亦绘示于图1b中的是产品100的多阶金属化系统的第一金属化层，即所谓的m1层，其形成于绝缘材料层140中，例如：低k绝缘材料。提供多个传导贯孔，即所谓的v0贯孔150，用以在装置阶接触部(ca接触部140及cb接触部145)与m1层之间建立电连接。m1层一般包括多条视需要跨布产品100布线的金属线155。

为了防止介电崩溃以及所产生的介于ca接触部140与cb接触部145之间的短路，在两者之间提供充分的介电材料厚度，称为最小介电距离。此介电间隔距离是以箭号160来表示。然而，由于形成贯孔150时固有的错准，介于贯孔150与cb接触部145之间的距离可小于距离160，如间隔距离165所示。若要因应对准变异，产品100设计成使得距离165大于最坏情况错准条件下的最小介电距离。结果是，产品100的设计中介于ca接触部140与cb接触部145之间的距离增加，导致图型密度降低。

本发明是针对可避免，或至少降低以上所指认问题中一或多者的效应的各种方法及产生的装置。

技术实现要素：

下文介绍本主题的简化概要，以便对其某些态样有基本的了解。本概要不是本主题的详尽概述。目的不在于辨别本主题的主要或关键元件，或叙述本主题的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。

大体上，本发明针对形成高k接触衬垫以改善有效贯孔间隔距离的各种方法及其产生的装置。此外，一种说明性方法包括形成位在第一介电层中的第一与第二接触开口。至少第一接触开口与衬垫层至少部分排齐。第一传导特征是在第一接触开口中形成，并且第二传导特征是在第二接触开口中形成。移除与第一介电层的顶端表面相邻的衬垫层的一部分以界定凹口。在第一介电层上面及凹口中形成阻障层。该阻障层具有比该第一介电层的第二介电常数更大的第一介电常数。在该阻障层上面形成第二介电层。形成嵌埋于该第二介电层中并且接触该第二传导特征的第三传导特征。

此外，另一说明性方法包括形成位在鳍片上面的第一、第二及第三栅极结构。形成介于该第一与第二栅极结构之间的牺牲接触部。形成位在该牺牲接触部上面的衬垫层。形成位在该衬垫层及该牺牲接触部上面的第一介电层。移除该牺牲接触部以界定位在该第一介电层中使该鳍片的第一源极与漏极区曝露的第一接触开口。该接触开口通过该衬垫层至少部分排齐。形成位在该第一介电层中的第二接触开口以使该第三栅极结构的一部分曝露。形成位在该第一与第二接触开口中的传导材料以界定位在该第一接触开口中的第一传导特征以及位在该第二接触开口中的第二传导特征。移除与第一介电层的顶端表面相邻而置的衬垫层的一部分以界定凹口。在第一介电层上面及凹口中形成阻障层。该阻障层具有比该第一介电层的第二介电常数更大的第一介电常数。在该阻障层上面形成第二介电层。形成嵌埋于该第二介电层中并且接触该第二传导特征的第三传导特征。

此外，一种说明性装置包括嵌埋于第一介电层中的第一传导特征。介电质衬垫层布置于该第一传导特征的第一侧壁部分与该第一介电层之间。第二传导特征嵌埋于与该第一传导特征相邻的该第一介电层中。阻障层布置于该第一介电层的顶端表面上以及与该第一传导特征的第二侧壁部分相邻而界定的第一凹口中。该第一凹口与该第一介电层的该顶端表面相邻而置，并且该阻障层具有比该第一介电层的第二介电常数更大的第一介电常数。第二介电层布置于该阻障层上面。第三传导特征嵌埋于该第二介电层中并且接触该第二传导特征。

附图说明

本发明可搭配附图参照以下说明来了解，其中相似的附图标记表示相似的元件，并且其中：

图1a至1b是现有技术半导体产品的一说明性具体实施例的视图；以及

图2a至2l绘示用于形成高k接触衬垫以改善有效贯孔间隔距离所揭示的一种说明性方法及其产生的装置。

尽管本文所揭示的主题易受各种修改和替代形式所影响，其特定具体实施例仍已通过附图中的实施例予以表示并且在本文中予以详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附权利要求所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、等同物及替代方案。

具体实施方式

下面说明本发明的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作态样的所有特征。当然，将会领会的是，在开发任何此实际具体实施例时，必须做出许多实作态样特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作态样不同而变。此外，将了解的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本发明的本领域技术人员的例行工作。

本主题现将参照附图来说明。各种结构、系统及装置在附图中只是为了阐释而绘示，为的是不要因本领域技术人员众所周知的细节而混淆本发明。虽然如此，仍将附图包括进来以说明并阐释本发明的说明性实施例。本文中使用的字组及词组应了解并诠释为与本领域技术人员了解的字组及词组具有一致的意义。与本领域技术人员了解的通常及惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本文词汇或词组的一致性用法提供暗示。就术语或词组用意在于具有特殊意义(亦即，不同于本领域技术人员所理解的术语或词组)的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。

本发明大体上关于形成高k接触衬垫以改善有效贯孔间隔距离的各种方法及其产生的装置。此外，如完整阅读本申请案时，对本领域技术人员便将会轻易显而易见的是，本方法适用于各种装置，包括但不限于逻辑装置、存储器装置等，并且可将本文所揭示的方法运用于形成n型或p型半导体装置。本文中揭示的方法及装置可运用于制造使用例如nmos、pmos、cmos等各种技术的产品，并且其可运用于制造例如存储器装置、逻辑装置、asic等各种不同装置。如本领域技术人员在完整阅读本申请案后将会领会的是，本文中揭示的发明可运用于形成使用诸如鳍式场效晶体管等各种所谓3d装置的集成电路产品。

本文中揭示的具体实施例不应视为受限于本文中所绘示及所述的说明性实施例。现将参照附图更详细说明本文中揭示的方法及装置的各项说明性具体实施例。

图2a至2l绘示用于形成高k接触衬垫以改善有效贯孔间隔距离所揭示的一种说明性方法及其产生的装置。说明性产品200包括内有形成多个沟槽用以界定多个鳍片210的衬底205。图2a至2l在沿着诸鳍片210其中一者的长轴取看的截面图中绘示产品200。衬底205可具有各种组态，如所示的主体硅组态。衬底205也可具有含主体硅层、埋置型绝缘层及主动层的绝缘体上硅(soi)组态，其中半导体装置是在主动层中及上面形成的。衬底205可由硅或硅锗所形成，或可由非硅材料所制成，例如：锗。因此，“衬底”或“半导体衬底”等词应了解为涵盖所有半导电性材料及所有形式的此类材料。衬底205可具有不同层。

图2a绘示已进行数个程序操作的制作点的产品200。形成多个鳍片210，诸如通过在衬底205中蚀刻沟槽来形成。大体上，鳍片210界定用于形成诸如鳍式场效晶体管等装置的主动区。隔离结构215(例如：二氧化硅)是在介于诸鳍片210之间且与其相邻处的沟槽中形成。多个栅极结构220是在鳍片210上面形成。间隔物225(例如：氮化硅)是在栅极结构220的侧壁上形成，并且覆盖层230是在栅极结构220的顶端表面上形成。鳍片210的部分中界定源极与漏极区235。举例而言，可使用栅极结构220当作蚀刻掩膜使鳍片210凹陷而界定凹穴，而且该等凹穴可用替代材料来填充，诸如硅锗，用以界定源极与漏极区235。栅极结构220可包括栅极绝缘层(未分别表示)及一或多个传导层，用以界定栅极电极(未分别表示)。接触蚀刻终止层240是在隔离结构215、间隔物225以及源极与漏极235的表面上形成。在所示具体实施例中，栅极结构220是使用取代技巧所形成，其中先形成牺牲材料，然后以栅极绝缘层及栅极电极的传导材料予以取代。

图2b绘示产品200在进行用以在源极与漏极区235的所选择部分上面形成牺牲接触部245的多个程序之后的情况。进行沉积程序以沉积牺牲材料(例如：非晶硅)。在牺牲材料上方形成硬掩膜层(例如：氮化硅)并且制作图型以界定图型化硬掩膜层250。使用图型化硬掩膜250蚀刻牺牲材料而界定牺牲接触部245。

图2c绘示产品200在进行沉积程序(例如：ald)以在牺牲接触部245上面形成衬垫层255(例如：二氧化硅)之后的情况。

图2d绘示产品200在进行多个程序以在衬垫层255上面形成介电层260(例如：sioc)之后的情况。在一项具体实施例中，介电层260是低k材料或超低k材料(亦即，相较于比二氧化硅具有更小的介电常数，例如：<3.9)。进行沉积程序以沉积介电层260的材料，并且进行平坦化程序以使用图型化硬掩膜层250当作终止层来平坦化介电层260。

图2e绘示产品200在进行一或多个蚀刻程序以移除图型化硬掩膜层250及牺牲接触部245而界定开口265之后的情况。

图2f绘示产品200在进行沉积程序以在介电层260上面沉积图型层270(即深紫外光吸氧化物(duo^tm))并且将开口265填充之后的情况。

图2g绘示产品200在进行多个程序以在介电层260中界定栅极接触开口275(cb接触开口)之后的情况。一或多个遮罩层(图未示)是在图型层270上面形成并且图型化以界定开口。进行蚀刻程序(例如：异向性)以蚀刻图型层270与介电层260而界定栅极接触开口275。栅极接触开口275的尺寸与深度为说明性，并且可取决于特定实作态样而变。覆盖层230、间隔物225及接触蚀刻终止层255于蚀刻程序期间曝露的部分亦可部分遭受移除。

图2h绘示产品200在进行多个蚀刻程序以将图型层270剥除并且将接触蚀刻终止层255的曝露部分移除之后的情况，藉此形成源极与漏极接触开口280(例如：cb接触开口)。栅极接触开口275使栅极结构220及相邻的源极与漏极区235两者都曝露。

图2i绘示产品200在进行多个程序以在栅极接触开口275中形成栅极接触部285并在源极与漏极接触开口280中形成源极与漏极接触部290之后的情况。进行一或多个沉积程序以便用传导材料来过量装填接触开口275、280。接着，进行平坦化程序以移除过剩传导材料。接触部285、290可包括多层，诸如一或多个阻障层(例如：ta、tan、tin等)，用以防止任何金属迁移到介电层260及金属填充材料(例如：钨、金属硅化物、铜)内。在所示具体实施例中，栅极接触部285交叉耦合栅极结构225及源极与漏极区235，然而，本主题的应用并不受限于交叉耦合配置。因此，栅极接触部285可仅接触栅极结构220。

图2j绘示产品200在进行湿蚀刻程序以使衬垫层255凹陷而界定与栅极接触部285及源极与漏极接触部290相邻的凹口295之后的情况。在一项具体实施例中，将sioc材料用于介电层260为衬垫层255的二氧化硅材料的选择性凹陷提供蚀刻选择性。当然，也可使用其它提供蚀刻选择性的材料。

图2k绘示产品200在进行沉积程序以在介电层260上面及凹口295中沉积高k阻障层300(例如：氮化铝(aln))之后的情况。一般来说，高k阻障层300比衬垫层255具有更大的介电常数(例如：>3.9，其与二氧化硅相关联，例如：<3.9)。

图2l绘示产品200在进行多个程序以在介电层260上面界定金属化层305之后的情况。进行沉积程序以在高k阻障层300上面沉积介电层310(例如：低k介电材料(例如：sioc))。进行一或多个图型化与蚀刻程序以在介电层310中界定互连开口。进行蚀刻程序以将阻障层的一部分移除而使栅极接触部285曝露。进行一或多个沉积程序以在互连开口中沉积传导材料而界定导线315及传导贯孔320。导线315及传导贯孔320可包括多层，诸如阻障层(例如：ta、tan、tin等)、晶种层(例如：铜)以及传导填充材料(例如：铜)。介于栅极接触部285与源极与漏极接触部290之间的介电间隔距离325是通过衬垫层255的厚度以及介电层260的布置于其之间的部分所界定。介于位在上覆金属化层中的贯孔320与源极与漏极接触部290之间的介电间隔距离330是通过介电层260、310的布置于其之间的部分所界定，并且亦通过高k阻障层300的形成于凹口295中的部分所界定。布置于凹口295中的高k阻障层300通过插置相对于介电层255、260、310具有更高介电常数的材料来增加有效介电距离。因为高k阻障层300只在与介电层260及栅极接触部285的顶端表面相邻的凹口中形成，产品200的总体电容增加相对较小。

使用高k材料排齐接触开口的上部分于本文中使用时，增加介于嵌埋于第一介电层中的第一传导特征与嵌埋于上覆第二介电层中的第二传导特征之间的有效介电距离。有效介电距离的增加容许设计限制条件宽松，或堆积密度增大。

以上所揭示的特定具体实施例仅属描述性，正如本发明可用本领域技术人员所明显知道的不同但等同方式予以修改并且实践而具有本文教示的效益。举例而言，以上所提出的程序步骤可按照不同顺序来进行。再者，如权利要求书中所述除外，未意图限制于本文所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变体全都视为在本发明的范畴及精神内。要注意的是，本说明书及所附权利要求书中如“第一”、“第二”、“第三”或“第四”之类用以说明各个程序或结构的术语，仅当作此些步骤/结构节略参考，并且不必然暗喻此些步骤/结构的进行/形成序列。当然，取决于精准声称的措辞，可或可不需要此些程序的排列顺序。因此，本文寻求的保护如权利要求书中所提。