光传感装置的制作方法

本发明实施例是关于半导体制造技术，特别是有关于光传感装置的结构及制造方法。

背景技术：

半导体集成电路(integratedcircuit，ic)产业经历快速成长。集成电路在材料与设计上的技术进步已产生出许多代的集成电路。每一代的集成电路相较于前一代具有更小且更复杂的电路。

在集成电路进化的过程中，功能密度(即每一个芯片区中互相连接的装置数量)总体上增加，同时几何大小(即使用一制造程序可生产的最小构件(或导线))缩小。此尺寸缩减制程一般而言提供增加生产效率以及降低相关成本等优点。

随着由缩减几何大小所得到的优势，直接地使集成电路装置改良。前述其中一种集成电路装置为影像传感装置。希望能够形成具有更高性能与可靠度的影像传感装置。

技术实现要素：

本发明的一些实施例提供光传感装置，其包含半导体基底，位于半导体基底中的光感测区域，位于半导体基底上且与光感测区域对齐的滤光元件，其中滤光元件具有第一部分及第二部分，且第一部分位于第二部分与光感测区域之间，遮光元件位于半导体基底上且在滤光元件的第一部分旁边，以及介电元件位于遮光元件上且在滤光元件的第二部分旁边，其中遮光元件的顶部宽度大于介电元件的底部宽度。

本发明的一些实施例提供光传感装置，其包含半导体基底，位于半导体基底中的光感测区域，位于半导体基底上且与光感测区域对齐的滤光元件，位于半导体基底上且围绕滤光元件的较低部分的光反射元件，位于光反射元件上且围绕滤光元件的较高部分的介电元件，以及位于滤光元件与光反射元件之间的保护层。

本发明的一些实施例提供光传感装置的制造方法，其包含在半导体基底中形成光感测区域，在半导体基底上方形成遮光层，在遮光层上形成介电层，部分地移除遮光层与介电层，以形成遮光元件与介电元件，其中遮光元件的顶部宽度大于介电元件的底部宽度，遮光元件与介电元件围绕一凹陷，且此凹陷与光感测区域对齐，以及在此凹陷中形成滤光元件。

附图说明

根据以下的详细说明并配合所附附图可更加理解本发明实施例的观点。应注意的是，根据本产业的标准惯例，附图中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1是根据一些实施例的光传感装置的上视示意图。

图2是根据一些实施例的光传感装置的像素区域的上视示意图。

图3a至3h是根据一些实施例，在光传感装置的制造过程中各个阶段的剖面示意图。

图4是根据一些实施例的光传感装置的剖面示意图。

图5是根据一些实施例的光传感装置的剖面示意图。

图6是根据一些实施例的光传感装置的上视示意图。

图7是根据一些实施例的光传感装置的上视示意图。

图8是根据一些实施例的光传感装置的上视示意图。

图9绘示根据一些实施例，在光传感装置的制造过程中进行蚀刻制程的处理腔室的示意图。

【符号说明】

10～光传感装置；

100～半导体基底；

100a～前表面；

100b～背表面；

101～像素区域；

102～内连线结构；

104～隔离区；

106～光感测区域；

107～附着层；

108～隔离结构；

109～载体基板；

110～转移晶体管；

112～重置晶体管；

114～源极随耦器晶体管；

116～选择晶体管；

118a、118b、120～掺杂区；

131～导电部件；

302～抗反射涂层；

304～缓冲层；

306～遮光层；

306a～遮光元件；

308、310～介电层；

308a、310a～介电元件；

312～凹陷；

313～限制网格；

314～保护层；

316～滤光元件；

317a、317b、317c～部分；

902～处理腔室；

c1、c2、c3…、cx～行；

p1～内部；

p2～外部；

r1、r2、r3…、ry～列；

s1、s2、s3～倾斜侧壁表面；

w1、w3、w5～底部宽度；

w2、w4、w6～顶部宽度。

具体实施方式

以下的揭露内容提供许多不同的实施例或范例，以实施本发明实施例的不同部件(feature)。以下叙述各个元件及其排列方式的特定范例，以简化本发明实施例。当然，这些叙述仅作为范例并非用以限定本发明实施例。例如，若是本发明实施例叙述了第一部件形成于第二部件之上或上方，即表示其可能包含上述第一部件与上述第二部件是直接接触的实施例，亦可能包含了有附加部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与第二部件可能未直接接触的实施例。另外，本发明实施例中不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的，并非用以表示所讨论的不同实施例及/或结构之间的关系。

此外，与空间相关用词，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词，为了便于描述附图中一个元件或部件与另一个(些)元件或部件之间的关系。除了在附图中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，并且在此使用的空间相关词也可依此同样地解释。

以下叙述本发明的一些实施例。可在以下实施例中叙述的各阶段期间、之前及/或之后提供额外的操作。以下叙述的一些阶段在不同的实施例中可被取代或删除。额外的部件可被加至半导体装置结构中，以下叙述的一些部件在不同的实施例中可被取代或删除。虽然所述的一些实施例以特定顺序进行操作，但是可采用其他合乎逻辑的顺序实施上述的操作。

图1是根据一些实施例的光传感装置10的上视示意图。光传感装置10可以是背照式(backsideilluminated，bsi)影像传感装置。然而，应理解的是，本发明实施例并不限于背照式影像传感装置。在其他一些实施例中，光传感装置10是前照式(frontsideilluminated，fsi)影像传感装置。在其他一些实施例中，光传感装置10是用以感测不可见光。

在一些实施例中，光传感装置10包含像素区域101的阵列。像素区域101可排列成行(例如c1至cx)和列(例如r1至ry)。此「像素区域」用语意指含有例如光检测器及各种电路的单位格(unitcell)。此单位格可包含各种半导体装置以将电磁辐射转换成电信号。在像素区域101中的光检测器(或光感测区域)可包含光电二极管、互补式金氧半导体(complimentarymetal-oxide-semiconductor，cmos)影像传感器、电荷耦合元件(chargedcouplingdevice，ccd)传感器、有源传感器、无源传感器、一或多种其他适用的传感器或上述传感器的组合。

像素区域101可设计为具有单一传感器类型。或者，像素区域101可设计为具有各种不同的传感器类型。一组像素区域101可以是cmos影像传感器，且另一组像素区域101可以是其他类型的传感器，如无源传感器。在一些实施例中，每一个像素区域101包含光检测器，如光栅式(photogate-type)光检测器，以记录光(辐射)的强度或亮度。每一个像素区域101也可包含各种半导体装置，例如各种晶体管。

额外的电路、输入端及/或输出端可形成在光传感装置10的外围区域或其他适合的区域中，且可耦接至像素区域101。举例而言，在外围区域中的电路提供像素区域101操作环境，且支援与像素区域101的交流联系。

图2是根据一些实施例的光传感装置10的其中一个像素区域101的上视示意图。如图2所示，像素区域101包含光感测区域106。在一些实施例中，光感测区域106是用以检测光(辐射)的强度或亮度。像素区域101可包含各种不同的晶体管。举例而言，前述晶体管包含转移(transfer)晶体管110、重置(reset)晶体管112、源极随动器(source-follower)晶体管114、选择(select)晶体管116、一或多种其他适合的晶体管或前述晶体管的组合。

像素区域101也可包含在半导体基底中的各种掺杂区，如掺杂区118a、118b及120。掺杂区118a、118b及120作为前述晶体管的源极及/或汲极区。在一些实施例中，掺杂区120也称为浮动扩散区(floatingdiffusionregion)。掺杂区120位于转移晶体管110与重置晶体管112之间，且是转移晶体管110与重置晶体管112的源极及/或汲极区的其中之一。在一些实施例中，导电部件131与源极随动器晶体管114的栅极堆叠的一部分重叠，且连接至掺杂区120。

光传感装置10也可包含形成在半导体基底中的各种隔离结构108，以隔离半导体基底中的各种区域。隔离结构108防止各种不同区域之间的漏电流。在一些实施例中，隔离结构108包含介电隔离结构。此介电隔离结构可使用浅沟槽隔离(shallowtrenchisolation，sti)技术、深沟槽隔离(deeptrenchisolation，dti)技术、一或多种其他适合的技术或前述技术的组合形成。

在一些实施例中，隔离结构108可包含通过注入技术或扩散技术形成的掺杂隔离结构。在一些实施例中，隔离结构108形成在像素区域101中，以隔离光感测区域106、转移晶体管110、重置晶体管112、源极随动器晶体管114及选择晶体管116。

在一些实施例中，光传感装置10还包含设置在半导体基底的背表面上的彩色滤光片与透镜。彩色滤光片与透镜可与光感测区域106对齐。透镜是用以引导或聚焦入射光。彩色滤光片设计为使其滤出预设波长带的光。举例而言，彩色滤光片可滤出红色波长带、绿色波长带、蓝色波长带，或近红外光波长带的可见光至光感测区域106。

根据一些实施例，在光传感装置10的操作中，光传感装置10是设计为接收朝向光传感装置10的半导体基底的背表面行进的辐射。设置在半导体基底的背表面上的透镜引导入射的辐射线至半导体基底中对应的光感测区域106。入射的辐射线可产生电子-空穴对，当光感测区域106暴露于入射的辐射线时，光感测区域106通过累积电子对入射的辐射线作出反应。空穴可被位在半导体基底的背表面上的掺杂层捕捉，以防止电子与空穴的再结合。

当转移晶体管110开启时，会将电子从光感测区域106转移至掺杂区120。透过导电部件131的连接，源极随动器晶体管114可将来自掺杂区120的电子转换成电压信号。选择晶体管116可允许像素阵列的单一列(或单一行)由读出电子元件所读取。重置晶体管112可作为重置掺杂区120的开关。当重置晶体管112开启时，掺杂区120会与电源连接以清除所有累积的电子。

应理解的是，本发明实施例并不限于如图1或2所示的光传感装置10。在其他一些实施例中，光传感装置10包含不同的配置。

图3a至3h是根据一些实施例，在光传感装置的制造过程中各个阶段的剖面图。请参照图3a，接收或提供半导体基底100。半导体基底100具有前表面100a及背表面100b。在一些实施例中，半导体基底100界定为表示包含一或多种半导体材料的构造。在一些实施例中，半导体基底100包含半导体晶片(如硅晶片)，或半导体晶片的一部分。在一些实施例中，半导体基底100包含单晶结构、多晶结构或非晶质结构的元素半导体材料。元素半导体材料可包含硅、锗或其他适合的材料。

在其他一些实施例中，半导体基底100包含化合物半导体，如碳化硅(siliconcarbide)、砷化镓(galliumarsenide)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)；合金半导体，如硅化锗(sige)、磷砷化镓(gaasp)、砷化铝铟(alinas)、砷化铝镓(algaas)、砷化镓铟(gainas)、磷铟化镓(gainp)、磷砷化镓铟(gainasp)；一或多种其他适合的材料；或前述材料的组合。

在一些实施例中，半导体基底100包含多层半导体、绝缘体上的半导体(semiconductoroninsulator，soi)(如绝缘体上的硅(silicononinsulator)或绝缘体上的锗(germaniumoninsulator)、或前述材料的组合。在一些实施例中，半导体基底100为芯片，如含有光传感装置的芯片。

如图3a所示，根据一些实施例，半导体基底100包含一或多个隔离结构108。隔离结构108可界定及/或隔离形成在半导体基底100中的各种装置元件。隔离结构108包含浅沟槽隔离(sti)部件、深沟槽隔离(dti)部件、局部硅氧化(localoxidationofsilicon，locos)部件、其他适合的隔离结构或前述部件的组合。

在一些实施例中，隔离结构108由氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃(fluoride-dopedsilicateglass，fsg)、低介电常数(low-k)介电材料、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。在一些实施例中，隔离结构108的形成包含通过光微影制程和在半导体基底100中蚀刻出凹陷例如沟槽，将半导体基底100图案化，以及将一或多种介电材料填入凹陷中。在一些实施例中，被填充的沟槽具有多层结构，例如填入氮化硅或氧化硅的热氧化衬垫层。

可在半导体基底100中形成各种不同的装置元件，装置元件的范例包含晶体管(例如，金氧半场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、互补式金氧半导体(cmos)晶体管、双载子结晶体管(bipolarjunctiontransistor，bjt)、高电压晶体管、高频率晶体管、p通道及/或n通道场效晶体管(pfets/nfets)等)、二极管、其他适合的元件或前述元件的组合。在一些实施例中，与图2所示的实施例相似，前述各种装置元件包含转移晶体管110、重置晶体管112、源极随动器晶体管114、选择晶体管116、一或多种其他适合的装置元件或前述元件的组合。进行各种制程，其包含例如沉积、光微影、蚀刻、注入、退火、平坦化及/或其他适合的制程，以形成上述各种装置元件。

如图3a所示，根据一些实施例，在半导体基底100中形成多个光感测区域106。如图3a所示，隔离结构108将相邻的光感测区域106分隔开来。在一些实施例中，每一个光感测区域106是使用离子注入制程、扩散制程、一或多种其他适合的制程或前述制程的组合形成。

如图3a所示，根据一些实施例，在半导体基底100中形成隔离区104。隔离区104用以将相邻的光感测区域106电性隔离。在一些实施例中，隔离区104为掺杂区，例如(但非限定于)p型掺杂区。隔离区104也可称为掺杂隔离区。在一些实施例中，隔离区104使用离子注入制程、扩散制程、一或多种其他适合的制程或前述制程的组合形成。在一些实施例中，隔离区104在隔离结构108之前形成。在其他一些实施例中，隔离区104在隔离结构108之后形成。在一些实施例中，每一个隔离结构108是被一个隔离区104围绕。

如图3a所示，根据一些实施例，内连线结构102形成在半导体基底100的前表面100a上方。在一些实施例中，内连线结构102包含多个介电层的堆叠。内连线结构102也包含各种不同的导电部件。导电部件包含例如多个水平内连线，如导线，以及多个垂直内连线，如导孔插塞及/或导电接触插塞。内连线结构102的导电部件与形成在半导体基底100之中或之上的装置元件形成电性连接。此装置元件可以是形成在半导体基底100之中或上方的掺杂区。或者，前述装置元件可以是形成在半导体基底100上方或之中的栅极电极。

在一些实施例中，各种装置元件透过在内连线结构102中的导电部件互相连接以形成集成电路装置。此集成电路装置包含例如光传感装置、逻辑装置、存储装置(如静态随机存取存储器(staticrandomaccessmemory，sram)及/或动态随机存取存储器(dynamicrandomaccessmemory，dram))、射频(radiofrequency，rf)装置、输入/输出(input/output，i/o)装置、系统单芯片(systemonchip，soc)装置、其他适合的装置或前述装置的组合。

在一些实施例中，内连线结构102的多个介电层是由氧化硅、氮化硅、氮氧化硅、四乙氧基硅烷(tetraethylorthosilicate，teos)氧化物、磷硅酸盐玻璃(phosphosilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、氟化硅玻璃(fluorinatedsilicaglass，fsg)、掺碳氧化硅、非晶质氟化碳(amorphousfluorinatedcarbon)、低介电常数(low-k)介电材料、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。低介电常数介电材料可具有低于约3.9或低于约2.8的介电常数(k-value)。在一些实施例中，内连线结构102的导电部件是由铜、铝、钨、钴、钛、镍、金、铂、其他适合的材料或前述材料的组合制成，或者包含上述材料。内连线结构102的形成可涉及多个沉积制程、光微影制程、蚀刻制程、平坦化制程、一或多种其他适合的制程或前述制程的组合。

如图3b所示，根据一些实施例，将图3a所示的结构接合至载体基板109上。在一些实施例中，附着层107用以将内连线结构102与载体基板109接合。在一些实施例中，载体基板109是由半导体材料、介电材料、金属材料、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。在一些实施例中，不形成附着层107。载体基板109直接接合至内连线结构102上。在其他一些实施例中，载体基板109是含有多个有源装置及/或无源装置的半导体晶片。

如图3c所示，根据一些实施例，将半导体基底100薄化。在一些实施例中，载体基板109是用来作为支撑，且对半导体基底100的背表面100b施加薄化制程，以薄化半导体基底100。在一些实施例中，此薄化制程包含化学机械研磨(chemicalmechanicalpolishing，cmp)制程、研磨制程、蚀刻制程、干磨抛光(drypolishing)制程、一或多种其他适合的制程或前述制程的组合。

然而，可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，半导体基底100未被薄化。在一些实施例中，载体基板109不与内连线结构102接合。

可对本发明实施例进行许多变化及/或修改。在一些实施例中，从背表面100b移除隔离区104的一部分，以在薄化半导体基底100之后形成沟槽。接着，在沟槽中形成隔离部件(如深沟槽隔离(dti)部件)，以增强相邻光感测区域106之间的电性隔离。

如图3d所示，根据一些实施例，在半导体基底100的背表面100b上方形成抗反射涂层(anti-reflectioncoating，arc)302及缓冲层304。抗反射涂层302可用来降低来自半导体基底100的背表面100b的光学反射，以确保大部分的入射光进入光感测区域106且被感测到。

抗反射涂层302可由高介电常数(high-k)材料、介电材料、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。高介电常数材料可包含氧化铪、氧化钽、氧化锆、氧化铝、一或多种其他适合的材料或前述材料的组合。此介电材料包含例如氮化硅、氮氧化硅、一或多种其他适合的材料或前述材料的组合。

缓冲层304可用来作为抗反射涂层302与后续形成在其上方的层之间的缓冲。缓冲层304可由介电材料或者一或多种其他适合的材料制成。举例而言，缓冲层304是由氧化硅、氮化硅、氮氧化硅、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。

抗反射涂层302与缓冲层304可一起作为平坦层，使得后续的制程容易进行。抗反射涂层302与缓冲层304可使用化学气相沉积(chemicalvapordeposition，cvd)制程、旋转涂布制程、物理气相沉积(physicalvapordeposition，pvd)制程、一或多种其他适合的制程或前述制程的组合，依序沉积在半导体基底100上方。

可对本发明实施例进行许多变化及/或修改。在一些实施例中，不形成抗反射涂层302。在其他一些实施例中，不形成缓冲层304。在其他一些实施例中，抗反射涂层302与缓冲层304两者皆不形成。

如图3e所示，根据一些实施例，在缓冲层304上方沉积遮光层306。遮光层306可用来反射及/或吸收入射光。因此，入射光被阻挡而无法穿透遮光层306。在一些实施例中，遮光层306是用以完全阻挡入射光。遮光层306的穿透率可介于约0至约0.20的范围内。

在一些实施例中，遮光层306是用以作为光反射层。在一些实施例中，遮光层306由金属材料制成，或者包含金属材料。在一些实施例中，遮光层306是由铝、银、铜、钛、金、铂、钨、钴、钽、氮化钽、一或多种其他适合的材料或前述材料的组合制成，或者包含前述材料。在一些实施例中，遮光层306是单层结构。

可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，遮光层306是由半导体材料制成。此半导体材料对可见光(及/或红外光)可具有高吸收度。举例而言，遮光层306可由黑硅(blacksilicon)或其他适合的半导体材料制成，或者包含上述材料。黑硅可包含针状表面结构，其中针是由单晶硅或多晶硅制成。在其他一些实施例中，遮光层306可由能够反射及/或吸收入射光的聚合物材料或陶瓷材料制成。

在其他一些实施例中，遮光层306包含多个子层的堆叠。在一些实施例中，这些子层是由相同材料制成。在其他一些实施例中，一或多个子层是由与其他子层不同的材料制成。在一些实施例中，每一个子层皆是由不同的材料制成。

在一些实施例中，使用适合的沉积制程沉积遮光层306。适合的制程包含例如物理气相沉积(pvd)制程、电镀制程、化学气相沉积(cvd)制程、无电电镀(electrolessplating)制程、旋转涂布制程、一或多种其他适合的制程或前述制程的组合。

接着，根据一些实施例，在遮光层306上方沉积介电层308，如图3e所示。在一些实施例中，介电层308直接接触遮光层306。然而，在其他一些实施例中，介电层308并没有直接接触遮光层306。一或多个其他材料层可形成在遮光层306与介电层308之间。在一些实施例中，介电层308比遮光层306更厚，如图3e所示。

在一些实施例中，介电层308是透明层。在一些实施例中，介电层308是由氧化硅、氮化硅、氮氧化硅、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。介电层308可使用化学气相沉积(cvd)制程、旋转涂布制程、物理气相沉积(pvd)制程、一或多种其他适合的制程或前述制程的组合沉积。

接着，根据一些实施例，在介电层308上方沉积介电层310，如图3e所示。在一些实施例中，介电层310是用以作为抗反射层，其有助于后续进行的光微影制程。在一些实施例中，介电层310直接接触介电层308。然而，在其他一些实施例中，介电层310并非直接接触介电层308。在介电层310与介电层308之间可形成一或多个其他材料层。在一些实施例中，介电层310比介电层308更薄，如图3e所示。在一些实施例中，介电层310比遮光层306更薄。

在一些实施例中，介电层310是由与介电层308不同的材料制成。在一些实施例中，介电层310是由氮氧化硅、氮化硅、一或多种其他适合的材料或前述材料的组合制成，或者包含上述材料。介电层310可使用化学气相沉积(cvd)制程、旋转涂布制程、物理气相沉积(pvd)制程、一或多种其他适合的制程或前述制程的组合沉积。

可对本发明实施例进行许多变化及/或修改。在一些实施例中，不形成介电层310。

如图3f所示，根据一些实施例，部分地移除介电层310及308与遮光层306以形成凹陷312。在一些实施例中，每一个凹陷312与其对应的光感测区域106大致对齐。凹陷312可用以容纳稍后将形成的滤光元件。

在一些实施例中，使用光微影制程与蚀刻制程部分地移除介电层310及308与遮光层306以形成凹陷312。可在介电层310上方形成图案化光阻层，以助于后续的图案化制程。图9绘示根据一些实施例用以进行蚀刻制程的处理腔室902的示意图。在一些实施例中，介电层310及308与遮光层306转移至处理腔室902中，以进行蚀刻制程。在一些实施例中，于同一个处理腔室902中同时蚀刻介电层310及308与遮光层306，以形成凹陷312。蚀刻制程可包含干式蚀刻制程、湿式蚀刻制程或前述制程的组合。在一些实施例中，在蚀刻制程期间会改变处理腔室902中的反应气体的组成，以控制凹陷312的轮廓。

在形成凹陷312之后，遮光层306的剩余部分形成遮光元件306a。在一些实施例中，遮光元件306a是光反射元件。介电层308及310的剩余部分分别形成介电元件308a及介电元件310a。遮光元件306a、介电元件308a及介电元件310a一起形成限制网格(confinementgrid)313。限制网格313界定出多个用来容纳将形成的滤光元件的凹陷312。

如图3f所示，遮光元件306a具有底部宽度w1和顶部宽度w2。底部宽度w1可以是遮光元件306a的底面的线宽。顶部宽度w2可以是遮光元件306a的顶面的线宽。在一些实施例中，遮光元件306a的底部宽度w1大于其顶部宽度w2。在一些实施例中，遮光元件306a沿着从遮光元件306a的底面朝向介电元件308a的方向变窄。在其他一些实施例中，遮光元件306a沿着从遮光元件306a的底面朝向介电元件308a的方向逐渐变窄，如图3f所示。在一些实施例中，遮光元件306a具有倾斜侧壁表面s1。

如图3f所示，介电元件308a具有底部宽度w3和顶部宽度w4。底部宽度w3可以是介电元件308a的底面的线宽。顶部宽度w4可以是介电元件308a的顶面的线宽。在一些实施例中，介电元件308a的底部宽度w3大于其顶部宽度w4。在一些实施例中，介电元件308a沿着从介电元件308a的顶面朝向遮光元件306a的方向变宽。在其他一些实施例中，介电元件308a沿着从介电元件308a的顶面朝向遮光元件306a的方向逐渐变宽，如图3f所示。在一些实施例中，遮光元件306a的顶部宽度w2大于介电元件308a的底部宽度w3。在一些实施例中，宽度w3与宽度w2的比例(w3/w2)介于约0.7至约0.98的范围内。在其他一些实施例中，前述宽度的比例(w3/w2)介于约0.75至约0.95的范围内。

在一些实施例中，介电元件308a具有倾斜侧壁表面s2。在一些实施例中，遮光元件306a的倾斜侧壁表面s1不平行于介电元件308a的倾斜侧壁表面s2。然而，可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，遮光元件306a的倾斜侧壁表面s1大致平行于介电元件308a的倾斜侧壁表面s2。

如图3f所示，遮光元件306a(或光反射元件)的顶面具有内部p1与外部p2。在一些实施例中，外部p2围绕内部p1。在一些实施例中，介电元件308a的整个底面直接接触遮光元件306a顶面的内部p1。

如图3f所示，介电元件310a具有底部宽度w5和顶部宽度w6。底部宽度w5可以是介电元件310a的底面的线宽。顶部宽度w6可以是介电元件310a的顶面的线宽。在一些实施例中，介电元件310a的底部宽度w5大于其顶部宽度w6。在一些实施例中，介电元件310a沿着从介电元件310a的顶面往介电元件308a的方向变宽。在其他一些实施例中，介电元件310a沿着从介电元件310a的顶面往介电元件308a的方向逐渐变宽，如图3f所示。在一些实施例中，介电元件308a的顶部宽度w4大于介电元件310a的底部宽度w5。

在一些实施例中，介电元件310a具有倾斜侧壁表面s3。在一些实施例中，遮光元件306a的倾斜侧壁表面s1不平行于介电元件310a的倾斜侧壁表面s3。然而，可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，倾斜侧壁表面s1大致平行于倾斜侧壁表面s3。在一些实施例中，倾斜侧壁表面s2大致平行于倾斜侧壁表面s3。在其他一些实施例中，倾斜侧壁表面s2不平行于倾斜侧壁表面s3。

如图3g所示，根据一些实施例，在凹陷312的侧壁和底部上方形成保护层314。在一些实施例中，保护层314覆盖限制网格313的侧壁及顶面。在一些实施例中，保护层314直接接触限制网格313。在一些实施例中，保护层314直接接触遮光元件306a的顶面。在一些实施例中，保护层314与介电元件308a一起覆盖遮光元件306a的顶面。在一些实施例中，保护层314顺应地沿着限制网格313的侧壁表面延伸。

保护层314可由氧化硅、氮氧化硅、氮化硅、碳化硅、一或多种适合的材料或前述材料的组合制成，或者包含上述材料。在其他一些实施例中，保护层314是由一或多种聚合物材料制成，或者包含前述材料。保护层314可使用化学气相沉积(cvd)制程、旋转涂布制程、物理气相沉积(pvd)制程、一或多种其他适合的制程或前述制程的组合形成。

可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，不形成保护层314。

在一些实施例中，由于限制网格313的轮廓，每一个凹陷312的较高部分比每一个凹陷312的较低部分更宽。用以形成保护层314的材料及/或前驱物可更容易地施加在底部及侧壁表面上。因此，保护层314的形成更容易进行，结果使保护层314与限制网格313之间有良好的附着性。

如图3h所示，根据一些实施例，在由限制网格313界定的凹陷312中形成滤光元件316。在一些实施例中，滤光元件316对应地与光感测区域106对齐，如图3h所示。滤光元件316可以是彩色滤光元件。在一些实施例中，相邻的滤光元件316可具有不同的颜色。滤光元件316可由以染料为主的聚合物(或以颜料为主的聚合物)制成，或者包含前述材料。

在一些实施例中，使用例如旋转涂布制程或其他适合的制程，在保护层314上方形成滤光膜以填充凹陷312。滤光膜也可以是感光层或光阻层。因此，可接着进行曝光及显影操作将滤光膜图案化，使得滤光膜留在一些凹陷312中。滤光膜的剩余部分用来作为滤光元件316。在一些实施例中，使用热处理以完成滤光元件316的形成。在热处理之后滤光膜可能缩小。同理，通过使用与上述相似的方法，可在其他一些凹陷中依序地形成具有不同颜色的滤光元件316。

在一些实施例中，保护层314围绕滤光元件316，且位在滤光元件316与遮光元件306a之间。保护层314可用来防止遮光元件306a与滤光元件316之间的化学反应。

如图3h所示，每一个滤光元件316具有部分317a、部分317b及部分317c。部分317a是位在部分317b与其中一个光感测区域106之间。部分317b是位在部分317a与部分317c之间。在一些实施例中，遮光元件306a位在部分317a旁。在一些实施例中，部分317a被遮光元件306a围绕。在一些实施例中，介电元件308a位在部分317b旁。在一些实施例中，部分317b被介电元件308a围绕。在一些实施例中，介电元件310a位在部分317c旁。在一些实施例中，部分317c被介电元件310a围绕。

如上所述，在一些实施例中，由于限制网格313的轮廓，保护层314与限制网格313之间的附着性良好。因此，可避免在保护层314与限制网格313之间形成空隙。因为没有空隙，保护层314可具有适合滤光元件316形成的表面。大幅降低滤光元件316剥离的风险。在其他一些不形成保护层314的实施例中，由于限制网格313的轮廓，滤光元件316与限制网格313之间的附着性亦佳。

在其他一些案例中，限制网格的轮廓可能没有受到仔细地控制。举例而言，介电元件308a的底部宽度可能比遮光元件306a更宽，亦即限制网格具有难以被保护层或滤光膜良好地覆盖的颈缩轮廓。难以维持保护层与限制网格之间的附着性。保护层与限制网格之间不良的附着性可能导致在保护层与限制网格之间形成空隙。滤光元件可能会在热处理之后剥离，其可能对光传感装置的性能及品质有不良影响。

图6是根据一些实施例的光传感装置的上视示意图。在一些实施例中，图6绘示如图3h所示结构的上视示意图。在一些实施例中，限制网格313被保护层314覆盖。为了清楚说明，限制网格313也绘示于图6中。然而，本发明实施例并不限于此。在其他一些实施例中，移除保护层314位在凹陷312以外的部分。举例而言，可使用平坦化制程以移除保护层314位在凹陷312以外的部分。此平坦化制程可包含化学机械研磨(cmp)制程、研磨制程、干磨抛光制程(drypolishing)、蚀刻制程、一或多种其他适合的制程或前述制程的组合。在上述案例中，保护层314不覆盖限制网格313的顶面。

在一些实施例中，每一个(或一些)由限制网格313界定出的凹陷312具有正方形轮廓或矩形轮廓。因此，根据一些实施例，如图6所示，每一个形成在凹陷312中的滤光元件316也具有正方形轮廓或矩形轮廓。

可对本发明实施例进行许多变化及/或修改。在一些实施例中，滤光元件316具有不同于图6所示的轮廓。

图7是根据一些实施例的光传感装置的上视示意图。在一些实施例中，图7绘示图3h所示结构的上视示意图。在一些实施例中，限制网格313被保护层314覆盖。为了清楚说明，限制网格313也绘示于图7中。然而，本发明实施例并不限于此。在其他一些实施例中，移除保护层314位在凹陷312以外的部分。在一些实施例中，每一个(或一些)由限制网格313界定出的凹陷312具有圆形轮廓。因此，根据一些实施例，如图7所示，每一个形成在凹陷312中的滤光元件316也具有圆形轮廓。在一些实施例中，因为凹陷312具有圆形轮廓，在形成滤光元件316的热处理期间，在凹陷312中的滤光膜沿着多个方向的收缩度皆相同。在滤光元件316中的应力更为平衡，结果形成更加可靠的滤光元件316。

可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，根据一些实施例如图8所示，滤光元件316具有椭圆形轮廓。

可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，修改限制网格313。图4是根据一些实施例的光传感装置的剖面示意图。在一些实施例中，遮光元件306a的顶部宽度大致等同于介电元件308a的底部宽度。在一些实施例中，介电元件308a的顶部宽度大致等同于介电元件310a的底部宽度。在一些实施例中，可透过对形成凹陷312的蚀刻制程微调，控制限制网格313的轮廓。

可对本发明实施例进行许多变化及/或修改。在其他一些实施例中，修改保护层314。图5是根据一些实施例的光传感装置的剖面示意图。在一些实施例中，保护层314并非顺应地沿着限制网格313的侧壁表面延伸。在一些实施例中，保护层314具有不一致的厚度。在一些实施例中，保护层314具有倾斜侧壁表面。可透过修改保护层314的厚度控制保护层314的轮廓。

本发明实施例形成具有限制网格以容纳滤光元件的光传感装置。限制网格包含遮光元件与位在遮光元件上方的介电元件。遮光元件的顶部宽度不小于介电元件的底部宽度。因此，在限制网格上形成的保护层与限制网格之间具有良好的附着性。在保护层与限制网格之间几乎没有空隙形成。因此，保护层可具有适合形成滤光元件的表面。大幅降低滤光元件剥离的风险。大幅提升光传感装置的可靠度与性能。

根据一些实施例，提供光传感装置，此光传感装置包含半导体基底及位于半导体基底中的光感测区域。光传感装置也包含位于半导体基底上方且与光感测区域对齐的滤光元件。滤光元件具有第一部分及第二部分，且第一部分位于第二部分与光感测区域之间。光传感装置还包含位于半导体基底上方且在滤光元件的第一部分旁边的遮光元件。此外，光传感装置包含位于遮光元件上方且在滤光元件的第二部分旁边的介电元件。遮光元件的顶部宽度大于介电元件的底部宽度。

在一些实施例中，其中遮光元件围绕滤光元件的第一部分，且介电元件围绕滤光元件的第二部分。

在一些实施例中，上述光传感装置还包含围绕滤光元件的保护层，其中保护层位于遮光元件与滤光元件之间。

在一些实施例中，其中保护层直接接触遮光元件的顶面。

在一些实施例中，上述光传感装置还包含位在介电元件上方的第二介电元件，其中第二介电元件围绕滤光元件的第三部分，且滤光元件的第二部分位在第一部分与第三部分之间。

在一些实施例中，其中介电元件的顶部宽度大于第二介电元件的底部宽度。

在一些实施例中，其中遮光元件的底部宽度大于遮光元件的顶部宽度，且介电元件的底部宽度大于介电元件的顶部宽度。

在一些实施例中，其中遮光元件具有第一倾斜侧壁表面，且介电元件具有第二倾斜侧壁表面。

在一些实施例中，其中第一倾斜侧壁表面不平行于第二倾斜侧壁表面。

在一些实施例中，其中滤光元件具有圆形轮廓或椭圆形轮廓。

根据一些实施例，提供光传感装置，此光传感装置包含半导体基底及位于半导体基底中的光感测区域。光传感装置也包含位于半导体基底上且与光感测区域对齐的滤光元件。光传感装置还包含位于半导体基底上且围绕滤光元件的较低部分的光反射元件。此外，光传感装置包含位于光反射元件上且围绕滤光元件的较高部分的介电元件。光传感装置还包含位于滤光元件与光反射元件之间的保护层。

在一些实施例中，其中光反射元件的顶面具有内部及围绕内部的外部，且介电元件的整个底面直接接触光反射元件顶面的内部。

在一些实施例中，其中光反射元件沿着从光反射元件的底面朝向介电元件的方向逐渐变窄。

在一些实施例中，其中介电元件沿着从介电元件的顶面朝向光反射元件的方向逐渐变宽。

在一些实施例中，其中保护层与介电元件一起覆盖光反射元件的顶面。

根据一些实施例，提供光传感装置的制造方法，此方法包含在半导体基底中形成光感测区域，以及在半导体基底上形成遮光层。此方法也包含在遮光层上形成介电层。此方法还包含部分地移除遮光层与介电层，以形成遮光元件与介电元件，其中遮光元件的顶部宽度大于介电元件的底部宽度，遮光元件与介电元件围绕一凹陷，且此凹陷与光感测区域对齐。此外，此方法包含在凹陷中形成滤光元件。

在一些实施例中，上述方法还包含在形成滤光元件之前，在凹陷的侧壁及底部上方形成保护层。

在一些实施例中，其中使用蚀刻制程以部分地移除遮光层与介电层。

在一些实施例中，其中在同一个处理腔室中部分地移除遮光层与介电层。

在一些实施例中，上述方法还包含在介电层上方形成抗反射层，以及当部分地移除遮光层与介电层时，部分地移除抗反射层，进而在介电元件上方形成第二介电元件。

前述内文概述了许多实施例的部件，使本发明所属技术领域中具有通常知识者可以从各个方面更加了解本发明实施例。本发明所属技术领域中具有通常知识者应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，以实现与在此介绍的实施例相同的目的及/或达到相同的优点。本发明所属技术领域中具有通常知识者也应了解，这些等效的结构并未背离本发明的精神与范围。在不背离本发明的精神与范围的前提下，可对本发明实施例进行各种改变、置换及修改。