具有内界面层与高介电常数介电层的半导体装置的制作方法
本揭示是关于一种半导体装置，特别是关于一种具有内界面层与高介电常数介电层的半导体装置。
背景技术：
集成电路(integratedcircuit,ic)行业已历经指数性的成长。集成电路的材料和设计的技术进步已经产生了数个集成电路世代，其中每一世代具有比上世代更小和更复杂的电路。当晶体管的尺寸变小，需缩减栅极介电层的厚度，以在栅极长度降低的情况下维持效能。然而，为了减少栅极泄漏，使用高介电常数(高-κ)栅极介电层，其在维持相同的有效厚度下允许较小的物理厚度，例如在未来技术节点中，所使用的栅极介电层所将提供的。栅极介电层进一步包含内界面层，以降低高介电常数栅极介电层与硅基板之间的毁损。
然而，在互补式金属氧化物半导体(complementarymetal-oxide-semiconductor,cmos)的制造中，实施这些特征和制程遇到了挑战。一般上，于基板上形成内界面层需要湿式试剂，举例而言，h2po4与h2o2。可溶性氧化物材料可被强湿式化学药品所消耗。
技术实现要素：
本揭示提供了一种半导体装置，包含：半导体基板；第一层，位于半导体基板上，第一层具有第一硅锗比例；以及第一栅极结构，位于第一层上，第一栅极结构包含：内界面层，位于第一层上，内界面层具有第二硅锗比例，基本上相等于第一硅锗比例；高介电常数介电层，位于内界面层上；以及第一栅极电极，位于高介电常数介电层上。
附图说明
当结合附图阅读时，自以下详细描述可以最佳地理解本揭示的态样。应当注意，根据工业中标准实务，各特征未按比例绘制，并仅是用以说明目的。事实上，为论述的清楚性，各特征的尺寸可任意地增加或缩减。
图1是根据本揭示的一些实施方式，制造半导体装置的方法的流程图；
图2至图15是根据本揭示的一些实施方式，在半导体装置的制造制程的各种阶段中，半导体装置的横截面图；
图16至图20是根据本揭示的一些实施方式，在半导体装置的制造制程的各种阶段中，半导体装置的横截面图。
具体实施方式
以下揭示提供许多不同实施方式或实施例，用于实现本揭示的不同特征。以下叙述部件与布置的特定实施例，以简化本揭示。这些当然仅为实施例，并且不是意欲作为限制。举例而言，在随后的叙述中，第一特征在第二特征上方或在第二特征上的形成，可包括第一特征及第二特征形成为直接接触的实施方式，亦可包括有另一特征可形成在第一特征及第二特征之间，以使得第一特征及第二特征可不直接接触的实施方式。另外，本揭示在各实施例中可重复元件符号及/或字母。此重复是为了简化及清楚的目的，且本身不指示所论述各实施方式及/或配置之间的关系。
此外，本文中使用空间性相对用词，例如“下方(beneath)”、“之下(below)”、“下(lower)”、“之上(above)”、“上(upper)”及其类似用语，是利于叙述附图中一个元件或特征与另一个元件或特征的关系。这些空间性相对用词本意上涵盖除了图中所绘示的位向之外，也涵盖使用或操作中的装置的不同位向。装置也可被转换成其他位向(旋转90度或其他位向)，因此本文中使用的空间性相对描述以应做类似的解释。
参照至图1，是根据本揭示的一些实施方式，制造半导体装置的方法100的流程图。方法起始于操作110，其中硅锗层形成于半导体基板上。接下来，执行操作120。虚设栅极结构是形成于硅锗层上。续行方法的操作130，其中层间介电层是形成于虚设栅极结构上。续行方法的操作140，其中移除虚设栅极结构，以暴露硅锗层的第一部分与第二部分。续行方法的操作150，其中第一介电层与第二介电层是分别形成于硅锗层的暴露的第一部分与第二部分上。续行方法的操作160，其中遮罩层是形成于第二介电层上。接下来，执行操作170。移除第一介电层。接着，在操作180中，用氧化气体进行表面氧化，以形成内界面层于第一部分上，并从第二介电层移除遮罩层。接下来的叙述是说明可根据图1的方法100而制造的半导体装置的实施方式。
图2至图15是根据本揭示的不同态样，包含内界面层234的半导体装置200在不同制造阶段中的横截面示意图。如本揭示所采用的，在一些实施方式中，半导体装置200可以是平面的金属氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistors,mosfet)。在一些实施方式中，半导体装置200可以是鳍式场效晶体管(finfieldeffecttransistor,finfet)。finfet所指的是任何具有鳍片、多栅极的晶体管。其他晶体管结构和相似的结构是在此揭示所考量的范畴内。半导体装置200可以是包括于微处理器、存储单元及/或其他集成电路(ic)内。
应当注意的是，在一些实施方式中，图1所提及的操作的效果并不产生完成的半导体装置200。所完成的半导体装置200可使用互补式金属氧化物半导体(cmos)技术制程而制造。据此，可理解的是在图1的方法100前、执行时及执行后，可提供额外的制程，以及一些在此仅由简要叙述的制程。图2至图15亦是受到简化，以更好的理解本揭示的概念。举例而言，虽然图示绘示了半导体装置200，可理解的是集成电路可包含一些其他装置，包括电阻、电容、电感和/或保险丝等等。
请参考图2。提供半导体基板20。半导体基板20具有核心区域20a与输入/输出区20b。在一些实施方式中，半导体基板20可以是硅基板。在一些实施方式中，半导体基板20可以包括绝缘体上硅(silicon-on-insulator,soi)结构。
请参考图3与图1中的操作110。硅锗层202(si1-xgex)是形成于半导体基板20上，x的范围是介于0.15与0.95之间。硅锗层202磊晶生长于半导体基板20的表面上。锗的晶格常数比硅来得高，因此所产生的硅锗层202的晶格结构的电子空穴迁移率(electronholemobility)得以比半导体基板20来得高。
此外，半导体基板20包括隔离区(未显示)。隔离区可以是形成于半导体基板20与硅锗层202上，以将半导体基板20上的主动区从其他主动区隔离。在一些实施方式中，隔离区包括浅沟槽隔离(shallowtrenchisolation,sti)。依据设计需求，主动区可包括各种掺杂配置。在一些实施方式中，主动区可是以p型掺杂物或n型掺杂物所掺杂的。举例而言，主动区可以是以p型掺杂物，例如硼或bf2、n型掺杂物，例如磷或砷，及/或其组合。主动区可配置为n型finfet或平面mosfet，或另外地配置为p型finfet或平面mosfet。
请参考图4与图1中的操作120。虚设栅极结构210是形成于硅锗层202(半导体基板20)上。虚设栅极电极层214可以是形成于虚设内界面层212上方。虚设内界面层212包括氧化硅或氮氧化硅。虚设内界面层212可自发形成，作为在形成虚设栅极电极层214前的半导体基板20的湿清洗的结果。在一些实施方式中，虚设栅极电极层214可以包括单层或多层结构。在一些实施方式中，虚设栅极电极层214包括多晶硅。此外，虚设栅极电极层214可以是具有均匀或梯度掺杂的掺杂多晶硅。虚设栅极电极层214可具有介于30nm至约60nm之间的厚度。可使用低压化学气相沉积(low-pressurecvd,lpcvd)制程形成虚设栅极电极层214。
请继续参考图4，接下来，通过合适的制程，例如旋转涂布，将光阻层(未显示)形成于虚设栅极电极层214上方，并通过恰当的微影图案化方法进行图案化，以形成图案化光阻特征。使用干蚀刻制程，可接着转印图案化光阻特征至下方的层(也就是虚设栅极电极层214与虚设内界面层212)，以形成虚设栅极结构210。随后可剥除光阻层。
请参考图5。轻掺杂源极/漏极区204(lightlydopedsource/drain,ldd)可形成于半导体基板20的硅锗层202内。通过一个或多个离子布置制程，可使轻掺杂源极/漏极区204形成于硅锗层202内。掺杂物种可根据所制造的装置种类而定，例如n型装置或p型装置。举例而言，轻掺杂源极/漏极区204可是以p型掺杂物掺杂，例如硼或bf2、n型掺杂物，例如磷或砷，及/或其组合。轻掺杂源极/漏极区204可包括各种掺杂分布。在接下来的离子布置制程中，轻掺杂源极/漏极区204可以是与虚设栅极结构210的外边界对齐。
请参考图6。形成介电层，例如氮化硅或氮氧化硅，以环绕虚设栅极结构210。介电层可以是通过电浆沉积所形成，于低于400℃的温度、200mtorr至约1torr的压力下，以sih4、nh3及/或n2o作为反应气体。接下来，在介电层上执行非等向性蚀刻，以在虚设栅极结构210的两侧上形成一对栅极间隔物216。这一对栅极间隔物216可以具有多层结构。
请参考图7。这对栅极间隔物216可用于偏移源极/漏极区206(source/drainregion,s/d)。通过磊晶生长制程，源极/漏极区206可形成于半导体基板20的硅锗层202内。源极/漏极区206可以具有各种掺杂分布，而源极/漏极区206可以是与栅极间隔物216的外边界对齐。在一些实施方式中，源极/漏极区206可进一步包括凸起的源极/漏极区。
请参考图8与图1中的操作130。层间介电层224(interlayerdielectriclayer,ild)是形成于虚设栅极结构210上。层间介电层224可以是形成于半导体基板20的硅锗层202上方，包括虚设栅极结构210上方。层间介电层224可包括介电材料。介电材料可以包括硅氧化物(siliconoxide)、旋转涂布玻璃(spin-onglass,sog)、氟化石英玻璃(fluorinatedsilicaglass,fsg)、碳掺杂硅氧化物(举例而言，sicoh)、sicn、
接下来，可通过化学机械研磨制程(chemical-mechanical-polishing,cmp)平坦化层间介电层224，直到暴露虚设栅极结构210的顶部分。化学机械研磨制程可有利于为虚设栅极结构210、成对栅极间隔物216、接触蚀刻停止层222与层间介电层224提供基本上平坦的表面。另外，部分的层间介电层224可通过回蚀刻制程来部分移除。在一些实施方式中，虚设栅极结构210可以是被介电质所环绕，包括成对栅极间隔物216、接触蚀刻停止层222与层间介电层224。
请参考图9与图1中的操作140。移除虚设栅极结构210，以通过任何合适的制程，在成对的栅极间隔物216之间形成开口218。虚设栅极结构210，包括虚设栅极电极层214与虚设内界面层212，可使用湿蚀刻制程移除。在一些实施方式中，用于虚设多晶硅栅极结构210的湿蚀刻制程包括暴露于氢氧化物溶液中，包括氢氧化铵、稀释的氢氟酸、去离子水和/或其他合适的蚀刻剂溶液。在移除虚设栅极结构210之后，暴露部分的下方的硅锗层202。暴露的硅锗层202是介于成对的栅极间隔物216之间。暴露的硅锗层202的第一部分是位于核心区域20a的上方，而暴露的硅锗层202的第二部分是位于输入/输出区20b的上方。
请参考图10与图1中的操作150。第一介电层232a与第二介电层232b是分别形成于暴露的硅锗层202的第一部分与第二部分上。第一介电层232a与第二介电层232b可以是输入/输出氧化物层。第一介电层232a与第二介电层232b在硅锗层202上方选择性生长，举例而言，是通过氧化制程。在一些实施方式中，在约400℃至约1000℃的温度下执行氧化制程，使用氧气(o2)为反应气体。第一介电层232a与第二介电层232b具有约20埃
请参考图11与图1中的操作160。通过合适的制程，例如旋转涂布，将遮罩层310形成于半导体基板20上的第二介电层232b上方，并通过恰当的微影图案化方法进行图案化，以形成图案化遮罩层310。图案化遮罩层310覆盖半导体基板20的输入/输出区20b。位于输入/输出区20b上方的第二介电层232b、栅极间隔物216、接触蚀刻停止层222与层间介电层224被保持在图案化遮罩层310的下方。另一方面，核心区域20a暴露，其不具有遮罩层310。第一介电层232a经由虚设栅极结构210所留下的开口218而暴露。
请参考图12与图1中的操作170。通过任何合适的制程移除位于核心区域20a上的第一介电层232a。在一些实施方式中，执行选择性蚀刻以移除第一介电层232a，同时保持图案化遮罩层310的完整性。下方的硅锗层202接着再度经由开口218而暴露。
请参照图13与图1中的操作180。执行表面氧化制程30。表面氧化制程30的执行是通过引入具有强氧化能力的反应气体至半导体基板20，并加热半导体基板20。反应气体可以包括臭氧(o3)、氧气(o2)、二氧化氮、二氧化氮(no2)、二氧化硫(so2)与其一组合。表面氧化制程30发生于温度为约250℃至500℃的密闭腔室内。在一些实施方式中，惰性气体亦连同反应气体一并引入。反应气体和高温度造成在核心区域20a上方的硅锗层202的表面上的内界面层234的形成。此外，表面氧化制程30造成输入/输出区20b上的图案化遮罩层310的分解。表面氧化制程30亦牵涉到加热条件下发生的氧化后的冷却步骤。静置半导体装置200，以逸散从表面氧化制程30所得到的热能。可通过接触至半导体装置200另外一侧的空气调节器或冷却剂辅助的冷却板来促进冷却。当半导体装置200的温度降至介于17℃与60℃之间时，半导体装置200已准备好进行下一道制程。可理解的是，相对于二氧化硅(sio2)，二氧化锗(geo2)在液态化学品中是高溶解性的。使用气体处理来防止消耗氧化产物二氧化锗的过量水气或液体。
geo2的损失量是和加热温度成反比。举例而言，当加热温度从约250℃上升至350℃时，geo2的损失量减少至少5％。反应气体的浓度表现为与内界面层234的厚度呈正相关。此外反应气体的浓度也和其移除遮罩层310的能力具有正相关性。这意即反应气体浓度越高，遮罩层移除的速率越快。内界面层234的形成与遮罩层310的移除同时发生于表面氧化制程30内。反应气体与烘烤制程允许geo2的低损失量，并且与此同时反应气体的强氧化能力协助移除遮罩层310。
请参考图14。所产生的内界面层234与底下的硅锗层202具有基本上相同的硅锗比例(si:ge)。内界面层234的厚度小于所残留的第二介电层232b的厚度。在一些实施方式中，第二介电层232b由与内界面层234相同的材料制成，内界面层234与第二介电层232b的硅锗比例基本上相同。内界面层234具有平滑表面，因为干燥气体与高温条件较不可能溶解处理过程中的锗，或更精确地说，二氧化锗。二氧化锗完好地保留于内界面层234内。因此内界面层234的表面并没有表现为由于湿化学蚀刻剂的geo2的严重损失所导致的曲折的形态或凹缩，举例而言。内界面层234的平滑表面确保硅锗层202与高介电常数介电质之间的有效界面，并且因此改善了所制造出的半导体装置200的效能。
“基本上”这个词可应用于修饰任何定量表达方式，可在不造成其相关的基本功能出现变化下可允许地变化。举例而言，若内界面层234中的二氧化锗并没有受到明显的损失量，于此所揭示的内界面层234的硅锗比例与底下的硅锗层202的硅锗比例相同，可允许地具有轻微的差别。在一些实施方式中，第一硅锗比例与第二硅锗比例的差距是小于5％。
请参考图15。形成高介电常数介电层236与金属栅极电极238。高介电常数介电材料被定义为具有介电常数大于sio2的介电材料。在一些实施方式中，高介电常数介电层236是选自包含li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu的氧化物与其混合物的群组。在一些实施方式中，高介电常数介电层236包括氧化铪。高介电常数介电层236可以是通过化学气相沉积制程而形成。在一些实施方式中，低电压装置是形成于核心区域20a上，而高电压装置是形成于输入/输出区20b上，因此高介电常数介电层236并不是形成于第二介电层232b上。第二介电层232b作为栅极结构的栅极氧化物。在一些实施方式中，高介电常数介电层形成于输入/输出区20b上方，为了不同的装置设计。
内界面层234与形成于硅锗层202与高介电常数介电层236之间的底下硅锗层202相似的硅锗比例所组成。内界面层234的功能是：钝化基板的表面上的悬键(danglingbond)，并形成具有低缺陷密度的高品质介面；建立对内界面反应的阻障并扩散入半导体装置的通道区中；将高介电常数介电层236从基板表面隔离，以从内界面移除高介电常数介电层236中的的电荷/捕捉；并防止掺杂物和杂质透过高介电常数介电层236的扩散。内界面层234的平滑表面确保了具有低缺陷密度的高品质界面。所以，内界面层234可有效地在硅锗层202的表面上有效地钝化悬键及/或从内界面移除高介电常数介电层236中的电荷/捕捉。
请继续参考图15，可形成金属栅极电极层238以完全地充填开口218。在一些实施方式中，金属栅极电极层238包括al、cu、ru、ag、tial、tialn、tin、ticn、tan、tacn、wn或wcn。金属栅极电极层238可以是通过化学气相沉积(cvd)、物理气相沉积(pvd)、镀覆(plating)、原子层沉积(ald)或其他合适技术而形成。接下来，可执行化学机械研磨制程以平坦化金属栅极电极层238。化学机械研磨制程可移除金属栅极电极层238的一部分，直至到达层间介电层224的顶表面。
请参考图16。所绘示的是用以处理半导体装置的装置1000。装置1000具有界定出处理空间的壳体1010。壳体1010具有快门1100，其可开启和关闭以允许晶圆进入，或使得处理空间成为封闭的隔间。如图16中所示，相似于图12中所示的半导体装置的晶圆400被运送至装置1000。快门1100开启以允许晶圆400的进入，而输送组件1200在壳体1010内承载晶圆400。
请参考图17。快门1100关闭，输送组件1200携带晶圆400进入处理腔室1400。处理腔室1400具有含开口的腔体1410。处理腔室1400亦包括腔体盖1420，可从腔体1410的顶部密封开口，使得处理腔室1400成为气密空间。腔体1410与腔体盖1420共同界定了介于其间的处理容积。气体入口耦合至腔体盖1420，以允许外界的粒子交流。气体入口耦合至处理容积的上部，其介于加热板1510与腔体盖1420之间。处理容积接受其中的加热板。加热板1510能够提高温度至约600℃。顶料销1520(liftingpin)是移动式地耦合至加热板1510。如图17中所示，顶料销1520穿过加热板1510并突出于加热板1510的表面上方。顶料销1520配置为接受晶圆，并将晶圆保持在顶部。顶料销1520可以在基本上垂直于加热板1510的直线方向上行进。当顶料销1520向前移动时，顶料销1520的尖端移动远离加热板1510。当顶料销1520向后移动时，顶料销1520的尖端移动接近加热板1510。输送组件1200将晶圆400输送到处理腔室1400中，并将晶圆400加载到顶料销1520上。
请参考图18。腔体盖1420关闭并密封处理腔室1400。顶料销1520降低至使晶圆400接近加热板1510的水平。当加热板1510加热到预定温度，举例而言约400℃时，气体入口1610将反应气体送入处理腔室1400中。发生如前面讨论的表面氧化制程30，当反应气体以预定的浓度和流速被引入到密封的处理腔室1400中。气体入口1610耦合至供应反应气体到处理腔室1400气体源(未显示)。反应气体从腔体盖1420流出气体入口1610，并接触晶圆400的前侧。在一些实施方式中，亦将惰性气体通过气体入口1610引入处理腔室1400中。在表面氧化制程期间产生的废气通过处理容积的底部的排气管道1620，从处理腔室1400中排出。底部是指加热板1510和腔体1410之间的区域。接着形成内界面层，与此同时在强氧化剂和热环境下移除遮罩层。
请参考图19。腔体盖1420开启以允许晶圆400被输送至处理腔室1400外。冷却板1310的顶料销1320定位在其上以接收晶圆400。
请参考图20。顶料销1320降低至使晶圆400接近冷却板1310的水平。晶圆400可允许于以是搁置在冷却板1310上，直到温度逐渐下降到约15℃至60℃。举例而言，可通过通风系统将冷空气引入晶圆400上来促进冷却制程。在一些实施方式中，冷却板可产生冷却剂，并将冷却剂散布于晶圆400的背面，以加快冷却制程。在一些实施方式中，在表面氧化与冷却制程之后，进行清洗和冲洗，以移除晶圆400上的残留物，而在后表面氧化清洗之后可伴随干燥步骤。
内界面层的形成，是在高温下以反应气体执行相对干燥的条件。内界面层是形成于硅锗层上，并具有与下方硅锗层基本上相同的硅锗比例，因为干反应气体较不可能消耗二氧化锗。移除覆盖于半导体基板上的输入/输出区的遮罩层，与此同时以强氧化性气体氧化硅锗层。反应气体的浓度和反应温度与内界面层的厚度和品质具有正相关。
在一些实施方式中，半导体装置具有半导体基板。硅锗层设置于半导体基板上。硅锗层具有第一硅锗比例。第一栅极结构设置于硅锗层上，第一栅极结构包括硅锗层上的内界面。界面层具有第二硅锗比例，与第一硅锗比例基本上相同。第一栅极结构亦包括内界面层上的高介电常数介电层与高介电常数介电层上的第一栅极电极。
根据一些实施例，当中半导体装置进一步包括第二栅极结构，位于第一层上，第二栅极结构包括栅极介电层，位于第一层上，栅极介电层具有与第二硅锗比例基本上相同的第三硅锗比例；以及第二栅极电极，位于栅极介电层上。
根据一些实施例，当中栅极介电层包括二氧化锗。
根据一些实施例，当中栅极介电层比内界面层厚。
根据一些实施例，当中内界面层包括溶于水的一部分。
根据一些实施例，当中内界面层包含二氧化锗。
在一些实施方式中，提供了制造半导体装置的方法。第一虚设栅极结构与第二虚设栅极结构形成于半导体基板上。层间介电层形成于第一虚设栅极结构、第二虚设栅极结构与半导体物质上。移除第一虚设栅极结构与第二虚设栅极结构，以暴露半导体物质的第一部分与第二部分。第一介电层与第二介电层分别形成于半导体物质的第一部分与第二部分上。遮罩层形成于第二介电层上。移除第一介电层，以暴露半导体基板的第一部分。氧化气体执行第一表面氧化，以在半导体基板的第一部分形成内界面层，并从第二介电层移除遮罩层。
根据一些实施例，当中氧化气体包含臭氧、氧气、二氧化氮、二氧化氮、二氧化硫或其组合。
根据一些实施例，当中第一表面氧化的执行包括加热半导体基板。
根据一些实施例，当中进一步包括形成高介电常数介电层于内界面层上。
根据一些实施例，当中进一步包括形成栅极电极于高介电常数介电层上。
根据一些实施例，当中层间介电层包含二氧化锗。
根据一些实施例，当中进一步包括引入惰性气体进入执行第一表面氧化的处理腔室。
根据一些实施例，当中半导体基板包括锗。
根据一些实施例，当中第一介电层与第二介电层的形成包括执行第二表面氧化，以形成第一介电层与第二介电层，分别位于半导体基板的第一部分与第二部分上。
在一些实施方式中，处理晶圆的装置包括具有开口的腔体。腔体盖配置为覆盖腔体的开口，并且与腔体界定出处理容积。腔体盖相对于腔体是可移动的。加热板设置于处理容积内。冷却板设置于处理容积的外部。输送组件配置为在冷却板和加热板之间移动晶圆。气体入口与处理容积相连接，以及排气管道与处理容积相连接。
根据一些实施例，当中进一步包括穿过加热板的顶料销。
根据一些实施例，当中进一步包括穿过冷却板的顶料销。
根据一些实施例，当中处理容积具有介于加热板与腔体盖之间的上部，并且气体入口与处理容积的上部相连接。
根据一些实施例，当中处理容积具有介于加热板与腔体之间的底部，并且排气管道与处理容积底部相连接。
前述内容概述若干实施例或实例的特征，以使得熟悉此项技术者可较佳理解本揭示的态样。熟悉此项技术者应理解，他们可容易地使用本揭示作为设计或修改用于执行本文所介绍的实施方式相同目的及/或达成相同优点的其他制程及结构的基础。熟悉此项技术者应同时认识到，这些的等效构造并不偏离本揭示的精神及范畴，且其可在不偏离本揭示的精神及范畴的情况下于本文中进行各种变化、替换及变更。
- 还没有人留言评论。精彩留言会获得点赞！