多绕组电感结构的制作方法

本实用新型涉及一种电感结构，尤指一种能避免产生互感效应而使电感器维持正常感值及运作，以及便利于电路设计和电路布局(layout)上以及便利于电路板上施工的多绕组电感结构。

背景技术：

常见的电感器，于电子电路中常作为抗流、滤波、储能、振荡、延迟相位或变压器应用等。也因电子产品体积缩小化及功能强化的趋势，则设有多绕组而实质形成两个以上的电感器的应用。对此，中国台湾专利第M535865号揭示了一种“无互感之多绕组电感构造”，其M535865号中图5所示，其中包含一外片、一第一导体、一内片、一第二导体和一中间片，且均为磁性体。

另请再参阅本案现有技术图1所示，该图1是为M535865号中图5的立体组合图，其本案现有图1中，无互感的多绕组电感构造系以中间片15为中心，而可向两侧串列延伸多个电感器，意指可不断串列重复延伸设置外片11及第一导体12和内片13及第二导体14。此一技术方案中，虽能达成多绕组电感器(两个以上)之间无互感的效果，但以中间片15为中心的设置方式，并且由中间片15的两侧可不断串列重复延伸设置外片11及第一导体12和内片13及第二导体14，由于多绕组电感构造系会再安装贴合(例如表面粘着SMD)于电路板上，依此两侧延伸的不断重复的电感结构则容易于电路板的电路布局(layout)设计上提升困难度，在电路板上的电路布局(layout)的设计上则中间片15的左及右方向均要特别注意，而不利于设计者设计，且也会提升表面粘着SMD施工上的困难度，意指会降低制程速度(因为往中间片15两侧延伸，所以制具、夹具或机械手臂的移动更为复杂)。

此外，除了会在中间片15与外片11和内片13之间形成两侧的第一间隙(Gap)100和第二间隙200以外，其主要产生的影响为在施工制程的过程中(例如凭借SMD将多绕组电感回焊于电路板上，不以此为限制)，由于该第一导体12和第二导体14的电接点脚位300、400分设于中间片15的两侧不同方向而变异大，而容易于制程中其组装回焊时，而产生降低了制程组装精确度的问题(在不考虑机械手臂、制具或夹具可修正定位的情况下)。是故，如何针对以上所论述的缺失加以改进，即为本案申请人所欲解决的技术困难点所在。

技术实现要素：

有鉴于现有的缺失，因此本实用新型的目的在于发展一种能避免产生互感效应而使电感器维持正常感值及运作，以及便利于电路设计和电路布局(layout)上以及便利于电路板上施工的多绕组电感结构。

为了达成以上的目的，本实用新型提供一种多绕组电感结构，其包含：一第一芯片，设有一第一结合面和一第二结合面；一第二芯片，设有一第三结合面和一第四结合面，该第二芯片的该第三结合面上设有一第一凹槽，该第一凹槽内延伸设有一第一中柱，该第三结合面上与该第一凹槽的相同两侧分别延伸设有一第一容置部和一第二容置部；一第一导体，设有一第一横向部，该第一横向部两侧分别垂直延伸设有一第一纵向部和一第二纵向部，该第一纵向部垂直延伸设有一第一接脚，该第二纵向部垂直延伸设有一第二接脚，该第一横向部、第一纵向部和第二纵向部结合于该第一中柱上且容置于该第一凹槽之间，且该第一接脚容置于该第一容置部，该第二接脚容置于该第二容置部，该第二结合面结合于该第三结合面上；一第一芯片组件，该第一芯片组件设有一第三芯片和一第二导体，该第三芯片设有一第五结合面和一第六结合面，该第三芯片的该第五结合面上设有一第二凹槽，该第二凹槽内延伸设有一第二中柱，该第五结合面上与该第二凹槽的相同两侧分别延伸设有一第三容置部和一第四容置部，且该第二导体设有一第二横向部，该第二横向部两侧分别垂直延伸设有一第三纵向部和一第四纵向部，该第三纵向部垂直延伸设有一第三接脚，该第四纵向部垂直延伸设有一第四接脚，该第二横向部、第三纵向部和第四纵向部结合于该第二中柱上且容置于该第二凹槽之间，且该第三接脚容置于该第三容置部，该第四接脚容置于该第四容置部，该第四结合面结合于该第五结合面上。

其中，该第一接脚垂直延伸设有一第七接脚，该第二接脚垂直延伸设有一第八接脚，该第三接脚垂直延伸设有一第九接脚，且该第四接脚垂直延伸设有一第十接脚，且进一步包含一第二芯片组件，该第二芯片组件设有一第四芯片和一第三导体，该第四芯片设有一第九结合面和一第十结合面，该第四芯片的该第九结合面上设有一第三凹槽，该第三凹槽内延伸设有一第三中柱，该第九结合面上与该第三凹槽的相同两侧分别延伸设有一第五容置部和一第六容置部，且该第三导体设有一第三横向部，该第三横向部两侧分别垂直延伸设有一第五纵向部和一第六纵向部，该第五纵向部垂直延伸设有一第五接脚，该第六纵向部垂直延伸设有一第六接脚，该第三横向部、第五纵向部和第六纵向部结合于该第三中柱上且容置于该第三凹槽之间，且该第五接脚容置于该第五容置部，该第六接脚容置于该第六容置部，该第六结合面结合于该第九结合面上。

其中，该第五接脚垂直延伸设有一第十一接脚，且该第六接脚垂直延伸设有一第十二接脚。

另一实施态样中，本实用新型提供一种多绕组电感结构，其包含：一第一芯片，设有一第一结合面和一第二结合面；一第二芯片，设有一第三结合面和一第四结合面，该第二芯片的该第三结合面上设有一第一中柱，该第一中柱上设有一第七结合面；一第一导体，设有一第一横向部，该第一横向部两侧分别垂直延伸设有一第一纵向部和一第二纵向部，该第一横向部、第一纵向部和第二纵向部结合于该第一中柱上，该第二结合面结合于该第七结合面上；一第一芯片组件，该第一芯片组件设有一第三芯片和一第二导体，该第三芯片设有一第五结合面和一第六结合面，该第三芯片的该第五结合面上设有一第二中柱，该第二中柱上设有一第八结合面，且该第二导体设有一第二横向部，该第二横向部两侧分别垂直延伸设有一第三纵向部和一第四纵向部，该第二横向部、第三纵向部和第四纵向部结合于该第二中柱上，该第四结合面结合于该第八结合面上；一芯盖体，系结合于该第一芯片、第二芯片和第三芯片上。

其中，该第一纵向部和第二纵向部突出设于该第一中柱外，且该第三纵向部和第四纵向部突出设于该第二中柱外，且进一步包含一第二芯片组件，该第二芯片组件设有一第四芯片和一第三导体，该第四芯片设有一第九结合面和一第十结合面，该第四芯片的该第九结合面上设有一第三中柱，该第三中柱上设有一第十一结合面，且该第三导体设有一第三横向部，该第三横向部两侧分别垂直延伸设有一第五纵向部和一第六纵向部，该第三横向部、第五纵向部和第六纵向部结合于该第三中柱上，该第六结合面结合于该第十一结合面上，该芯盖体同时结合于该第四芯片上。

其中，该第五纵向部和第六纵向部突出设于该第三中柱外。

再另一实施态样中，本实用新型提供一种多绕组电感结构，其包含：一第一芯片，设有一第一结合面和一第二结合面；一第二芯片，设有一第三结合面和一第四结合面，该第二芯片的该第三结合面上设有一第一凹槽，该第一凹槽延伸设于该第二芯片所具有两侧的第一表面和第二表面上；一第一导体，设有一第一横向部，该第一横向部两侧分别垂直延伸设有一第一纵向部和一第二纵向部，该第一横向部结合于该第一凹槽之间，且该第一纵向部和第二纵向部结合于该第一表面和第二表面上，该第二结合面结合于该第三结合面上；一第一芯片组件，该第一芯片组件设有一第三芯片和一第二导体，该第三芯片设有一第五结合面和一第六结合面，该第三芯片的该第五结合面上设有一第二凹槽，该第二凹槽延伸设于该第三芯片所具有两侧的第三表面和第四表面上，且该第二导体设有一第二横向部，该第二横向部两侧分别垂直延伸设有一第三纵向部和一第四纵向部，该第二横向部结合于该第二凹槽之间，且该第三纵向部和第四纵向部结合于该第三表面和第四表面上，该第四结合面结合于该第五结合面上。

其中，该第一纵向部和第二纵向部突出设于该第二芯片外，且该第三纵向部和第四纵向部突出设于该第三芯片外，且进一步包含一第二芯片组件，该第二芯片组件设有一第四芯片和一第三导体，该第四芯片设有一第九结合面和一第十结合面，该第四芯片的该第九结合面上设有一第三凹槽，该第三凹槽延伸设于该第四芯片所具有两侧的第五表面和第六表面上，且该第三导体设有一第三横向部，该第三横向部两侧分别垂直延伸设有一第五纵向部和一第六纵向部，该第三横向部结合于该第三凹槽之间，且该第五纵向部和第六纵向部结合于该第五表面和第六表面上，该第六结合面结合于该第九结合面上。

其中，该第五纵向部和第六纵向部突出设于该第四芯片外。

因此本实用新型凭借让该第一导体和该第二导体搭配该第一芯片、第二芯片和该第三芯片所形成的多绕组电感，于各别工作时能不相互影响而不会形成多电感之间的互感效应，不会使其中一个以上未工作的电感器产生感应电压，让多电感于运作时能各自独立而不会产生互感效应的能量耗损，以及凭借单方向的串列组设多绕组电感，以便利于电路板上的电路设计和电路布局(layout)，并且本实用新型可产生提升多绕组电感于电路板上施工安装的便利性的效果。

附图说明

图1是现有的无互感的多绕组电感构造的立体组合示意图。

图2是本实用新型第一较佳实施例的多绕组电感结构的立体分解结构示意图。

图3是本实用新型第一较佳实施例的图2的立体组合结构示意图。

图4是本实用新型第一较佳实施例的图3的封闭磁力线使用状态示意图。

图5是本实用新型第一较佳实施例的多绕组电感结构其组设第二芯片组件的立体分解结构示意图。

图6是本实用新型第一较佳实施例的多绕组电感结构装设于电路板上的示意图。

图6A是本实用新型第一较佳实施例的多绕组电感结构进一步采用踩高跷设计的立体结构示意图。

图7是本实用新型第二较佳实施例的多绕组电感结构的立体分解结构示意图。

图8是本实用新型第二较佳实施例的图7的立体组合结构示意图。

图9是本实用新型第二较佳实施例的图8的封闭磁力线使用状态示意图。

图10是本实用新型第二较佳实施例的多绕组电感结构其组设第二芯片组件的立体分解结构示意图，并且包含芯盖体。

图10A是本实用新型第二较佳实施例的多绕组电感结构进一步采用踩高跷设计的立体结构示意图。

图11是本实用新型第三较佳实施例的多绕组电感结构的立体分解结构示意图。

图12是本实用新型第三较佳实施例的图11的立体组合结构示意图。

图13是本实用新型第三较佳实施例的图12的封闭磁力线使用状态示意图。

图14是本实用新型第三较佳实施例的多绕组电感结构其组设第二芯片组件的立体分解结构示意图。

附图标记说明：〔现有技术〕11-外片；12-第一导体；13-内片；14-第二导体；15-中间片；100-第一间隙；200-第二间隙；300-电接点脚位；400-电接点脚位；〔本实用新型〕2-第一芯片；21-第一结合面；22-第二结合面；3-第二芯片；31-第三结合面；32-第四结合面；33-第一凹槽；34-第一中柱；35-第一容置部；36-第二容置部；4-第一导体；41-第一横向部；42-第一纵向部；43-第二纵向部；44-第一接脚；45-第二接脚；46-第七接脚；47-第八接脚；5-第一芯片组件；50-第二芯片组件；6-第三芯片；60-第四芯片；601-第九结合面；602-第十结合面；603-第三凹槽；604-第三中柱；605-第五容置部；606-第六容置部；61-第五结合面；62-第六结合面；63-第二凹槽；64-第二中柱；65-第三容置部；66-第四容置部；7-第二导体；70-第三导体；701-第三横向部；702-第五纵向部；703-第六纵向部；704-第五接脚；705-第六接脚；706-第十一接脚；707-第十二接脚；71-第二横向部；72-第三纵向部；73-第四纵向部；74-第三接脚；75-第四接脚；76-第九接脚；77-第十接脚；500-电路板；600-磁路间隙；700-磁路间隙；80-第一芯片；801-第一结合面；802-第二结合面；81-第二芯片；811-第三结合面；812-第四结合面；813-第一中柱；814-第七结合面；82-第一导体；821-第一横向部；822-第一纵向部；823-第二纵向部；83-第一芯片组件；830-第二芯片组件；84-第三芯片；840-第四芯片；841-第五结合面；842-第六结合面；843-第二中柱；844-第八结合面；845-第九结合面；846-第十结合面；847-第三中柱；848-第十一结合面；85-第二导体；850-第三导体；851-第二横向部；852-第三纵向部；853-第四纵向部；854-第三横向部；855-第五纵向部；856-第六纵向部；86-芯盖体；101-磁路间隙；102-磁路间隙；90-第一芯片；901-第一结合面；902-第二结合面；91-第二芯片；911-第三结合面；912-第四结合面；913-第一凹槽；914-第一表面；915-第二表面；92-第一导体；921-第一横向部；922-第一纵向部；923-第二纵向部；93-第一芯片组件；94-第三芯片；941-第五结合面；942-第六结合面；943-第二凹槽；944-第三表面；945-第四表面；95-第二导体；951-第二横向部；952-第三纵向部；953-第四纵向部；103-磁路间隙；104-磁路间隙；96-第二芯片组件；97-第四芯片；971-第九结合面；972-第十结合面；973-第三凹槽；974-第五表面；975-第六表面；98-第三导体；981-第三横向部；982-第五纵向部；983-第六纵向部。

具体实施方式

为了使贵审查委员能清楚了解本实用新型的内容，系以下列实施例搭配图式及符号加以说明，敬请参阅的。

请参阅图2和图3所示，本实用新型提供一种多绕组电感结构，其包含：一第一芯片2、一第二芯片3、一第一导体4和一第一芯片组件5。

该第一芯片2设有一第一结合面21和一第二结合面22。该第二芯片3设有一第三结合面31和一第四结合面32，该第二芯片3的该第三结合面31上设有一第一凹槽33，该第一凹槽33内延伸设有一第一中柱34，该第三结合面31上与该第一凹槽33的相同两侧分别延伸设有一第一容置部35和一第二容置部36，该第二芯片3形成如同E字型，但不以此为限制。该第一导体4设有一第一横向部41，该第一横向部41两侧分别垂直延伸设有一第一纵向部42和一第二纵向部43，该第一纵向部42垂直延伸设有一第一接脚44，该第二纵向部43垂直延伸设有一第二接脚45，该第一横向部41、第一纵向部42和第二纵向部43结合于该第一中柱34上且容置于该第一凹槽33之间，且该第一接脚44容置于该第一容置部35，该第二接脚45容置于该第二容置部36，该第二结合面22结合于该第三结合面31上。又该第一横向部41、第一纵向部42和第二纵向部43形成如同U字形，但不以此为限制。

该第一芯片组件5设有一第三芯片6和一第二导体7，该第三芯片6设有一第五结合面61和一第六结合面62，该第三芯片6的该第五结合面61上设有一第二凹槽63，该第二凹槽63内延伸设有一第二中柱64，该第五结合面61上与该第二凹槽63的相同两侧分别延伸设有一第三容置部65和一第四容置部66，该第三芯片6也形成如同E字形，但不以此为限制。该第二导体7设有一第二横向部71，该第二横向部71两侧分别垂直延伸设有一第三纵向部72和一第四纵向部73，该第三纵向部72垂直延伸设有一第三接脚74，该第四纵向部73垂直延伸设有一第四接脚75，该第二横向部71、第三纵向部72和第四纵向部73结合于该第二中柱64上且容置于该第二凹槽63之间，且该第三接脚74容置于该第三容置部65，该第四接脚75容置于该第四容置部66，该第四结合面32结合于该第五结合面61上。又该第二横向部71、第三纵向部72和第四纵向部73也形成如同U字形，但不以此为限制。于本实施例中，该第一芯片2、第一导体4、第二芯片3、第二导体7和第三芯片6之间的结合方式系以接着剂接着，该接着剂可为热固型接着剂、热塑型接着剂、硅胶接着剂等，且不以此为限制。

因此，请继续参阅图4所示，其中该第一芯片2与第二芯片3之间，以及该第二芯片3与第三芯片6之间分别会形成磁通封闭回路，且分别形成磁路间隙(gap)600、700，因此依电磁感应原理，使得其中一绕组(第一芯片2、第一导体4和第二芯片3)电感未工作(OFF)以及另一绕组(第二芯片3、第二导体7和第三芯片6)电感工作(ON)时，不会产生互感效应，该互感效应的值LM趋近于零(百分比)，意指其中一电感工作时不会将能量感应传导至另一电感，另一电感不会产生感应电压，让多电感于各自独立工作时不会产生互感效应的能量耗损，俾可使本实用新型能达到避免产生互感效应而使多电感器于同时工作或各别工作时均能维持正常感值及运作的功效，实为本实用新型的特点。

此外，请再参阅图5和图6所示，其中除了该第一芯片2、第二芯片3、第一导体4和该第一芯片组件5的第三芯片6和第二导体7所组成的多绕组电感(原则上为双电感，但不以此为限制)以外，更能于该第一芯片组件5上串列组设至少一第二芯片组件50，使得形成两个以上电感器的多绕组电感。该第二芯片组件50设有一第四芯片60和一第三导体70，该第四芯片60设有一第九结合面601和一第十结合面602，该第四芯片60的该第九结合面601上设有一第三凹槽603，该第三凹槽603内延伸设有一第三中柱604，该第九结合面601上与该第三凹槽603的相同两侧分别延伸设有一第五容置部605和一第六容置部606，且该第三导体70设有一第三横向部701，该第三横向部701两侧分别垂直延伸设有一第五纵向部702和一第六纵向部703，该第五纵向部702垂直延伸设有一第五接脚704，该第六纵向部703垂直延伸设有一第六接脚705，该第三横向部701、第五纵向部702和第六纵向部703结合于该第三中柱604上且容置于该第三凹槽603之间，且该第五接脚704容置于该第五容置部605，该第六接脚705容置于该第六容置部606，该第六结合面62结合于该第九结合面601上。

于本实施例中，由于该第二芯片3及其第一导体4和该第一芯片组件5及其第二芯片组件50均为朝同一方向延伸设置，使得多个电感器之间的间距均为相同，而有别于现有技术中朝两相反方向延伸设置，且本实用新型相较于现有技术而可减少一个磁路间隙(gap)的设立，产生缩小体积的效果。故，当应用于电路板500上的电路设计和电路布局(layout)时，即可不需在电路设计上作过多的变更，可降低设计者设计电路的时间，以便利于电路板500上的电路设计和电路布局(layout)，按照同一固定方向(如图6中所示的箭头方向)作电路布局设计即可。并且无论设置多少个电感器的多绕组电感，其多个电感器于同时工作或各别工作时均能维持正常感值及运作的功效，而不会产生互感效应。此外，凭借进一步串列设置一个(以上)的与第一芯片组件5、第二芯片3及其第一导体4相同结构的第二芯片组件50，当第二芯片组件50串列设置数量越多时，除了本身增加电感器的数量其实用性提升，更能凸显本实用新型的单方向串列设置的优点，以利于电路设计和电路布局应用。

以及，本实用新型多绕组电感于制程组装上，例如凭借表面粘着SMD而回焊贴设于电路板500上，由于本实用新型的多绕组电感的多个电感器之间的电接点脚位变异不大，并且朝向同一方向设立，致使能达成提升SMD组装的精确度，可避免制具、夹具或机械手臂作复杂的移动控制，而有别于现有技术的缺失，使得本实用新型可产生提升多绕组电感于电路板500上施工安装的便利性的效果。

综上所述，请继续参阅图5和图6所示，因此本实用新型凭借让该第一导体4和该第二导体7搭配该第一芯片2、第二芯片3和该第三芯片6所形成的多绕组电感，或是进一步设置有一个(以上)的该第二芯片组件50，本实用新型于各别工作时能不相互影响而不会形成多电感之间的互感效应，不会使其中一个以上未工作的电感器产生感应电压，让多电感于运作时能各自独立而不会产生互感效应的能量耗损，以及凭借单方向的串列组设多绕组电感，以便利于电路板500上的电路设计和电路布局(layout)，并且本实用新型可产生提升多绕组电感于电路板500上施工安装的便利性的效果。

以及请再参阅图6A所示，其中该第一接脚44垂直延伸设有一第七接脚46，该第二接脚45垂直延伸设有一第八接脚47，该第三接脚74垂直延伸设有一第九接脚76，且该第四接脚75垂直延伸设有一第十接脚77。并且，该第五接脚704垂直延伸设有一第十一接脚706，且该第六接脚705垂直延伸设有一第十二接脚707。因此本实用新型凭借该第七接脚46、第八接脚47、第九接脚76、第十接脚77、第十一接脚706和第十二接脚707的设置，可达到让本实用新型多绕组电感结构设置安装于电路板上时，提升其设立的高度，让多绕组电感结构的下方产生可容纳其它电子元件的空间出现，可便于电路设计和电路布局，可减少电路板电路布局的使用面积，实为本实用新型的特点。

另外，本实用新型第二较佳实施例中，请再参阅图7和图8所示，其包含：一第一芯片80、一第二芯片81、一第一导体82、一第一芯片组件83和一芯盖体86。

该第一芯片80设有一第一结合面801和一第二结合面802。该第二芯片81设有一第三结合面811和一第四结合面812，该第二芯片81的该第三结合面811上设有一第一中柱813，该第一中柱813上设有一第七结合面814。该第一导体82设有一第一横向部821，该第一横向部821两侧分别垂直延伸设有一第一纵向部822和一第二纵向部823，该第一横向部821、第一纵向部822和第二纵向部823结合于该第一中柱813上，该第二结合面802结合于该第七结合面814上。

以及该第一芯片组件83设有一第三芯片84和一第二导体85，该第三芯片84设有一第五结合面841和一第六结合面842，该第三芯片84的该第五结合面841上设有一第二中柱843，该第二中柱843上设有一第八结合面844，且该第二导体85设有一第二横向部851，该第二横向部851两侧分别垂直延伸设有一第三纵向部852和一第四纵向部853，该第二横向部851、第三纵向部852和第四纵向部853结合于该第二中柱843上，该第四结合面812结合于该第八结合面844上。该芯盖体86结合于该第一芯片80、第二芯片81和第三芯片84上。

因此，请继续参阅图9所示，如同第一较佳实施例，其中该第一芯片80与第二芯片81之间，以及该第二芯片81与第三芯片84之间分别会形成磁通封闭回路，且分别形成磁路间隙(gap)101、102，因此依电磁感应原理，同样可使得其中一绕组(第一芯片80、第一导体82和第二芯片81)电感未工作(OFF)以及另一绕组(第二芯片81、第二导体85和第三芯片84)电感工作(ON)时，不会产生互感效应，该互感效应的值LM趋近于零(百分比)，意指其中一电感工作时不会将能量感应传导至另一电感，另一电感不会产生感应电压，让多电感于各自独立工作时不会产生互感效应的能量耗损，俾可使本实用新型能达到避免产生互感效应而使多电感器于同时工作或各别工作时均能维持正常感值及运作的功效，实为本实用新型的特点。

请再参阅图10所示，如同第一较佳实施例，其中除了该第一芯片80、第二芯片81、第一导体82及该第一芯片组件83的第三芯片84和第二导体85所组成的多绕组电感(原则上为双电感，但不以此为限制)以外，更能于该第一芯片组件83上串列组设一个(以上)的第二芯片组件830，使得形成两个以上电感器的多绕组电感。该第二芯片组件830设有一第四芯片840和一第三导体850，该第四芯片840设有一第九结合面845和一第十结合面846，该第四芯片840的该第九结合面845上设有一第三中柱847，该第三中柱847上设有一第十一结合面848，且该第三导体850设有一第三横向部854，该第三横向部854两侧分别垂直延伸设有一第五纵向部855和一第六纵向部856，该第三横向部854、第五纵向部855和第六纵向部856结合于该第三中柱847上，该第六结合面842结合于该第十一结合面848上，该芯盖体86同时结合于该第四芯片840上。

于本实施例中，同样由于该第二芯片81及其第一导体82、该第一芯片组件83和第二芯片组件830均为朝同一方向延伸设置，使得多个电感器之间的间距均为相同，相同的特征为有别于现有技术中朝两相反方向延伸设置，且本实用新型相较于现有技术也可减少一个磁路间隙(gap)的设立，产生缩小体积的效果。故，当应用于电路板上时，具有与第一较佳实施例相同的功效产生，并于此不再赘述。

以及请再参阅图10A所示，其中该第一纵向部822和第二纵向部823突出设于该第一中柱813外，且该第三纵向部852和第四纵向部853突出设于该第二中柱843外，该第五纵向部855和第六纵向部856突出设于该第三中柱847外。因此本实用新型凭借该第一纵向部822、第二纵向部823、第三纵向部852、第四纵向部853、第五纵向部855和第六纵向部856的设置，可达到让本实用新型多绕组电感结构设置安装于电路板上时，提升其设立的高度，并与第一较佳实施例同样具有相同的效果，且于此不再赘述。

此外，本实用新型第三较佳实施例中，请继续参阅图11和图12所示，其包含：一第一芯片90、一第二芯片91、一第一导体92和一第一芯片组件93。

该第一芯片90设有一第一结合面901和一第二结合面902。该第二芯片91设有一第三结合面911和一第四结合面912，该第二芯片91的该第三结合面911上设有一第一凹槽913，该第一凹槽913延伸设于该第二芯片91所具有两侧的第一表面914和第二表面915上。该第一导体92设有一第一横向部921，该第一横向部921两侧分别垂直延伸设有一第一纵向部922和一第二纵向部923，该第一横向部921结合于该第一凹槽913之间，且该第一纵向部922和第二纵向部923结合于该第一表面914和第二表面915上，该第二结合面902结合于该第三结合面911上。

以及该第一芯片组件93设有一第三芯片94和一第二导体95，该第三芯片94设有一第五结合面941和一第六结合面942，该第三芯片94的该第五结合面941上设有一第二凹槽943，该第二凹槽943延伸设于该第三芯片94所具有两侧的第三表面944和第四表面945上，且该第二导体95设有一第二横向部951，该第二横向部951两侧分别垂直延伸设有一第三纵向部952和一第四纵向部953，该第二横向部951结合于该第二凹槽943之间，且该第三纵向部952和第四纵向部953结合于该第三表面944和第四表面945上，该第四结合面912结合于该第五结合面941上。

因此，请继续参阅图13所示，如同第一较佳实施例和第二较佳实施例，其中该第一芯片90与第二芯片91之间，以及该第二芯片91与第三芯片94之间分别会形成磁通封闭回路，且分别形成磁路间隙(gap)103、104，因此依电磁感应原理，同样可使得其中一绕组(第一芯片90、第一导体92和第二芯片91)电感未工作(OFF)以及另一绕组(第二芯片91、第二导体95和第三芯片94)电感工作(ON)时，不会产生互感效应，该互感效应的值LM趋近于零(百分比)，意指其中一电感工作时不会将能量感应传导至另一电感，另一电感不会产生感应电压，让多电感于各自独立工作时不会产生互感效应的能量耗损，俾可使本实用新型能达到避免产生互感效应而使多电感器于同时工作或各别工作时均能维持正常感值及运作的功效，实为本实用新型的特点。

请再参阅图14所示，如同第一较佳实施例和第二较佳实施例，其中除了该第一芯片90、第二芯片91、第一导体92及该第一芯片组件93的第三芯片94和第二导体95所组成的多绕组电感(原则上为双电感，但不以此为限制)以外，更能于该第一芯片组件93上串列组设一个(以上)的第二芯片组件96，使得形成两个以上电感器的多绕组电感。该第二芯片组件96设有一第四芯片97和一第三导体98，该第四芯片97设有一第九结合面971和一第十结合面972，该第四芯片97的该第九结合面971上设有一第三凹槽973，该第三凹槽973延伸设于该第四芯片97所具有两侧的第五表面974和第六表面975上，且该第三导体98设有一第三横向部981，该第三横向部981两侧分别垂直延伸设有一第五纵向部982和一第六纵向部983，该第三横向部981结合于该第三凹槽973之间，且该第五纵向部982和第六纵向部983结合于该第五表面974和第六表面975上，该第六结合面942结合于该第九结合面971上。

于本实施例中，同样由于该第二芯片91及其第一导体92、该第一芯片组件93和第二芯片组件96均为朝同一方向延伸设置，使得多个电感器之间的间距均为相同，相同的特征为有别于现有技术中朝两相反方向延伸设置，且本实用新型相较于现有技术也可减少一个磁路间隙(gap)的设立，产生缩小体积的效果。故，当应用于电路板上时，具有与第一较佳实施例和第二较佳实施例相同的功效产生，并于此不再赘述。

以及请再参阅图14所示，其中该第一纵向部922和第二纵向部923突出设于该第二芯片91外，且该第三纵向部952和第四纵向部953突出设于该第三芯片94外，该第五纵向部982和第六纵向部983突出设于该第四芯片97外。因此本实用新型凭借该第一纵向部922、第二纵向部923、第三纵向部952、第四纵向部953、第五纵向部982和第六纵向部983的设置，可达到让本实用新型多绕组电感结构设置安装于电路板上时，提升其设立的高度，并与第一较佳实施例和第二较佳实施例同样具有相同的效果，且于此不再赘述。

以上所论述者，仅为本实用新型较佳实施例而已，并非用以限定本实用新型实施的范围；故在不脱离本实用新型的精神与范畴内所作的等效形状、构造或组合的变换，都应涵盖于本实用新型的保护范围内。