图像传感器芯片的制作方法

本申请涉及一种图像传感器芯片。

现有技术公开

背照式图像传感器芯片包括半导体层，其一面被称为前面，被互连结构覆盖，其与前面相对的一面被称为背面，用于接收照明。该芯片包括在半导体层中和半导体层上形成的像素矩阵，该像素矩阵的元件(如晶体管)在前面的一侧上形成，并且通过互连结构而相互连接。

这种芯片由半导体裸片或半导体层制成。事实上，在此裸片中同时形成多个完全相同的芯片，这些芯片然后被分割以获得单独的芯片。分割前，处理件或载体被接合到在半导体裸片的前面上形成的互连结构的一侧，并且然后该裸片从其背面被减薄。在减薄半导体裸片后，针对每个芯片，导电连接通孔穿过处理件直到此芯片的互连结构的上部金属化层级的部分而形成。具备处理件的半导体裸片然后被分割以获得个体化芯片。

在采用上述方法制造的芯片中，在分割或切割步骤后，可以在互连结构上处理件的接合界面处观察到分层。这些分层从芯片的边缘延伸，并且可以在接合界面的大部分上延伸。这可能会导致芯片故障，特别是，由于一个或多个导电连接通孔断裂。

技术实现要素：

因此，希望具有一种背照式图像传感器芯片，其至少部分地解决现有技术中的上述问题。

因此，一个实施例提供了一种图像传感器芯片，该图像传感器芯片包括：半导体层，该半导体层用于接收其背面一侧上的照明，并且包括像素矩阵；互连结构，该互连结构被安排在该半导体层的前面上并且将像素矩阵的元素彼此电连接；载体，该载体被安排在该互连结构上，该载体的第一面在前面一侧上；以及环形沟槽，该环形沟槽被安排在该芯片周边，该沟槽从该载体的第二面延伸并穿过该载体的整个厚度。

根据一个实施例，该载体在其第一面处包括第一氧化硅层，该沟槽穿过该第一氧化硅层。

根据一个实施例，第二氧化硅层被安排在该互连结构上，该载体的第一面被安排在第二氧化硅层上并与之接触，并且该沟槽延伸穿过该第二氧化硅层的全部或部分厚度。

根据一个实施例，芯片包括导电通孔，这些导电通孔从载体的第二面延伸并且穿过载体直到互连结构的金属化层级的部分。

根据一个实施例，沟槽没有通孔深。

根据一个实施例，沟槽包围所有通孔。

根据一个实施例，沟槽没有穿入互连结构。

本实用新型的实施例所提供的这种背照式图像传感器芯片包括用于防止分层在互连结构上处理件的接合界面处传播的装置，因而可以避免由于分层导致的芯片故障。

附图说明

这些和其它优点和特征将在以下实施例说明中进行更详细地公开，将参考附图以非限定性方式进行说明，其中：

图1A到1D示意性地展示了一种用于制造背照式图像传感器芯片方法实例的连续步骤；

图2展示了一种用于制造背照式芯片的方法的实施例；并且

图3是使用图2的方法所获得的芯片的俯视图。

具体实施方式

相同的元件在不同的图中使用相同的参考号表示，此外，各类图不是按比例绘制。出于简洁清楚的目的，只示出并描述那些对理解所描述实施例有用的元件。

在接下来的描述中，术语“下方”，“上方”，“底部”等指在相应图中所讨论元件的方向。除非另外说明，术语“实质上”和“大约”表示10％以内，优选地为5％以内。

图1A到1D展示了一种用于制造背照式图像传感器芯片的方法的实例的连续步骤。更具体而言，这些图是使用所述方法制造的芯片的一部分的横截面示意图，应当理解，实际上，从同一个半导体裸片或者层中同时制造多个完全相同的芯片。

图1A中的步骤，在此图的底部，像素矩阵1形成在半导体裸片 3的前面F1的一侧上，例如，由硅制成，每个芯片5包括像素矩阵1。互连结构7已经形成在半导体裸片3的前面F1上。该互连结构7包括金属化层级，例如四个金属化层级M1、M2、M3和M4，这些金属化层级被嵌入绝缘层并通过导电通孔相互连接。每个芯片5包括互连结构7，用于将其形成于半导体裸片3前面F1的一侧上像素矩阵1 的元件(例如晶体管9)相互连接。实际上，所有半导体裸片3的芯片的互连结构都是同时形成的。可选绝缘层11、13、15和17连续地形成在互连结构7的上表面上。

由以下各项组成的组件形成晶片19：半导体裸片3；被安排在前面F1的互连结构7；以及形成于互连结构上可选层11、13、15和17。

作为示例，该裸片3的厚度可以在600μm与1mm之间。互连结构7的厚度可以在1μm与5μm之间，例如2μm。层11例如是氮化硅层级，其厚度可以在20nm与100nm之间，例如，40纳nm层13 例如是掺磷硅层级，或PSG(磷硅酸盐玻璃)，其厚度可以在100nm 与500nm之间，例如，250nm。层15例如是氮化硅层级，其厚度可以在250nm与750nm之间，例如，500nm。层级7例如是氧化硅层级，其厚度超过0.5μm，甚至超过1μm，例如2μm。层17例如通过沉积例如由四乙氧基硅烷形成(TEOS)形成，例如通过化学气相沉积或CVD形成。

继续参照图1A中的步骤，在图的顶部，提供了由硅制成的处理件或载体21。处理件21包括被安排在下表面F3的可选氧化硅层23。氧化硅层23(例如通过热氧化形成)的厚度可以在20nm与50nm之间，例如，30nm。

图1B的步骤中，由硅制成的处理件21已经通过分子键合在互连结构7的一侧上被接合到晶片19。更具体而言，在本实施例中，处理件21的氧化硅层23被接合到晶片19的氧化硅层17上，这两个层23 和17因此彼此接触。具备处理件21的晶片19已被翻转，然后半导体裸片3从其后面F2被减薄，例如，厚度减到2μm与10μm之间，例如5μm。

可选颜色过滤器25形成在减薄的裸片3的背面F2上，面向芯片 5中的每一个的像素矩阵1。每个过滤器25已经被可选微透镜27所覆盖，每个微透镜27与矩阵1的像素相关联。

在图1C的步骤中，对旨在由芯片5的像素所接收的射线透明的载体29已在减薄的半导体裸片3后面F2的一侧处被接合到晶片19 上载体29(例如由玻璃制成)的厚度可以在200μm与700μm之间，例如500μm。具有载体29和处理件21的晶片19已被翻转。处理件 21从其前面F4被减薄到可以产生穿过处理件21整个厚度的导电连接通孔的厚度。作为示例，处理件21被减薄到小于或等于150μm(例如，小于或等于70μm)的厚度。

在此实施例中，透明载体29通过粘合剂层31(例如聚合物粘结剂)被接合到晶片19上。粘合剂31在半导体裸片3后面F2的一侧被安排在每个芯片5的外围，从而不会覆盖微透镜27并影响其操作。在另一实施例中，微透镜27被省略，并且然后可以在半导体裸片3 的整个后面F2上方提供粘合剂31。

在图1D的步骤中，针对每个芯片5，导电连接通孔33已经被形成穿过处理件21直到此芯片5的互连结构7的上部金属化层级M4。单个通孔33被展示在图1D中。

为了形成这些导电通孔33，孔35从处理件21的上表面F4被雕刻直到互连结构7的上部金属化层级M4。作为示例，孔35的宽度和直径大约为70μm。绝缘层37(例如氧化硅层、氮化硅层和/或氮氧化硅层)形成在处理件21上表面F4的一侧，以覆盖处理件21、孔 35的侧壁和底部。绝缘层37的被安排在孔35底部的部分被移除，以便暴露上部金属化层级M4。导电层39，例如由铜或钨金属制成，然后在孔35的侧壁和底部形成。作为示例，导电层39通过沉积形成于处理件21上表面F4的一侧，然后孔35的侧壁和底部被通过雕刻移除，孔仍留在原位置，此层39的部分形成导电通孔33。在对导电层 39进行雕刻过程中，该层39的环形部分41可以被留在每个通孔33 周围适当位置中，在处理件21的上表面F4上。

在本实施例中，导电层39的部分也留在处理件21的上表面F4 上的适当位置中，位于每个芯片5的中心部分，以便在此形成导电轨道43和导电焊盘45。轨道43从通孔33延伸直到焊盘45，并且导电焊球47可以在导电焊盘45上形成。因此，每个焊球47电连接到互连结构7的上部金属化层级M4上。

在并未示出的步骤中，具有处理件21和载体29的晶片19沿着每个芯片5被分割，以便获得多个个体化芯片5。

如上所述，分层可以从芯片5的边缘开始发生在处理件21与晶片19的接合界面处，并且可以扩散直到导电连接通孔33，并对其造成损害。

现将关于图2描述一种制造背照式芯片的方法的一个实施例。

图2是具有减薄后处理件21和载体29的晶片19的示意性截面图，该步骤在关于图1C所描述的步骤之后。正如图1A到1D，图2 示出了芯片5中仅一个芯片的形成半导体裸片3的一部分的一部分。

图2所示的芯片5一部分包括关于图1D所描述的相同元件。此外，环形沟槽49已经通过从处理件21的上表面F4进行雕刻而形成。每个芯片包括被安排在其外围的环形沟槽，以便包围此芯片5的所有导电连接通孔33。沟槽49从处理件21的上表面F4延伸并穿过处理件21的整个厚度。更具体而言，沟槽49穿过处理件21与晶片19的接合界面，也就是此实例中两个氧化硅层17和23之间的界面。沟槽 49优选地不穿入互连结构7，这有利地使得可以不切断存在于互连结构中的电连接。作为示例，环形沟槽49穿入绝缘层17以上大约其厚度的四分之一。每个沟槽49的宽度例如在5μm与30μm之间。

有利地，沟槽49通过雕刻处理件21的上表面F4而形成，与从该上表面F4雕刻通孔33的孔35的步骤相同。

根据优选实施例，环形沟槽49和孔35优选地在同一或相同的雕刻步骤中形成，例如等离子雕刻。为此，包括位于孔35和沟槽49的位置处的开口的雕刻掩模形成于处理件21的上表面F4上。对应于孔 35的开口的宽度被选择得宽于对应于沟槽49的开口的宽度，从而使得孔35比沟槽49深。因此，在本实施例中，给出图2的结构的制造方法并不包括关于给出图1D结构的制造方法所对应的附加步骤。

根据另一个实施例，沟槽49在第一掩模、雕刻并移除掩模的步骤过程中形成，孔35在第二掩模、雕刻并移除掩模的步骤过程中形成。因此，在本实施例中，给出图2中的结构的方法包括关于图1A 到1D所描述的方法的仅一个附加掩模/雕刻步骤。优选地，第一掩模 /雕刻步骤在第二掩模/雕刻步骤前进行，以便防止来自第一步骤的掩模部分留在孔35内。因此，孔35不会由于这种掩模部分的存在而被污染或损坏。

一旦已经雕刻出了孔35和沟槽49，就采用关于图1D所述的方式形成绝缘层37、通孔33以及可选地轨道43以及焊盘45。因此，在形成绝缘层37的步骤后，以绝缘层37覆盖沟槽49的侧壁和底部。此外，以例如使得在通孔33已经形成后导电层39中没有哪一部分留在沟槽内的方式来进行这些步骤。

在并未示出的后续步骤中，具有处理件21和透明载体29的晶片 19沿着每个芯片5的轮廓51被分割，以便获得多个个体化芯片5，每个芯片包括在其外围处的环形沟槽。

有利地，当分层从在处理件21的接合界面处的芯片5的边缘开始向晶片19发生时，此分层在环形沟槽49被停止，并且因此不能达到导电连接通孔33。

图3是具有被分割后的图2结构的芯片5的俯视图。在此图中，示出了单个轨道43、单个焊盘45以及单个c47，可以理解，实际上，芯片包括若干个导电轨道、焊盘以及焊球。在通孔环33内采用矩阵形式来组织这些焊盘和焊球。

环形沟槽49被安排在芯片5的周边，也就是芯片5的外围，例如与芯片5的边缘51相距基本恒定的距离d。距离d可以在5μm与 30μm之间，例如15μm。导电通孔33形成在由环形沟槽49所界定的芯片5的中心部分中。距离D(例如大于5μm或甚至大于10μm) 将每个通孔33与沟槽49分离。此距离被选择得足够大，以防止导电层39在导电通孔33形成后出现在沟槽49附近。作为示例，芯片具有矩形表面，例如几平方毫米的表面，例如大约3mm*2.5mm。

对具体实施例进行了描述。本领域的技术人员将清楚，可进行各种修改和变化。具体地说，可选绝缘层11、13、15和17的堆叠在互连结构7上形成，并且与处理件21所接合的堆叠可以包括其他绝缘层。相反地，这些可选绝缘层中的至少一些可以被省略。

以上关于图1A到1C和图2所描述的方法步骤的数字和/或顺序可以由本领域的技术人员进行调整。例如，在透明载体39被接合到半导体层3的后面F2的一侧的步骤中，当粘合剂31由聚合材料制成时，可以提供热处理或紫外线处理的步骤。此外，在形成沟槽49、通孔33、轨道43和焊盘45后，可以在处理件21的上表面F4的一侧上沉积钝化绝缘层(例如由树脂制成)。钝化层然后可以形成桥，这些桥在此面F4处关闭沟槽49和孔35。

此外，穿过处理件21形成的导电连接通孔33可以延伸直到芯片的互连结构7的中间金属化层级(例如M3和M2)、或者下部金属化层级(例如M1)。

尽管尚未进行描述，在对具有处理件21和载体29的晶片19进行分割或切割的步骤后，芯片5可以安装在印刷电路板或内插板上，每个焊球47然后与该板的导电表面接触。

半导体裸片可以由SOI(绝缘体上半导体)裸片替换，所述SOI 裸片包括摆放在绝缘层上的半导体层，该绝缘层自身摆放在半导体衬底上，该半导体层然后在SOI裸片前面的一侧上。

希望具有一种用于制造这种芯片的方法，该方法包括与传统制造方法相比较少附加步骤或不需要附加步骤。

一个实施例提供了一种用于制造图像传感器芯片的方法，该方法包括以下连续步骤：a)提供晶体，该晶片包括半导体裸片、被安排在半导体裸片的前面上的互连结构、在半导体裸片中形成的像素矩阵，每个芯片包括矩阵，该矩阵的形成在前面一侧上的元件通过相应互连结构相互连接；b)在互连结构的一侧上，接合处理件的第一面到晶片；c)针对每个芯片，从处理件的第二面在芯片周边雕刻环形沟槽，该沟槽穿过处理件的整个厚度；以及d)将晶片分割成芯片，每个芯片的边缘被安排超出该芯片的该环形沟槽。

根据一个实施例，在步骤b)中，第一氧化硅层形成于处理件的第一面处，并且，在步骤c)中，每个芯片的环形沟槽被雕刻穿过第一氧化硅层。

根据一个实施例，在步骤a)中，第二氧化硅层形成于互连结构上，并且，在步骤b)中，该处理件的第一面被接合到第二氧化硅层上并与之接触，每个芯片的沟槽被雕刻穿过第二氧化硅层的全部或部分厚度。

根据一个实施例，该方法进一步包括，在步骤c)中，形成导电通孔包括以下连续步骤：针对每个芯片，从由硅制成的处理件的第二氧化硅层雕刻孔直到芯片的互连结构金属化层级；在处理件第二面的一侧上形成绝缘层，所述绝缘层覆盖孔的侧壁和底部以及每个芯片的沟槽的侧壁和底部，将该绝缘层在这些孔的底部的部分移除；并且在每个孔的侧壁和底部形成导电层。

根据一个实施例，这些沟槽和孔同时被雕刻。

根据一个c)实施例，在步骤中，沟槽的雕刻在到达互连结构前被中断。

根据一个处理件实施例，在步骤b)中，接合所述后，半导体裸片从其背面被减薄。

根据一个实施例，在步骤c)与d)之间，透明载体在半导体裸片的背面的一侧上被接合到晶体上，该处理件然后从其第二面被减薄。