本实用新型涉及发光二极管技术领域，尤其涉及一种高亮度LED芯片。
背景技术：
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。其中，LED芯片的性能直接影响整个LED灯的性能，LED芯片的制作方法和材料对芯片的性能起到至关作用。
目前，LED芯片的ITO层的材料一般为ITO(Indium Tin Oxides，铟锡氧化物)，ITO目前的厚度一般为其中主要采用化学腐蚀法来对其进行刻蚀，但是，采用化学湿法腐法容易造成过度腐蚀等问题，影响LED芯片的光电性能。
技术实现要素：
本实用新型所要解决的技术问题在于，提供一种高亮度LDE芯片，通过减少ITO层的厚度，从而防止芯片的侧壁腐蚀过度、破坏LED芯片的整体结构，进而提高LED芯片的出光效率，减少生产时间，提高生产效率。
为了解决上述技术问题，本实用新型提供了一种高亮度LED芯片，包括：
衬底；
设于所述衬底表面的外延层，其中所述外延层包括设于衬底表面的第一半导体层，设于所述第一半导体层表面的有源层，设于所述有源层表面的第二半导体层；
第一裸露区域，所述第一裸露区域贯穿所述第二半导体层和有源层，并延伸至所述第一半导体层；
ITO层，所述ITO层设于所述第二半导体层上，所述ITO层的厚度为
第一电极和第二电极，所述第一电极设于所述第一裸露区域的第一半导体层上，所述第二电极贯穿所述ITO层，并设置在所述第二半导体层上；
绝缘层，所述绝缘层设于ITO层表面和第一裸露区域上的第一半导体层表面。
作为上述方案的改进，所述ITO层的厚度为
作为上述方案的改进，所述ITO层的厚度为
作为上述方案的改进，所述第一裸露区域的宽度为10-30μm。
作为上述方案的改进，所述绝缘层的厚度为
作为上述方案的改进，所述外延层的厚度为4-10μm。
作为上述方案的改进，所述外延层的厚度为6μm。
实施本实用新型，具有如下有益效果：
1、本实用新型提供了一种高亮度LED芯片，包括衬底、外延层、第一裸露区域、ITO层、第一电极、第二电极和绝缘层，其中，将所述ITO层的厚度设置在的范围内，通过减少ITO层的厚度，从而防止芯片的侧壁腐蚀过度、破坏LED芯片的整体结构，进而提高LED芯片的出光效率，减少生产时间，提高生产效率。
附图说明
图1为本实用新型高亮度LED芯片的结构示意图；
图2为本实用新型高亮度LED芯片的制作方法流程图；
图2a为形成外延层后的结构示意图；
图2b为形成第一裸露区域后的结构示意图；
图2c为形成ITO层后的结构示意图；
图2d为形成第二裸露区域后的结构示意图；
图2e为形成第一电极和第二电机后的结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。
参见图1，本实用新型提高了一种高亮度LED芯片，包括：
衬底10；
设于所述衬底10表面的外延层20，其中所述外延层20包括设于衬底10表面的第一半导体层21，设于所述第一半导体层21表面的有源层22，设于所述有源层22表面的第二半导体层23；
第一裸露区域24，所述第一裸露区域24贯穿所述第二半导体层23和有源层22，并延伸至所述第一半导体层21；
ITO层30，所述ITO层30设于所述第二半导体层23上，所述ITO层30的厚度为
第一电极41和第二电极42，所述第一电极41设于所述第一裸露区域24的第一半导体层21上，所述第二电极42贯穿所述ITO层30，并设置在所述第二半导体层23上；
绝缘层40，所述绝缘层40设于ITO层30表面和第一裸露区域24上的第一半导体层21表面。
需要说明的是，本申请通过将ITO层的厚度设置在的范围内，通过减少ITO层的厚度，从而防止芯片的侧壁腐蚀过度、破坏LED芯片的整体结构，进而提高LED芯片的出光效率，减少生产时间，提高生产效率。
优选的，所述ITO层30的厚度为更加的，所述ITO层的厚度为当ITO层30的厚度小于时，会降低ITO层30与电极的粘附力，当ITO层30的厚度大于时，不仅增加ITO层30的形成时间，还降低LED芯片的出光效率，进一步地，还会降低ITO层30与电极的粘附力。
此外，当ITO层30的厚度大于时，不利于后续的湿法腐蚀的控制，容易造成腐蚀过量，出现LED芯片侧壁过腐蚀的现象，影响LED芯片的侧壁出光效率。由于ITO层30只覆盖在第二半导体层23和裸露出来的第一半导体层21表面，而芯片的侧壁及第一裸露区域24的侧壁表面没有ITO层30，因此，在后续的腐蚀中，容易将LED芯片的侧壁过量腐蚀。
其中，所述ITO层30的材质为铟锡氧化物，这样有利提高ITO层30的导电能力，防止载流子聚集在一起，还提高LED芯片的出光效率。
为了形成第一电极41且不减少发光面积，所述第一裸露区域24的宽度为10-30μm。
为了提高芯片的良率，所述外延层20的厚度为4-10μm。当外延层20的厚度低于4μm，LED芯片的亮度会降低，在后续刻蚀时，LED芯片容易出现裂片的情况。但外延层20的厚度大于10μm，LED芯片的亮度会降低，增加刻蚀的难度和时间。在本实施例中，所述外延层的厚度为6μm。
其中，所述绝缘层40的厚度为进一步地，所述绝缘层40为氧化硅、氮化硅和氧化铝中的一种。
相应地，本申请还提供了一种高亮度LED芯片的制作方法，其流程图如图2所示，包括以下步骤：
S1：提供一衬底；
衬底的材料可以为蓝宝石、碳化硅或硅，也可以为其他半导体材料，本实施例中优选衬底为蓝宝石衬底。
S2：在所述衬底表面形成外延层；
如图2a所示，在衬底10任意一表面形成外延层20，其中，所述外延层20包括设于所述衬底10表面的第一半导体层21，设于第一半导体层21表面的有源层22，设于有源层22表面的第二半导体层23。
具体的，本申请实施例提供的第一半导体层和第二半导体层均为氮化镓基半导体层，有源层为氮化镓基有源层；此外，本申请实施例提供的第一半导体层、第二半导体层和有源层的材质还可以为其他材质，对此本申请不做具体限制。
其中，第一半导体层可以为N型半导体层，则第二半导体层为P型半导体层；或者，第一半导体层为P型半导体层，而第二半导体层为N型半导体层，对于第一半导体层和第二半导体层的导电类型，需要根据实际应用进行设计，对此本申请不做具体限制。
需要说明的是，为了提高后续的刻蚀工艺的良率，所述外延层的厚度为4-10μm。当外延层的厚度低于4μm，LED芯片的亮度会降低，在后续刻蚀时，LED芯片容易出现裂片的情况。但外延层的厚度大于10μm，LED芯片的亮度会降低，增加刻蚀的难度和时间。在本实施例中，所述外延层的厚度为6μm。
需要说明的是，在本申请的其他实施例中，所述衬底10与所述外延层20之间设有缓存冲层(图中未示出)。
S3：对所述外延层进行蚀刻，形成第一裸露区域；
如2b所示，对所述外延层20进行蚀刻，刻蚀至第一半导体层21并形成第一裸露区域24，将所述第一半导体层21裸露出来。具体的，采用ICP刻蚀设备对所述外延层20进行蚀刻，刻蚀深度为1-2μm。为了形成第一电极且不减少发光面积所述第一裸露区域的宽度为10-30μm。
S4：在所述外延层上形成ITO层；
如图2c所示，在所述外延层20上形成ITO层30。具体的，采用电子束蒸发工艺在所述外延层20表面蒸镀一层ITO层30。其中，所述ITO层30覆盖在所述第二半导体层23和裸露出来的第一半导体层21表面。
需要说明的是，蒸镀温度为200-350℃，氧气流量为5-20sccm，蒸镀腔体真空度为3.0-10.0E-5，蒸镀时间为50-300min。当蒸镀温度低于200℃时，ITO层30无法获取足够的能量进行迁移，形成的ITO层30质量较差，缺陷多；当蒸镀温度高于350℃时，温度过高，薄膜能量过大不易于在外延层上沉积，沉积速率变慢，效率降低。氧气流量小于5sccm时，氧气流量过低，ITO层30氧化不充分，薄膜质量不佳，氧气流量大于20sccm时，氧气流量太大，ITO层30过度氧化，膜层缺陷密度增加。蒸镀时间小于50min时，薄膜需要较高的沉积速率才能达到所需厚度，沉积速率太快，原子来不及迁移，因此薄膜生长质量较差，缺陷多。
优选的，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为3.0*10-5-10.0*10-5。
具体的，所述ITO层30的厚度为优选的，所述ITO层30的厚度为当ITO层30的厚度小于时，会降低ITO层30与电极的粘附力，当ITO层30的厚度大于时，不仅增加ITO层30的形成时间，还降低LED芯片的出光效率，进一步地，还会降低ITO层30与电极的粘附力。
此外，当ITO层30的厚度大于时，不利于后续的湿法腐蚀的控制，容易造成腐蚀过量，出现LED芯片侧壁过腐蚀的现象，影响LED芯片的侧壁出光效率。由于ITO层30只覆盖在第二半导体层23和裸露出来的第一半导体层21表面，而芯片的侧壁及第一裸露区域24的侧壁表面没有ITO层30，因此，在后续的腐蚀中，容易将LED芯片的侧壁过量腐蚀。
其中，所述ITO层30的材质为铟锡氧化物，但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的，铟锡氧化物中铟和锡的比例为95:5。这样有利提高ITO层30的导电能力，防止载流子聚集在一起，还提高LED芯片的出光效率。
S5：采用湿法腐蚀工艺对所述ITO层进行刻蚀，形成第二裸露区域；
如图2d所示，采用湿法腐蚀工艺对所述ITO层30进行刻蚀，形成第二裸露区域31，并将所述第一裸露区24裸露出来，其中，所述第二裸露区域31刻蚀至所述第二半导体层23，所述第二裸露区域31的直径为0.5-8μm。
具体的，所述湿法腐蚀工艺包括：采用FeCl3和HCl的混合溶液对ITO层30进行蚀刻，蚀刻时间为100-1000秒。当蚀刻时间小于100秒，蚀刻不充分，不能形成第二裸露区域31和不能将所述第一裸露区域24裸露出来。当蚀刻时间大于1000秒，蚀刻过度，将LED芯片的侧壁过量腐蚀，破坏LED芯片的结构，降低出光效率。优选的，蚀刻时间为170秒。需要说明的是，为了不过于减少ITO层30的面积，保证LED芯片的电流扩展性，又要保证第二电极有足够的形成空间，防止电极在后续的测试中发生掉落，所述第二裸露区域31的直径为0.5-8μm。优选的，所述第二裸露区域31的直径为1μm。当所述第二裸露区域31的直径小于0.5μm时，难以形成第二电极，且影响电极的导电性能，芯片的电流分布不够均匀。当所述第二裸露区域31的直径大于8μm时，ITO层30的刻蚀面积较大，影响ITO层30的性能，使芯片的电流分布不够均匀。
需要说明的是，ITO层30的厚度、湿法腐蚀的时间和第二裸露区域31的直径，三者之间存在一定的联系。其中，ITO层30的厚度影响了湿法腐蚀的时间，而湿法腐蚀的时间又影响了第二裸露区域31的直径大小。具体的，ITO层30的厚度大，为了将不需要的ITO层30去除掉，湿法腐蚀的时间就长，从而第二裸露区域31的直径就大；ITO层30的厚度小，湿法腐蚀的时间就短，从而第二裸露区域31的直径就小。
S6：在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极；
如图2e所示，在所述第一裸露区域24形成第一电极41，在所述第二裸露区域31形成第二电极42。具体的，采用电子束蒸镀、磁控溅射、电镀或化学镀工艺，在所述第一裸露区域24的第一半导体层21表面沉积填充金属层形成第一电极41，在所述第二裸露区域31的第二半导体层23表面沉积填充金属层形成第二电极42。
需要说明的是，为了增加第一电极41与第一半导体层21的接触面积、第二电极42与第二半导体层23的接触面积，所述第一电极41和第二电极42的厚度均为1-4μm。其中，所述第二电极42的厚度大于第二裸露区域31的深度，所述第二电极42覆盖在所述ITO层30的表面。这样，增加第二电极42与ITO层30的接触面积，从而加强了第二电极42与ITO层30的粘附力，提到芯片的可靠性。优选的，所述第一电极或所述第二电极由Cr、Ni、Ti、Pt、W、Pb、Rh、Sn、Cu、中的一种或几种制成。
需要说的是，如图1所示，在形成第一电极41和第二电极42之后，还包括以下步骤：
在所述ITO层30表面及裸露出来的第一半导体层21表面形成绝缘层40；对所述绝缘层400进行刻蚀，将第一电极41和第二电极42裸露出来。
具体的，所述绝缘层40由氧化硅、氮化硅和氧化铝中的一种或几种制成。
下面以具体实施例进一步阐述本实用新型
实施例1
一种高亮度LED芯片的制作方法，包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上形成外延层，所述外延层包括依次设于所述蓝宝石衬底表面的N型氮化镓层、有源层和P型氮化镓层，所述外延层的厚度为6μm；
采用ICP刻蚀设备对所述外延层进行蚀刻，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
采用电子束蒸发工艺在P型氮化镓层表面蒸镀一层ITO层，所述ITO层的厚度为其中，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为5.0E-5，蒸镀时间为150min；
采用FeCl3和HCl的混合溶液对ITO层进行湿法蚀刻，形成第二裸露区域，并将所述第一裸露区裸露出来，蚀刻时间为500秒，所述第二裸露区域的直径为5μm；
在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极。
实施例2
一种高亮度LED芯片的制作方法，包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上形成外延层，所述外延层包括依次设于所述蓝宝石衬底表面的N型氮化镓层、有源层和P型氮化镓层，所述外延层的厚度为6μm；
采用ICP刻蚀设备对所述外延层进行蚀刻，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
采用电子束蒸发工艺在P型氮化镓层表面蒸镀一层ITO层，所述ITO层的厚度为其中，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为5.0E-5，蒸镀时间为100min；
采用FeCl3和HCl的混合溶液对ITO层进行湿法蚀刻，形成第二裸露区域，并将所述第一裸露区裸露出来，蚀刻时间为320秒，所述第二裸露区域的直径为3μm；
在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极。
实施例3
一种高亮度LED芯片的制作方法，包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上形成外延层，所述外延层包括依次设于所述蓝宝石衬底表面的N型氮化镓层、有源层和P型氮化镓层，所述外延层的厚度为6μm；
采用ICP刻蚀设备对所述外延层进行蚀刻，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
采用电子束蒸发工艺在P型氮化镓层表面蒸镀一层ITO层，所述ITO层的厚度为其中，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为5.0E-5，蒸镀时间为80min；
采用FeCl3和HCl的混合溶液对ITO层进行湿法蚀刻，形成第二裸露区域，并将所述第一裸露区裸露出来，蚀刻时间为170秒，所述第二裸露区域的直径为1μm；
在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极。
对比实施例1
一种LED芯片的制作方法，包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上形成外延层，所述外延层包括依次设于所述蓝宝石衬底表面的N型氮化镓层、有源层和P型氮化镓层，所述外延层的厚度为6μm；
采用ICP刻蚀设备对所述外延层进行蚀刻，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
采用电子束蒸发工艺在P型氮化镓层表面蒸镀一层ITO层，所述ITO层的厚度为其中，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为5.0E-5，蒸镀时间为200min；
采用FeCl3和HCl的混合溶液对ITO层进行湿法蚀刻，形成第二裸露区域，并将所述第一裸露区裸露出来，蚀刻时间为600秒，所述第二裸露区域的直径为7μm；
在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极。
对比实施例2
一种高亮度LED芯片的制作方法，包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上形成外延层，所述外延层包括依次设于所述蓝宝石衬底表面的N型氮化镓层、有源层和P型氮化镓层，所述外延层的厚度为6μm；
采用ICP刻蚀设备对所述外延层进行蚀刻，形成第一裸露区域，所述第一裸露区域刻蚀至第一半导体层；
采用电子束蒸发工艺在P型氮化镓层表面蒸镀一层ITO层，所述ITO层的厚度为其中，蒸镀温度为290℃，氧气流量为10sccm，蒸镀腔体真空度为5.0E-5，蒸镀时间为70min；
采用FeCl3和HCl的混合溶液对ITO层进行湿法蚀刻，形成第二裸露区域，并将所述第一裸露区裸露出来，蚀刻时间为100秒，所述第二裸露区域的直径为0.5μm；
在所述第一裸露区域形成第一电极，在所述第二裸露区域形成第二电极。
上述实施例1-3是本申请高亮度LED芯片的制作方法的具体实施例，对比实施例1-2是现有的LED芯片的制作方法的实施例。其中，上述芯片的尺寸一致，将上述实施例1-3中制作而成的高亮度LED芯片和对比实施例1-2中制作而成的LED芯片进行焊线老化处理和亮度测试，结果如下：
从上述测试结果可以看出，采用现有的LED芯片的制作方法制作出来LED芯片的容易出现焊线掉电极现象，且亮度较低。其中，ITO层的厚度、第二裸露区域的直径和刻蚀时间对LED芯片的光电性能具有重要的影响。具体的，当ITO层的厚度小于时，会降低电极与焊线的粘附力，降低芯片的亮度。当ITO层的厚度大于时，不仅增加ITO层的形成时间，增长湿法腐蚀的时间，增大第二裸露区域的面积，还降低LED芯片的出光效率，进一步地，还会降低导电极与焊线的粘附力。
以上所揭露的仅为本实用新型一种较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。