摄像装置、摄像模块、电子设备及摄像系统的制作方法

本发明的一个实施方式涉及一种摄像装置、摄像模块、电子设备及摄像系统。

注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式的技术领域涉及一种物体、方法或制造方法。本发明涉及一种工序、机器、产品或组合物。尤其是，本发明的一个实施方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、它们的驱动方法或它们的制造方法。

在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的元件、电路或装置等。半导体装置的一个例子是晶体管或二极管等半导体元件。半导体装置的另一个例子是包括半导体元件的电路。半导体装置的另一个例子是具备包括半导体元件的电路的装置。

背景技术：

作为可以用于晶体管的半导体材料，氧化物半导体受到关注。例如，专利文献1公开了作为氧化物半导体使用氧化锌或in-ga-zn类氧化物半导体来形成晶体管的技术。

专利文献2公开了一种摄像装置，其中将包含氧化物半导体的晶体管用于像素电路的一部分。

专利文献3公开了一种摄像装置，其中层叠有包含硅的晶体管、包含氧化物半导体的晶体管以及包含晶体硅层的光电二极管。

具有学习能力的神经网络具有良好的非线性及模式匹配性能，并被应用于控制、预测、诊断等各种领域。已提出了很多类型的神经网络的结构。已实用化了的神经网络大多为三层型结构，其中层叠有两层(中间层及输出层)的各具有s型函数的神经元元件。这是因为该三层型结构已被证明为能够以任意精度使任何函数模型化。

专利文献4提出了一种信息系统，该信息系统从使用摄像装置而得到的图像抽出对象物并进行检测。

[参考文献]

[专利文献]

[专利文献1]日本专利申请公开第2007-123861号公报

[专利文献2]日本专利申请公开第2011-119711号公报

[专利文献3]日本专利申请公开第2013-243355号公报

[专利文献4]日本专利申请公开第2014-032542号公报

技术实现要素：

半导体集成电路的高密度化及高容量化得到了推进，与此同时，被要求半导体集成电路的小型化。由此，二维集成正在转移到三维集成。三维集成结构的制造工序有时会复杂化，但是可以提高各层中的材料及设计规则的自由度。鉴于上述内容，制造一种二维集成难以制造的高性能的半导体集成电路是一个目的。

摄像装置的像素包括光电转换元件及晶体管。该光电转换元件需要高光灵敏度，并且该晶体管需要低关态电流及低噪声特性。在制造工序中，三维地集成光电转换元件及晶体管并对光电转换元件及晶体管使用适当的材料来制造更高性能的摄像元件是一个目的。

优选在与像素相同的工序制造驱动电路等外围电路，来简化连接工序等。

已在研讨利用人工智能(ai)识别摄像装置所拍摄的图像并进行判定的方法。人工智能瞄准利用神经网络来实现人脑功能的部分特性，并需要进行大量的运算工作。鉴于上述内容，在硬件中高效地进行通过神经网络的运算工作是一个目的。

本发明的一个实施方式的目的之一是将多个像素数据压缩且转换为具有一个特性的数据。另一目的是提高摄像装置的运算工作速度。另一目的是提供一种三维集成的摄像装置。另一目的是提供一种能够减小光电转换元件所转换的信号的劣化的摄像装置。另一目的是提供一种新颖的摄像装置等。

注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。将从说明书、附图、权利要求书等的记载得知并可以抽取上述以外的目的。

注意，本发明的一个实施方式的目的不局限于上述目的。上述列举的目的并不妨碍其他目的的存在。其他目的是上面没有提到而将在下面进行说明的目的。所属技术领域的普通技术人员将从说明书和附图等的记载中导出并可以抽出其他目的。本发明的一个实施方式实现上述目的和其他目的中的至少一个。

本发明的一个实施方式是一种具有神经网络中的神经元的摄像装置，该摄像装置包括多个第一像素、第一电路、第二电路及第三电路。多个第一像素的每一个包括光电转换元件。光电转换元件与第一电路电连接。第一电路与第二电路电连接。第二电路与第三电路电连接。多个第一像素的每一个生成神经网络中的神经元的输入信号。第一电路、第二电路及第三电路具有神经元的功能。第三电路包括连接于神经网络的接口。

在上述结构中，多个第一像素的每一个优选被构成为将接收的光转换为模拟信号。第一电路优选被构成为放大模拟信号。第二电路优选被构成为将被放大的模拟信号加在一起。第三电路优选被构成为利用激活函数将被加在一起的模拟信号转换为特征数据。第三电路优选被构成为判定特征数据。

在上述结构中，第一电路优选包括放大电路、第一存储电路及第一加法电路。第二电路优选包括第二加法电路。第三电路优选包括第一运算电路及第二存储电路。第一像素优选被构成为将光转换为第一信号并将其输出。放大电路优选被构成为以保持在第一存储电路中的放大率放大第一信号。第一加法电路优选被构成为对被放大的第一信号加上失调电压。第一加法电路优选被构成为输出加上失调电压的结果作为第二信号。第二加法电路优选被构成为将多个第二信号加在一起。第二加法电路优选被构成为输出将多个第二信号加在一起而得到的信号作为模拟信号的第三信号。第一运算电路优选被构成为判定第三信号并进行二值化。第一运算电路优选被构成为将二值化了的信号作为特征数据供应给第二存储电路。第二存储电路优选将特征数据输出到神经网络。

在上述结构中，多个第一像素的每一个优选被构成为将接收的光转换为模拟信号并将其作为第四信号输出。第一电路优选被构成为将模拟信号转换为数字信号。第一电路优选被构成为使用位移位对数字信号的电平进行分类来生成具有特征的第五信号。第二电路优选被构成为抽出第五信号的特征并进行合计。第三电路优选被构成为利用激活函数将合计结果转换为特征数据。第三电路优选被构成为判定特征数据。

在上述结构中，第一电路优选包括第一输入选择电路、模拟数字转换电路、第一判定电路及第一存储电路。第二电路优选包括第二输入选择电路及特征抽出电路。第三电路优选包括第二判定电路及第二存储电路。第一输入选择电路优选被构成为选择多个第四信号中的任一个。模拟数字转换电路优选被构成为将作为被选择的模拟信号的第四信号转换为数字信号。第一判定电路优选被构成为根据所选择的位移位量以2的乘方数放大数字信号。第一判定电路优选被构成为根据位移位量判定被放大的信号的电平。第一判定电路优选被构成为将判定结果作为第五信号供应给第一存储电路。第二输入选择电路优选被构成为依次选择第一存储电路所保持的第五信号并将被选择的保持数据输出到特征抽出电路。特征抽出电路优选被构成为对具有特征的第五信号进行计数。第二判定电路优选对计数的结果与被提供的条件进行比较。第二判定电路优选被构成为将比较结果作为特征数据供应给第二存储电路。第二存储电路优选将特征数据输出到神经网络。

在上述结构中，优选的是，具有神经网络中的神经元的摄像装置还包括信号线及第二模拟数字转换电路。多个第一像素的每一个优选被构成为将接收的光转换为模拟信号。优选从多个第一像素的每一个通过信号线将模拟信号供应给第二模拟数字转换电路。

在上述结构中，第三电路优选包括选择电路。优选将特征数据分割成各具有所选择的长度且输出到神经网络的数据。

在上述结构中，第一像素优选包括第一晶体管。该第一晶体管优选在半导体层中包含金属氧化物。

在上述结构中，第一像素所包括的第一晶体管优选在半导体层中包含金属氧化物。电路所包括的第二晶体管优选在半导体层中包含多晶硅。

在上述结构中，在半导体层中包含金属氧化物的第一晶体管优选包括背栅极。

在上述结构中，第一晶体管优选具有与光电转换元件重叠的区域。

通过本发明的一个实施方式，可以将多个像素数据压缩且转换为具有一个特性的数据。可以提高摄像装置的运算工作速度。可以提供一种三维集成的摄像装置。可以提供一种能够减小光电转换元件所转换的信号的劣化的摄像装置。可以提供一种新颖的摄像装置等。

注意，本发明的一个实施方式的效果不局限于上述效果。上述效果并不妨碍其他效果的存在。其他效果是上面没有提到而将在下面进行说明的效果。所属技术领域的普通技术人员将从说明书和附图等的记载中导出并可以抽出其他效果。本发明的一个实施方式具有上述效果和其他效果中的至少一个。因此，本发明的一个实施方式有时不具有上述效果。

附图说明

图1是说明摄像元件的方框图。

图2a和图2b是说明摄像元件的方框图。

图3a至图3c是说明摄像元件的电路图。

图4a是说明摄像元件的工作的时序图，图4b是说明像素的工作的时序图。

图5是说明摄像元件的方框图。

图6a和图6b是说明摄像元件的方框图。

图7是说明摄像元件的电路图。

图8a是说明摄像元件的工作的时序图，图8b是说明像素的工作的时序图。

图9是说明摄像装置的结构的截面图。

图10是说明摄像装置的结构的截面图。

图11a至图11e是各说明光电转换元件的连接方式的截面图。

图12a至图12d是各说明光电转换元件的连接方式的截面图。

图13是说明摄像装置的结构的截面图。

图14a至图14c是各说明光电转换元件的连接方式的截面图。

图15是说明摄像装置的结构的截面图。

图16a和图16b是各说明摄像装置的结构的截面图。

图17是说明摄像装置的结构的截面图。

图18a至图18c是各说明像素的电路图。

图19a和图19b是各说明像素的电路图。

图20a是模拟数字转换电路的方框图，图20b示出摄像元件与模拟数字转换电路的连接。

图21a是晶体管的俯视图，图21b和图21c是晶体管的截面图。

图22a是晶体管的俯视图，图22b和图22c是晶体管的截面图。

图23a是晶体管的俯视图，图23b和图23c是晶体管的截面图。

图24a是晶体管的俯视图，图24b和图24c是晶体管的截面图。

图25a是晶体管的俯视图，图25b和图25c是晶体管的截面图。

图26a是晶体管的俯视图，图26b和图26c是晶体管的截面图。

图27a是晶体管的俯视图，图27b和图27c是晶体管的截面图。

图28a至图28h是晶体管的俯视图及截面图。

图29a至图29d是说明安装有摄像装置的封装的立体图及截面图。

图30a至图30d是说明安装有摄像装置的封装的立体图及截面图。

图31a至图31f说明电子设备。

具体实施方式

下面，参照附图对实施方式进行说明。但是，实施方式可以以各种形式来实施。所属技术领域的普通技术人员很容易地理解一个事实，就是其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为限定在以下所示的实施方式的记载中。

在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，大小、层的厚度或区域并不一定限定于上述尺寸。注意，附图是示出理想的例子的示意图，本发明的实施方式不局限于附图所示的形状或数值等。

注意，在本说明书中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而该词句不是在数目方面上对构成要素进行限定的。

在本说明书中，为方便起见，使用了“上”、“上方”、“下”、“下方”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所使用的词句，可以根据情况适当地更换记载。

在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过源极与漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。

另外，在使用极性不同的晶体管的情况或电路工作中的电流流过的方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，词句“源极”和“漏极”可以互相调换。

注意，在本说明书等中，词句“电连接”包括通过“具有某种电作用的元件”连接的情况。“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子是电极和布线，且是晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。

在本说明书等中，词句“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此也包括该角度为-5°以上且5°以下的状态。词句“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此也包括该角度为85°以上且95°以下的状态。

在本说明书等中，可以将词句“膜”和“层”相互调换。例如，有时可以将词句“导电层”变换为词句“导电膜”。此外，有时可以将词句“绝缘膜”变换为词句“绝缘层”。

在没有特别的说明的情况下，本说明书等中的关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，n沟道晶体管的关闭状态是指栅极与源极间的电压(vgs：栅极-源极电压)低于阈值电压vth的状态，p沟道晶体管的关闭状态是指栅极-源极电压vgs高于阈值电压vth的状态。例如，n沟道晶体管的关态电流有时是指栅极-源极电压vgs低于阈值电压vth时的漏极电流。

晶体管的关态电流有时取决于vgs。因此，“晶体管的关态电流为i以下”有时是指存在晶体管的关态电流为i以下的vgs的值。晶体管的关态电流有时是指：vgs为预定的值时的关闭状态；vgs为预定的范围内的值时的关闭状态；或者vgs为获得充分低的关态电流的值时的关闭状态等。

作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压vth为0.5v，vgs为0.5v时的漏极电流为1×10^-9a，vgs为0.1v时的漏极电流为1×10^-13a，vgs为-0.5v时的漏极电流为1×10^-19a，vgs为-0.8v时的漏极电流为1×10^-22a。在vgs为-0.5v时或在vgs为-0.5v至-0.8v的范围内，该晶体管的漏极电流为1×10^-19a以下，所以有时称该晶体管的关态电流为1×10^-19a以下。由于存在该晶体管的漏极电流为1×10^-22a以下的vgs，因此有时称该晶体管的关态电流为1×10^-22a以下。

在本说明书等中，有时以每沟道宽度w的电流值表示具有沟道宽度w的晶体管的关态电流，或者有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度w的晶体管的关态电流。在为后者时，关态电流有时以电流/长度(例如，a/μm)表示。

晶体管的关态电流有时取决于温度。在没有特别的说明的情况下，本说明书中的关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，关态电流有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃的范围中的温度)下的关态电流。晶体管的关态电流为i以下的状态有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃的范围中的温度)下存在晶体管的关态电流为i以下的vgs的值。

晶体管的关态电流有时取决于漏极与源极间的电压vds。在没有特别的说明的情况下，本说明书中的关态电流有时表示vds为0.1v、0.8v、1v、1.2v、1.8v、2.5v、3v、3.3v、10v、12v、16v或20v时的关态电流。或者，关态电流有时表示保证包括该晶体管的半导体装置等的可靠性的vds时或者包括该晶体管的半导体装置等所使用的vds时的关态电流。晶体管的关态电流为i以下的状态有时是指：在vds为0.1v、0.8v、1v、1.2v、1.8v、2.5v、3v、3.3v、10v、12v、16v、20v、保证包括该晶体管的半导体装置的可靠性的vds或包括该晶体管的半导体装置等被使用的vds下存在晶体管的关态电流为i以下的vgs的值。

在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。

在本说明书等中，词句“泄漏电流”有时表现与“关态电流”同样的意义。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。

注意，电压是指两个点的电位差，而电位是指某一点的静电场中的单位电荷所具有的静电能(电位能量)。注意，一般来说，将某一点的电位与基准的电位(例如接地电位)的电位差简单地称为电位或电压，通常，作为同义词使用“电位”和“电压”。因此，在本说明书中，在没有特别的说明的情况下，既可将“电位”称为“电压”，又可将“电压”称为“电位”。

(实施方式1)

在本实施方式中，参照图1、图2a和图2b、图3a至图3c以及图4a和图4b对包括连接于神经网络的接口的摄像装置进行说明。

本发明的一个实施方式是一种摄像装置的结构及其工作方法，该摄像装置在摄像元件中分散有像素所输出的信号的判定电路。

图1是示出摄像装置100的结构例子的方框图。摄像装置100包括摄像元件10、模拟数字转换电路(以下称为a/d转换电路)26、译码器电路27、选择器电路28及控制部29。

摄像元件10包括多个判定电路20a、多个扫描线g1、多个扫描线g2、多个信号线out及多个信号线out1。

判定电路20a包括多个像素20、特征抽出电路30及判定输出电路31。像素20包括具有光电转换元件pd的受光电路21(参照图3a)。

摄像元件10包括配置为m行n列的像素20。在图1中说明摄像装置10的一部分。作为一个例子，对配置有像素20(pix(i，j)至pix(i+3，j+3))的结构进行说明。注意，i为1以上且m以下的自然数，j为1以上且n以下的自然数，m为2以上的自然数，n为2以上的自然数，k为1以上且n以下的自然数。

判定电路20a包括四个像素20、特征抽出电路30及判定输出电路31。判定输出电路31包括运算电路31a及存储电路31b(参照图3b)。

各像素20与特征抽出电路30电连接。特征抽出电路30与判定输出电路31电连接。

注意，判定电路20a所包含的像素20的个数优选根据进行判定的区域适当地决定。受光电路21也可以与多个放大电路22连接(参照图2b)。

像素pix(i，j)及pix(i，j+1)与信号线out1(i)电连接，像素pix(i+1，j)及pix(i+1，j+1)与信号线out1(i+1)电连接。像素pix(i，j)及pix(i+1，j)与扫描线g1(j)电连接，像素pix(i，j+1)及pix(i+1，j+1)与扫描线g1(j+1)电连接。判定输出电路31与信号线out(i)电连接。

像素20及判定电路20a各可以使用单极性晶体管形成，并且可以在不增加工序数量的情况下同时制造像素20及判定电路20a。

像素20所包括的光电转换元件pd可以将接收的光转换为电流，并将该电流转换为电压。像素20可以放大模拟信号的电压并将该电压作为输出信号b输出。

在特征抽出电路30中对多个输出信号b进行运算工作。作为运算工作，优选进行加法或乘法。在本实施方式中，特征抽出电路30是加法电路。特征抽出电路30可以输出作为模拟信号的输出信号c。

在判定输出电路31中，供应到输入端子的输出信号c可以被运算电路31a判定并使其二值化。可以将二值化了的信号作为数字信号保持在存储电路31b中(参照图3b)。

存储电路31b输出输出信号d。输出信号d通过信号线out供应给选择器电路28(参照图1)。选择器电路28可以按所需要的数据长度排序判定电路20a的判定结果，并将它们转送给控制部29。输出信号d的数据长度可以根据并行通信、串行通信(i2c等)、或者差动通信(mipi等)等通信方法决定。

像素20可以通过信号线out1将输出信号a供应给a/d转换电路26(参照图2a)。a/d转换电路26可以将输出信号a转换为数字信号且将该信号输出到控制部29。该信号可以通过适当的方法从a/d转换电路26向控制部29传送。

控制部29包括两个输入接口。一个输入接口包括数字接口，且对应并行输入或串行输入。输入数据的数据长度被固定。输出信号a通过a/d转换电路26供应给控制部29的数字接口。

另一个输入接口对应神经网络的输入。由于将输入数据直接输入到神经网络，所以优选将输入数据的数据长度切换为能够在神经网络中容易处理的数据长度。可以使用选择器电路28切换输出信号d的数据长度。输出信号d被加工成适当的数据长度，并供应给控制部29的神经网络接口。

上述摄像装置100中的光电转换元件的种类可以自由地选择。例如，在设置有光电二极管的单晶硅衬底上，像素20及判定电路20a可以使用在半导体层中各包含氧化物半导体的晶体管形成。

上述在半导体层中包含氧化物半导体的晶体管的关态电流较小，所以可以简单地构成像素20及判定电路20a中的保持数据的浮动节点、锁存器及存储器。因此，可以根据所需要的功能选择晶体管中的半导体层。

上述摄像装置可以仅使用单极性晶体管形成，但是其面积有可能增大。因此，在像素或存储电路中，优选使用在半导体层中各包含氧化物半导体的晶体管。在放大电路、判定电路20a、a/d转换电路26及译码器电路27等被要求电流供应能力的电路中，可以使用在半导体层中各包含单晶硅的晶体管。可以将在半导体层中包含氧化物半导体的晶体管层叠于在半导体层中包含单晶硅的晶体管上。注意，关于氧化物半导体的一个例子，将在实施方式6中进行详细的说明。

图2a是详细地示出判定电路20a的方框图。作为一个例子，判定电路20a包括四个像素20。像素20包括受光电路21、放大电路22及存储电路23。放大电路22包括放大电路22a、存储电路22b及加法电路22c。

放大电路22a的输入端子与受光电路21的输出端子及存储电路22b的输出端子电连接。放大电路22a的输出端子与加法电路22c电连接。受光电路21通过放大电路22a与存储电路23电连接。存储电路23与信号线out1电连接。

光电转换元件pd将所生成的电流转换为电压，受光电路21将该电压作为输出信号a输出。输出信号a供应给放大电路22a。存储电路22b可以设定放大电路22a的放大率。加法电路22c可以对放大电路22a的输出信号a1加上失调电压b。加法电路22c将输出信号b从其输出端子输出到特征抽出电路30的输入端子。注意，也可以将输出信号a1供应给特征抽出电路30而不经过加法电路22c。

图2a的方框图中的判定电路20a具有神经网络中的神经元的功能。神经元具有神经突触和激活函数的功能。具有神经突触的功能的神经突触电路可以将多个输入信号的每一个乘以权系数，并将各输入信号与权系数的乘法结果加在一起。换言之，神经元具有对多个输入信号进行积和运算的功能。具有激活函数的功能的激活函数电路具有从积和运算的结果抽出特征的判定功能。

在图2b中，作为神经元的示意图示出图2a的方框图。神经突触电路30n包括像素20及特征抽出电路30。激活函数电路31n包括判定输出电路31。

图2b示出四个受光电路21与特征抽出电路30连接的例子，但是被连接的受光电路21的数量不局限于四个。为了简化说明，在图2b中将四个受光电路21称为pd(i)、pd(i+1)、pd(i+2)、pd(i+3)。注意，i及j都为1以上的自然数。

放大电路22可以将输出信号a乘以权系数a。该权系数a在图2a的存储电路22b中被设定。可以将权系数a换称为放大率。因此，特征抽出电路30接收将输出信号a乘以权系数a且经受失调电压b等的校正而成的输出信号b。

特征抽出电路30可以将多个输出信号b加在一起。因此，可以以如下算式表示特征抽出电路30的输出信号c。放大电路22的权系数a既可以为相同，又可以为彼此不同。

在上述条件下，特征抽出电路30的输出的总和以如下算式1表示。

c(j)＝σ(pd(i)·a(i)+b)(算式1)

激活函数电路31n所包括的运算电路31a所输出的输出信号c1(j)以如下算式2表示。

c1(j)＝f(c(j))(算式2)

注意，激活函数电路31n的输出函数f(c(j))意味着s型函数。激活函数电路31n所包括的判定输出电路31既可以从外部接收阈值电位作为判定条件，又可以接收恒定的阈值电位。由此，判定输出电路31可以生成神经网络中的被称为放电的条件且输出被二值化的数字信号。

图3a至图3c示出图2a的电路例子。图3a示出像素20的电路例子，图3b示出判定电路20a的电路例子。图3c示出放大电路22所包括的加法电路22c的电路例子。

在图3a中，详细地说明像素20。像素20包括受光电路21及放大电路22。放大电路22包括放大电路22a及存储电路22b。受光电路21包括光电转换元件pd、电容器c1、c2及晶体管41至43。光电转换元件pd的一个电极与端子vpd71电连接。光电转换元件pd的另一个电极与晶体管41的源极和漏极中的一个及晶体管42的源极和漏极中的一个电连接。晶体管41的源极和漏极中的另一个与电容器ca的一个电极电连接。晶体管41的栅极与端子tx电连接。晶体管42的源极和漏极中的另一个与晶体管43的源极和漏极中的一个及端子vrs72电连接。晶体管42的栅极与晶体管43的栅极及端子rs62电连接。晶体管43的源极和漏极中的另一个与电容器c2的一个电极电连接。受光电路21中的元件也可以采用图18a至图18c及图19a和图19b所示的其他方法互相连接。图19b示出没有设置晶体管43的例子。

电容器c1可以保持光电转换元件pd所生成的电位作为输出信号a。电容器c2可以保持用来比较输出信号a的大小的基准电位。晶体管41至43可以控制信号的保持及复位的时序。

作为放大电路22a可以使用吉伯特单元电路。放大电路22a包括晶体管44a、晶体管45a、晶体管44b、晶体管45b、晶体管46、晶体管47、晶体管48、电阻器ra及电阻器rb。电阻器ra的一个电极与电阻器rb的一个电极及端子vpi73电连接。电阻器ra的另一个电极与晶体管44a的源极和漏极中的一个及晶体管45b的源极和漏极中的一个电连接。晶体管44a的源极和漏极中的另一个与晶体管45a的源极和漏极中的一个及晶体管46的源极和漏极中的一个电连接。晶体管45a的源极和漏极中的另一个与电阻器rb的另一个电极及晶体管44b的源极和漏极中的一个电连接。晶体管44b的源极和漏极中的另一个与晶体管45b的源极和漏极中的另一个及晶体管47的源极和漏极中的一个电连接。晶体管46的源极和漏极中的另一个与晶体管47的源极和漏极中的另一个及晶体管48的源极和漏极中的一个电连接。晶体管47的栅极与端子vcs电连接。晶体管48的栅极与端子vbias1电连接。晶体管48的源极和漏极中的另一个与端子vss79电连接。晶体管44a的栅极与晶体管44b的栅极及电容器c1的一个电极电连接。晶体管45a的栅极与晶体管45b的栅极及电容器c2的一个电极电连接。

晶体管44a和晶体管45a形成差动放大电路，晶体管44b和晶体管45b形成另一个差动放大电路。差动放大电路各比较电容器c1的输出信号a与电容器c2的基准电位并进行放大。

存储电路22b包括晶体管49及电容器c3。晶体管49的源极和漏极中的一个与端子wd175电连接。晶体管49的源极和漏极中的另一个与电容器c3的一个电极及晶体管46的栅极电连接。晶体管49的栅极与端子w174电连接。

在存储电路22b中，电容器c3从信号线wd1通过晶体管49接收用作放大率的电位。该放大率在外部算出而供应给存储电路22b。放大电路22放大模拟电路。因此，可以减小电路规模。此外，放大电路22具有对输出信号a的追从性及使噪音平滑化的功能。虽然在图3a至图3c中未图示，但是还可以设置列驱动器或行驱动器，以将放大率供应给电容器c3。或者，也可以使用图1的译码器电路27。

存储电路22b可以控制放大电路22a的放大率。在神经突触电路中，放大率相当于权系数a。当对所有受光电路21的输出信号a设定相同的权系数a时，所有输出信号a1被一律地放大，由此可以提高低灰度的受光精度。当设定不同的权系数a时，输出信号a1会强调对应于权系数a的模式，由此可以容易抽出特定的模式。

晶体管48控制放大电路22a的总电流量。在不使用摄像元件10或意图性地不使摄像元件10工作的情况下，晶体管48的栅极通过端子vbias1而被控制。由此，晶体管48可以停止放大电路22的工作，因此可以降低功耗。在将氧化物半导体用于晶体管48的半导体层时，可以降低其关态电流，此时可以减小放大电路22处于关闭状态下的待机电流。

存储电路23可以保持放大电路22a的输出信号a2。保持在存储电路23中的输出信号a2在扫描信号供应到扫描线g1时通过信号线out1被转送到a/d转换电路26。当对端子tx61供应“low”时，可以使电容器c1保持输出信号a。注意，像素20不一定需要包括存储电路23。

图3b示出判定电路20a的电路例子。注意，加法电路22c包括在放大电路22中。图3c示出使用无源元件形成的加法电路22c的例子。加法电路22c包括多个电阻器。

可以从端子vbias2供应作为电压的加法参数。可以对摄像元件10所包括的所有像素供应一律的加法参数。或者，可以对各像素供应不同的电压，此时存储电路被追加。可以使用加法参数校正放大电路22的输出，从而可以被用来调节失调。加法电路22c的结构只要能够对信号进行加法处理则不局限于图3c所示的结构。

接着，对包括在判定电路20a中的特征抽出电路30及判定输出电路31进行说明。对在特征抽出电路30中将运算放大器用于加法电路的例子进行说明。特征抽出电路30包括运算放大器30a、电阻器r1、r2、r3、r4、rc及rf。

电阻器r1、r2、r3、r4的每一个的一个端子与相应的放大电路22电连接。电阻器r1、r2、r3、r4的每一个的另一个端子与运算放大器30a的负输入端子电连接。电阻器rf的一个端子与运算放大器30a的负输入端子电连接。电阻器rf的另一个端子与运算放大器30a的输出端子电连接。电阻器根据需要可以各具有适当的电阻值。

由于运算放大器30a的负输入端子是存在虚短路的基准点，所以电阻器rf可以进行电流-电压转换。因此，将像素20的输出信号b加在一起而得到的结果作为电压值被输出到运算放大器30a的输出端子。特征抽出电路30的输出端子被供应作为模拟信号的输出信号c。

接着，说明判定输出电路31。判定输出电路31包括运算电路31a及存储电路31b。运算电路31a也可以包括用来保持判定条件的电压的存储器。

运算电路31a的输入端子与运算放大器30a的输出端子电连接。运算电路31a的输出端子与存储电路31b的输入端子连接。在运算电路31a包括存储电路的情况下，也可以另行设置用来写入判定条件的电压的列驱动器及行驱动器。或者，也可以使用图1的译码器电路27。

运算电路31a可以利用输出函数f判定特征抽出电路30的输出信号c。当使用软件处理时，可以使用s型函数等进行处理。当使用硬件处理时，可以使用运算电路31a进行相同的处理。

放大电路31a通过信号线wd2接收判定条件的电压。运算电路31a对特征抽出电路30的输出信号c与判定条件的电压进行比较。当输出信号c的电压大于判定条件的电压时，运算电路31a输出信号“high”。当输出信号c的电压小于判定条件的电压时，运算电路31a输出信号“low”。由此，将多个像素的输出信号a被神经元处理，而可以使用输出函数f转换为二值化了的数字信号。

二值化了的信号被保持在存储电路31b中，且可以根据需要而被读出。该信号根据供应到扫描线g2的扫描信号被读出而通过信号线out输出到选择器电路28。为了从存储电路31b读出数据，也可以另行设置列驱动器及行驱动器。或者，也可以使用译码器电路27。

图4a示出图1的摄像装置100的时序图。将扫描信号从译码器电路27通过扫描线g1(j)供应到像素20，将保持在存储电路23中的数据转送到a/d转换电路26。将扫描信号从译码器电路27通过扫描线g2(k)供应到判定电路20a，将保持在存储电路31b中的数据转送到选择器电路28。存储电路23及存储电路31b各可以切换数据取得与数据转送的工作。因此，存储电路31b也可以使用传输门形成。作为控制传输门的信号，可以使用由译码器电路供应的扫描信号。

图4b示出图3a的像素20所包括的受光电路21的时序图。受光电路21的工作由扫描线g1(j)控制。由扫描线g1(j)供应的扫描信号还被供应到端子rs62。图4a的t1至t2的期间相当于图4b的t11至t13的期间。

在t11至t12的期间，通过对端子vrs72供应电压来刷新电容器c2的保持电位。在t11至t12的期间，对端子tx61供应“low”，将晶体管41保持为off状态。在将数据备份在存储电路23及存储电路31b中时所需要的时间，晶体管41处于off状态。由于存储电路23及存储电路31b也可以各使用传输门形成，所以通过使用迁移率高的晶体管可以缩短t11至t12的期间。晶体管41优选为在实施方式6中说明的包含cac-os的晶体管。

在t12至t13的期间，端子tx61被设定为“high”，晶体管41至43成为on状态。因此，电容器c1的保持电位被对端子vrs72供应的电压刷新。

在t13，供应给扫描线g1(j)的扫描信号被设定为“low”。端子rs62也被设定为“low”。因此，晶体管42及43成为off状态，而晶体管41保持为on状态。因此，光电转换元件pd取得数据。直到在下一个帧中扫描线g1(j)被选择为止，取得数据。注意，摄像装置100所包括的译码器电路也可以被分割成多个区域并进行并行处理。在此情况下，数据取得期间也可以短于一个帧。

包括判定电路20a的摄像元件10可以如人脑所包含的神经元所执行的模拟数据处理那样进行使用模拟数据的模拟运算处理。摄像元件10可以在尽量保持将模拟数据转换为数字数据的频度的状态下进行运算处理。

神经网络需要进行庞大量的运算处理及分层处理。但是，通过使用本实施方式的结构，在神经网络中，判定电路20a可以进行相当于多层感知器的输入层的处理。因此，相当于输入层的判定电路20a可以获得两种输出结果，即受光数据的信号以及使用像素20的受光数据通过模拟运算处理而得到的信号。因此，在摄像装置中，可以减少使用软件的运算处理，从而可以抑制伴随运算的功耗。此外，可以缩短运算处理所需要的时间。

在本实施方式中，摄像装置100可以输出通常的图像数据以及根据神经网络的数据。由于处理不同种类的数据，所以摄像装置100优选进行与帧期间同步的处理。摄像的时序与扫描线的选择顺序同步，因此产生时间差。由此，当摄像装置100拍摄快速移动的被摄体的图像时，优选采用全局快门方式。

在全局快门方式中，优选的是，同时控制摄像元件10所包括的所有受光电路21中的端子tx61和端子rs62。由此，摄像装置100可以同时获得受光电路21的所有受光数据。由多层感知器进行运算处理的数据同时被供应到判定电路20a所包括的存储电路31b。

本实施方式所示的结构、方法可以与其他实施方式所示的其他任何结构、方法适当地组合而实施。

(实施方式2)

在本实施方式中，参照图5、图6a和图6b、图7以及图8a和图8b对包括连接于神经网络的接口的摄像装置进行说明。

本发明的一个实施方式是一种与实施方式1不同的摄像装置的结构及工作方法。

图5是示出与图1不同的摄像装置100的结构例子的方框图。对具有与图1所示的结构不同的结构的判定电路20a进行说明。图5中的判定电路20a的与图1不同之处在于包括放大电路300及判定输出电路310。

参照图5对判定电路20a所包括的四个像素20进行说明。

各像素20与放大电路300电连接。放大电路300与判定输出电路310电连接。

注意，判定电路20a所包括的像素20的个数优选根据被判定的区域适当地决定。像素20所包括的受光电路21a也可以与多个放大电路300连接。

像素20所包括的受光电路21a所包括的光电转换元件pd可以将接收的光转换为电压。像素20输出输出信号a。放大电路300可以将模拟信号转换为数字信号，并可以输出放大数字信号而成的输出信号b。

在判定输出电路310中对输出信号b进行运算工作。作为运算工作，优选进行加法或乘法。在本实施方式中，判定输出电路310是加法电路。

判定输出电路310可以从输出信号b抽出数据的特征。对被抽出的数据进行判定，而可以输出判定结果作为输出信号d。

图6a是详细地示出判定电路20a的方框图。与图5同样地，例如，判定电路20a包括四个像素20。像素20的每一个包括受光电路21a及存储电路23。判定电路20a包括放大电路300、特征抽出电路32及输出电路33。

放大电路300包括输入选择电路301、a/d转换电路302、判定电路303及存储电路304。判定电路303包括逻辑电路306及选择电路305。

受光电路21a与存储电路23电连接。存储电路23与信号线out1电连接。受光电路21a的输出端子与放大电路300所包括的输入选择电路301的输入端子电连接。

包括在受光电路21a中的光电转换元件pd将所生成的电流转换为电压，受光电路21a能够将该电压作为输出信号a输出。该输出信号a可以供应给放大电路300的输入端子。

输入选择电路301与a/d转换电路302电连接。a/d转换电路302与判定电路303电连接。判定电路303与存储电路304电连接。

输入选择电路301可以利用从端子clk所接收的时钟信号生成的信号选择四个输出信号a中的一个。a/d转换电路302可以将所选择的输出信号a的电压转换为数字信号，并将该数字信号输出到判定电路303的输入端子。判定电路303可以通过位移位放大数字信号。通过利用位移位抽出高阶位，可以判定高阶位的电平。可以将高阶位的判定结果保持在存储电路304中。被保持的信号可以供应给特征抽出电路32的输入端子作为输出信号b。

特征抽出电路32与输出电路33电连接。特征抽出电路32从供应到其输入端子的输出信号b抽出数据的特征。将被抽出的数据作为计数值累加并供应给输出电路33的输入端子作为输出信号c。通过输出电路33对输出信号c进行判定，而可以输出判定结果作为输出信号d。

图6a的方框图中的判定电路20a具有神经网络中的神经元的功能。神经元具有神经突触及激活函数的功能。具有神经突触的功能的神经突触电路可以将多个输入信号的每一个乘以权系数，并将各输入信号与权系数的乘法结果加在一起。换言之，神经元具有对多个输入信号进行积和运算的功能。具有激活函数的功能的激活函数电路具有从积和运算的结果抽出特征的判定功能。

在图6b中，作为神经元的示意图示出图6a的方框图。神经突触电路32n包括放大电路300及特征抽出电路32。激活函数电路33n包括输出电路33。

图6b示出四个受光电路21a与放大电路300连接的例子，但是被连接的受光电路21a的数量不局限于四个。为了简化说明，在图6b中将四个受光电路21a称为pd(i)、pd(i+1)、pd(i+2)、pd(i+3)。注意，i及j都为1以上的自然数。

放大电路300可以将输出信号a乘以权系数a。该权系数a在图6a的判定电路303中被设定。可以将权系数a换称为放大率。因此，将输出信号a乘以权系数a而得到的数据作为输出信号b供应到特征抽出电路32。

注意，判定电路303的权系数a既可以为相同，又可以为彼此不同。

在上述条件下，特征抽出电路32的输出的总和可以以实施方式1所示的算式1表示。可以使用实施方式1所示的算式2得到激活函数电路33n所输出的输出信号d(i)。

激活函数电路33n的输出函数f(c(i))意味着s型函数。在激活函数电路33n所包括的输出电路33中，既可以使判定条件刷新，又可以使判定条件固定。由此，通过使用输出电路33可以生成神经网络中的被称为放电的条件且可以输出被二值化的数字信号。

图7示出图6a的电路例子。图7示出像素20、放大电路300、特征抽出电路32及输出电路33的电路例子。

首先，说明像素20。像素20包括受光电路21a及存储电路23。受光电路21a包括光电转换元件pd、电容器c1、晶体管41及晶体管42。

电容器c1可以保持光电转换元件pd所生成的电位作为输出信号a。晶体管41及晶体管42可以控制信号的保持及复位的时序。

输出信号a被保持在存储电路23中，且可以根据需要而被读出。该信号根据供应到扫描线g1的扫描信号被读出而通过信号线out1转送给a/d转换电路26。可以另行设置用来从存储电路23读出信号的列驱动器或行驱动器。或者，也可以使用译码器电路27。

接着，说明放大电路300。放大电路300包括输入选择电路301、a/d转换电路302、存储电路304、选择电路305、逻辑电路306及计数电路cn1。假设四个受光电路21a电连接于放大电路300。对放大电路300从端子clk供应时钟信号。时钟信号被用作电路工作的基准，所以还供应给判定输出电路310。

输入选择电路301可以选择四个输出信号a中的一个。在选择方法的一个中，可以使用计数电路cn1。计数电路cn1可以将输出信号cnt1供应给输入选择电路301。计数电路cn1可以根据连接到放大电路300的受光电路21a的数量而选择大小。计数电路cn1以与供应给端子clk的时钟信号同步的方式进行计数工作，由此输入选择电路301可以以与时钟信号同步的方式依次选择输出信号a。

输入选择电路301可以将根据输出信号cnt1而被选择的输出信号a供应给a/d转换电路302。作为一个例子，a/d转换电路302将作为电压的输出信号a转换为8bit的数字信号d[7：0]。优选的是，a/d转换电路302根据需要选择数据宽度。

作为数字信号的放大方法，使用通过位移位产生移位溢出来进行运算工作的方法。在判定电路303中，数字信号d[7：0]通过位移位来放大，并可以将数字信号的电平分类成多个范围中的一个。

在位移位中，通过向左漂移，可以放大2的乘方数(2倍、4倍、8倍等)。因此，当通过向左移1位来数字信号d[7：0]的最高1位d[7]表示“high”时，这意味着，数字信号大于128lsb。当最高2位d[7：6]表示“high”时，这意味着，数字信号大于192lsb。由此，选择电路305可以放大数字信号并对数字信号的电平分类成多个范围中的一个。

选择电路305从端子gain接收用来选择数字信号的电平范围的信号。当数字信号在于指定的选择范围内时，选择电路305可以将信号“high”供应给存储电路304，而当数字信号不在于指定的选择范围内时，选择电路305可以将信号“low”供应给存储电路304。将输出到存储电路304的信号称为输出信号a1。

注意，用作放大率的位移位量在外部算出而从端子gain被供应。因此，在放大电路300中，既可以在相同的条件下进行所有的判定，又可以在不同的条件下进行所有的判定。逻辑电路306的判定条件也可以通过使用可编程逻辑阵列根据处理再构成。

作为存储电路304，可以使用锁存电路。当将锁存电路用作存储电路304时，可以减小电路规模和要控制的信号，所以是优选的。可以根据计数电路cn1的输出信号cnt1来决定对存储电路304的写入时序。例如，在以输出信号cnt1为“high”的期间为输入选择电路301的选择期间的情况下，以与输出信号cnt1下降的时序同步的方式将输出信号a1保持在存储电路304中。被保持的信号供应给特征抽出电路32的输入端子作为输出信号b。

特征抽出电路32可以从输出信号b抽出数据的特征。该特征表示判定电路303所抽出的输出信号a是否在指定的范围内。

特征抽出电路32包括输入选择电路32a、计数电路32c、计数电路cn2及反相器32b。输出电路33包括判定电路33a、切换电路33b及存储电路33c。

输入选择电路32a可以选择四个输出信号b中的一个。作为选择方法，例如可以采用使用计数电路cn2的方法。由于计数电路cn2在存储电路304的输出信号b被确定之后提取数据，所以可以使用反相器32b使供应给放大电路300的时钟信号反转并供应给计数电路cn2。输入选择电路32a可以依次将输出信号b作为输出信号b1输出。

计数电路32c可以算出满足从端子gain接收的指定范围的输出信号b1的数量。当输出信号a的电平在于指定的范围内时，输出信号b1为“high”，而当输出信号a的电平不在于指定的范围内时，输出信号b1为“low”。

由此，计数电路32c可以算出具有数据的特征的信号的数量。可以将所算出的结果供应给判定输出电路310的输出电路33作为输出信号c。

判定电路33a从端子cmpd接收判定值。判定电路33a判定具有数据的特征的输出信号c是否大于判定值。存储电路33c接收输出信号dout作为判定结果。注意，也可以将输出信号c直接供应给存储电路33c。切换电路33b可以切换判定方法。

作为存储电路33c可以使用各种存储电路，但是优选使用可以使输出具有高阻抗的电路。例如，可以使用包括在半导体层中包含硅的晶体管的存储器。此外，也可以使用包括在半导体层中包含氧化物半导体的晶体管的存储器。注意，关于氧化物半导体的详细内容，将在实施方式6中进行说明。

优选的是，保持在存储电路33c中的输出信号dout根据需要而被读出。该信号根据供应给扫描线g2的扫描信号被读出而通过信号线out转送给选择器电路28。为了从存储电路33c读出数据，也可以另行设置列驱动器及行驱动器。或者，也可以使用图1的译码器电路27。

图8a示出图5的摄像装置100的时序图。在t21至t22的期间，将扫描信号从译码器电路27通过扫描线g1(j)供应给像素20，将保持在存储电路23中的数据转送到a/d转换电路26。将扫描信号从译码器电路27通过扫描线g2(k)供应到判定电路20a，将保持在存储电路33c中的数据转送到选择器电路28。

图8b示出图7的判定电路20a的时序图。受光电路21a的工作由扫描线g1(j)控制。由扫描线g1(j)供应的扫描信号还被供应到端子rs62。图8a的t21至t22的期间相当于图8b的t31至t43。

在t31至t41的期间，对端子tx61供应“low”，将晶体管41保持为off状态。此外，对端子rs62供应“high”，将晶体管42保持为on状态。因此，电容器c1的保持电位供应给放大电路300作为输出信号a。在放大电路300及判定输出电路310中对输出信号a进行运算处理。

在t41至t43的期间，端子tx61及端子rs62被设定为“high”，而晶体管41及42成为on状态。因此，电容器c1的保持电位被对端子vrs72供应的电压刷新。

在t43，供应给扫描线g1(j)的扫描信号被设定为“low”。端子rs62也被设定为“low”。因此，晶体管42成为off状态，而晶体管41保持为on状态。因此，光电转换元件pd取得数据。直到在下一个帧中扫描线g1(j)被选择为止，取得数据。注意，摄像装置100所包括的译码器电路也可以被分割成多个区域并进行并行处理。在此情况下，数据取得期间也可以短于一个帧。

图8b示出将供应给扫描线g1(j)的扫描信号与供应给扫描线g2(k-1)的扫描信号以相同的时序供应的例子。注意，从存储电路33c读出数据的时序也可以独立地由供应给扫描线g2的扫描信号控制。

图7所示的包括判定电路20a的摄像元件10可以如人脑中的神经元所执行的处理那样将模拟数据转换为数字数据并进行运算处理。通过使用上述结构，摄像元件10可以从模拟数据抽出数据的特征，并且可以进行使用数字数据的压缩运算处理。因此，摄像元件10可以进行并行多重处理。

神经网络需要进行庞大量的运算处理及分层处理。但是，通过使用本实施方式的结构，在神经网络中，判定电路20a可以进行相当于多层感知器的输入层的处理。因此，相当于输入层的判定电路20a可以获得两种输出结果，即受光数据的信号以及使用像素20的受光数据通过数字运算处理而得到的信号。因此，在摄像装置中，可以减少使用软件的运算处理，从而可以抑制运算处理的功耗。此外，可以缩小运算处理所需要的时间。

本实施方式所示的结构、方法可以与其他实施方式所示的其他任何结构、方法适当地组合而实施。

(实施方式3)

在本实施方式中，参照图9、图10、图11a至图11e、图12a至图12d、图13、图14a至图14c、图15、图16a和图16b、图17、图18a至图18c、图19a和图19b以及图20a和图20b说明实施方式1的摄像装置的结构。

图9是像素20的具体结构例子，并是受光电路21所包括的晶体管41和晶体管42以及放大电路22a所包括的晶体管46和晶体管47的沟道长度方向的截面图。

虽然在本实施方式所说明的截面图中，作为独立的构成要素示出布线、电极、金属层及接触插头(导电体82)，但是有的构成要素在彼此电连接时有时被设置为一个构成要素。此外，布线、电极及金属层等构成要素通过导电体82彼此连接的结构只是一个例子，而有时各构成要素不通过导电体82直接彼此连接。

如图9、图10、图11a至图11e、图12a至图12d、图13、图14a至图14c、图15以及图17所示，在衬底及晶体管等各构成要素上设置有用作保护膜、层间绝缘膜或平坦化膜的绝缘层81a至81g、绝缘层81j等。例如，作为绝缘层81a至81g可以使用氧化硅膜、氧氮化硅膜等无机绝缘膜。或者，也可以使用丙烯酸树脂、聚酰亚胺樹脂等有机绝缘膜等。根据需要可以通过化学机械抛光(cmp)等对绝缘层81a至81g等的顶面进行平坦化处理。

有时不设置附图所示的布线及晶体管等的一部分，或者有时各层包括在附图中未图示的布线或晶体管等。

如图9所示，像素20可以包括层1100及层1200。

层1100可以包括光电转换元件pd。作为光电转换元件pd，例如可以使用具有两个端子的光电二极管。该光电二极管可以为：使用单晶硅衬底的pn型光电二极管；使用非晶硅薄膜、微晶硅薄膜或多晶硅薄膜的pin型光电二极管；使用硒、硒化合物或有机化合物的光电二极管；等。

在图9中，层1100所包括的光电转换元件pd是使用单晶硅衬底的pn型光电二极管。该光电转换元件pd可以包括绝缘层81j、p⁺区域620、p^-区域630、n型区域640、p⁺区域650。

在层1200中，包括在受光电路21、放大电路22a及存储电路22b中的晶体管可以在半导体层中包含氧化物半导体。在图9中，作为例子示出受光电路21所包括的晶体管41和晶体管42以及放大电路22a所包括的晶体管46和晶体管47。如图9所示，光电转换元件pd可以与受光电路21及放大电路22a重叠，由此可以增大光电转换元件pd的受光面积。注意，关于氧化物半导体的一个例子，将在实施方式6中进行详细的说明。

在包括os晶体管的区域与包括si器件(si晶体管或si光电二极管等)的区域之间设置有绝缘层80。

设置于si器件附近的绝缘层优选包含氢，以使硅的悬空键终结。另一方面，设置于晶体管41、42等的半导体层的氧化物半导体层附近的绝缘层中的氢引起氧化物半导体层中的载流子的生成。因此，该氢有时减少晶体管41、42等的可靠性。因此，具有防止氢扩散的功能的绝缘层80优选设置在包含si器件的一个层与包含os晶体管的另一个层之间并层叠在该一个层上。通过设置绝缘层80，可以防止氢的扩散，由此可以提高si器件及os晶体管的双方的可靠性。

绝缘层80例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(ysz)等形成。

光电转换元件pd的一个电极(n型区域640)例如可以通过两个导电体82及布线69电连接到晶体管41及晶体管42。

在此，由于导电体82以穿过绝缘层80的方式设置，所以导电体82也优选具有防止氢扩散的功能。例如，如图9所示，导电体82具有如下结构：对氢具有阻挡性的导电体82b至少设置在与贯通口的侧壁接触的外侧，并且电阻低的导电体82a设置在内侧。例如，作为导电体82a可以使用钨，作为导电体82b可以使用氮化钽等。注意，导电体82也可以仅由导电体82a形成。在包含氢等杂质的层不与导电体82接触的情况下，导电体82也可以仅由导电体82b形成。

在图9中，在层1200中设置有顶栅型os晶体管。例如，os晶体管的每一个设置在形成于层1100上的绝缘层的叠层(绝缘层81a、80、81b)上，且包括氧化物半导体层130、用作源电极和漏电极的导电层140、150、用作栅极绝缘层的绝缘层160、用作栅电极的导电层170。注意，绝缘层81b也可以具有栅极绝缘层的功能。

图9示出在各os晶体管中设置用作背栅电极的导电层173的结构的例子。在图9所示的结构中，经过层1100的光会使晶体管的电特性变动，由此优选设置有兼用作遮光层的背栅电极。此外，通过设置背栅极，可以控制os晶体管的阈值电压等。

此外，像素20也可以采用图10所示的叠层结构。在图10所示的像素20中，在衬底115上设置有层1200及层1100。由于在os晶体管上设置光电转换元件pd，所以容易实现os晶体管与光电转换元件pd的一个电极之间的电连接。

图10示出将硒类材料用于光电转换层561的光电转换元件pd。包含硒类材料的光电转换元件pd具有对于可见光的高外部量子效率。另外，由于硒类材料的光吸收系数高，所以易于将光电转换层561形成得较薄。包含硒类材料的光电转换元件pd可以是因雪崩培增而信号的放大量大的高灵敏度的传感器。就是说，通过将硒类材料用于光电转换层561，即使像素面积变小也可以获得充分量的光电流。因此，包含硒类材料的光电转换元件pd也适合于低照度环境下的摄像。

作为硒类材料，可以使用非晶硒或结晶硒。例如，可以通过沉积非晶硒之后进行加热处理而得到结晶硒。在使结晶硒的结晶粒径小于像素间距时，可以减少各像素间的特性偏差。另外，与非晶硒相比，结晶硒对于可见光具有更高的光谱灵敏度及光吸收系数。

虽然在图10中光电转换层561是单层，但是如图11a所示，也可以在受光面一侧设置氧化镓、氧化铈或in-ga-zn氧化物等的层作为空穴注入阻挡层568。另外，如图11b所示，也可以在电极566一侧设置氧化镍或硫化锑等的层作为电子注入阻挡层569。另外，如图11c所示，也可以设置空穴注入阻挡层568及电子注入阻挡层569。

光电转换层561可以为含有铜、铟、硒的化合物(cis)的层或者含有铜、铟、镓、硒的化合物(cigs)的层。通过使用cis或cigs，可以形成与使用硒的单层的情况同样地利用雪崩倍增的光电转换元件。

在采用硒类材料的光电转换元件pd中，例如可以在使用金属材料等形成的透光导电层562与电极566之间设置光电转换层561。此外，cis及cigs是p型半导体，而也可以与p型半导体接触地设置硫化镉或硫化锌等n型半导体以形成键合。

虽然在图10中透光导电层562与布线571直接接触，但是如图11d所示，它们也可以通过布线588互相接触。虽然在图10中不使光电转换层561与透光导电层562在像素间分离，但是它们也可以如图11e所示在电路间分离。在像素间的不设置有电极566的区域中，优选设置由绝缘体形成的分隔壁567，以不使光电转换层561及透光导电层562产生裂缝。但是，如图12a、图12b所示不一定需要设置分隔壁567。

电极566及布线571等也可以为多层。例如，如图12c所示，电极566也可以包括导电层566a和导电层566b的两层，而布线571也可以包括导电层571a和导电层571b的两层。在图12c的结构中，例如，优选由低电阻的金属等形成导电层566a及导电层571a，而由与光电转换层561的接触特性好的金属等形成导电层566b及导电层571b。通过采用这种结构，可以提高光电转换元件pd的电特性。注意，一些种类的金属因与透光导电层562接触而会产生电蚀，即使将这种金属用于导电层571a，也通过导电层571b可以防止电蚀。

导电层566b及导电层571b例如可以使用钼或钨等形成。导电层566a及导电层571a例如可以使用铝、钛或依次层叠钛、铝和钛的叠层。

如图12d所示，透光导电层562可以通过导电体82及布线588与布线571连接。

分隔壁567可以使用无机绝缘体或绝缘有机树脂等形成。分隔壁567也可以着色成黑色等以遮蔽向晶体管等照射的光和/或确定每一个像素的受光部的面积。

另外，像素20也可以采用图13所示的叠层结构。图13所示的像素20与图10所示的像素20的不同之处仅在于层1100的结构，其他结构都是相同的。

在图13中，层1100所包括的光电转换元件pd为作为光电转换层使用非晶硅膜或微晶硅膜等的pin型光电二极管。该光电转换元件pd可以包括n型半导体层565、i型半导体层564、p型半导体层563、电极566、布线571及布线588。

电极566与绝缘层80接触。p型半导体层563通过布线588与电极566电连接。布线588以穿过绝缘层81e的方式设置。

i型半导体层564优选使用非晶硅形成。p型半导体层563及n型半导体层565各可以使用包含赋予相应的导电型的掺杂剂的非晶硅或者微晶硅等形成。使用非晶硅形成光电转换层的光电二极管在可见光波长区域内的灵敏度较高，由此易于检测微弱的可见光。

图14a至图14c示出具有pin型薄膜光电二极管的结构的光电转换元件pd的结构以及光电转换元件pd与布线的连接的其他例子。注意，光电转换元件pd的结构以及光电转换元件pd与布线的连接不局限于此，也可以采用其他结构。

在图14a中，光电转换元件pd包括与p型半导体层563接触的透光导电层562。透光导电层562被用作电极，而可以提高光电转换元件pd的输出电流。

透光导电层562例如可以使用铟锡氧化物、包含硅的铟锡氧化物、包含锌的氧化铟、氧化锌、包含镓的氧化锌、包含铝的氧化锌、氧化锡、包含氟的氧化锡、包含锑的氧化锡、石墨烯或氧化石墨烯等形成。透光导电层562不局限于单层，而也可以为不同膜的叠层。

在图14b中，透光导电层562通过导电体82及布线588与布线571彼此连接。注意，光电转换元件pd的p型半导体层563可以通过导电体82及布线588与布线571彼此连接。在图14b的结构中，不一定需要设置透光导电层562。

在图14c中，在覆盖光电转换元件pd的绝缘层81e中设置有使p型半导体层563露出的开口并且覆盖该开口的透光导电层562与布线571电连接。

包含上述硒类材料或非晶硅等的光电转换元件pd可以经过沉积工序、光刻工序、蚀刻工序等一般的半导体制造工序来制造。由于硒类材料的电阻高，如图10所示那样光电转换层561不一定需要在电路间分离。因此，可以以高成品率及低成本制造光电转换元件pd。

此外，像素20也可以具有图15所示的叠层结构。在图15所示的像素20中，在层1300上设置有层1200及层1100。在层1300中，例如可以设置有图3a至图3c所示的积和运算电路、加法电路、锁存器等存储电路、a/d转换电路等数据转换电路、缓冲器电路、摄像装置整体的控制电路等。

层1300可以包括放大电路22a、存储电路22b、特征抽出电路30及判定输出电路31所使用的si晶体管(例如，放大电路22a所包括的晶体管44至48)。虽然图15示出设置在硅衬底600上的鳍型晶体管44至48的例子，但是晶体管44a、44b、45a、45b也可以为如图16a所示的平面型晶体管。另外，如图16b所示，也可以使用各包括使用硅薄膜形成的半导体层660的晶体管。半导体层660可以使用多晶硅或绝缘体上硅(soi)结构的单晶硅。

图15示出对图10所示的结构附加层1300而得到的结构，也可以对图13所示的结构附加层1300。

图17是对图9所示的结构附加层1400而得到的结构的截面图，并示出3个像素(像素20a、20b、20c)。

在层1400中，可以设置有遮光层1530、光学转换层1550a、1550b、1550c、微透镜阵列1540等。

在与层1100接触的区域形成有绝缘层81h。作为绝缘层81h，可以使用可见光透射性高的氧化硅膜等。另外，也可以作为钝化膜层叠氮化硅膜。可以作为反射防止膜层叠氧化铪等介电膜。

在绝缘层81h上可以设置有遮光层1530。遮光层1530设置在相邻的像素之间的边界，且具有遮蔽从倾斜方向进入的杂散光的功能。遮光层1530可以由铝、钨等的金属层或者包括该金属层与被用作反射防止膜的介电膜的叠层形成。

在绝缘层81h及遮光层1530上可以设置有光学转换层1550a至1550c。例如，当将红色(r)、绿色(g)、蓝色(b)、黄色(y)、青色(c)和/或洋红(m)等的滤色片分配于光学转换层1550a、1550b及1550c时，可以获得彩色图像。

注意，当作为光学转换层使用阻挡可见光线的波长以下的光的滤光片时，可以得到红外线摄像装置。当作为光学转换层使用阻挡近红外线的波长以下的光的滤光片时，可以得到远红外线摄像装置。当作为光学转换层使用阻挡可见光线的波长以上的光的滤光片时，可以得到紫外线摄像装置。

当将闪烁体用作光学转换层时，可以得到用于x射线摄像装置等的拍摄使辐射强度可视化的图像的摄像装置。当透过拍摄对象入射到闪烁体的x射线等辐射由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。并且，通过由光电转换元件pd检测该光来获得图像数据。另外，也可以将具有该结构的摄像装置用于辐射探测器等。

闪烁体含有如下物质：当闪烁体被照射x射线或伽马射线等放射线时吸收放射线的能量而发射可见光或紫外光的物质。例如，可以使用分散有gd2o2s：tb、gd2o2s：pr、gd2o2s：eu、bafcl：eu、nai、csi、caf2、baf2、cef3、lif、lii、zno中的任何材料的树脂或陶瓷。

在光学转换层1550a至1550c上可以设置有微透镜阵列1540。透过微透镜阵列1540所具有的各透镜的光经由直接位于透过微透镜阵列1540上的光学转换层1550a至1550c而照射到光电转换元件pd。

如图18a所示，受光电路21也可以具有包括浮动节点fn1及fn2而不包括电容器c1、c2的结构。浮动节点fn1通过使用晶体管41、晶体管44a的栅极电容和布线之间的寄生电容来保持电荷。

如图18b所示，包括在受光电路21中的晶体管41至43也可以各具有设置有背栅极的结构。图18b示出对背栅极施加恒定电位的结构，该结构可以控制阈值电压。虽然在此示出了将具有背栅极的晶体管用作晶体管41至晶体管43的例子，但是适用于摄像装置100的所有晶体管或其一部分也可以具有背栅极。

如图18b所示，连接到晶体管41至晶体管43所包括的背栅极的布线也可以与相应的晶体管的栅极电连接。

在n沟道型晶体管中，当对背栅极施加比源极电位低的电位时，阈值电压向正方向移动。反之，当对背栅极施加比源极电位高的电位时，阈值电压向负方向移动。因此，在使用预先设定的栅极电压来控制各晶体管的导通/关闭状态的情况下，当对背栅极施加比源极电位低的电位时，可以减小关态电流，当对背栅极施加比源极电位高的电位时，可以提高通态电流。

受光电路21的浮动节点fn1及fn2的电位保持功能优选高，由此，如上所述，优选将关态电流低的os晶体管用作晶体管41至43。当对晶体管41至43的背栅极施加比源极电位低的电位时，可以进一步减小关态电流，因此，可以提高浮动节点fn1及fn2的电位保持功能。

如上所述，例如，优选对图18c所示的放大电路22a所包括的晶体管44a、45a使用通态电流高的晶体管。当对晶体管44a、45a的背栅极施加比源极电位高的电位时，可以提高通态电流。图18c示出端子vbg73连接于受光电路21中的晶体管的背栅极并且端子vbg73a连接于放大电路22a中的背栅极的例子，但是也可以对各晶体管的背栅极供应彼此不同的电位。由此，通过提高通态电流，可以提高放大电路22a的响应性，从而可以在高频下使该放大电路22a工作。

为了提高摄像装置的受光灵敏度，通过改变施加到光电二极管之间的电压，可以控制流过光电二极管的电流量，因此，可以根据对使用环境进行检测及管理的环境传感器(照度传感器、温度传感器、湿度传感器等)的监测数据而设定适当的受光灵敏度。

在摄像装置的内部，除了各电源电位之外还使用信号电位以及施加到上述背栅极的电位等多种电位。如果从摄像装置的外部供应多种电位，端子数就会增加，由此，摄像装置优选包括在该摄像装置内部生成多种电位的电源电路。

如图19a所示，也可以使受光电路21中的晶体管41与晶体管42互相连接。晶体管41的源极和漏极中的一个与晶体管42的源极和漏极中的一个与晶体管44a的栅极互相电连接，而形成浮动节点fn1。

如图19b所示，图19a所示的端子vrs72也可以直接连接到晶体管45a的栅极。

图20a是示出a/d转换电路26的一个例子的方框图。a/d转换电路26可以包括比较器26a、计数电路26b等，且可以对布线93(out3)输出两个位以上的数字数据。

在比较器26a中，对从端子37输入到端子38的信号电位与以上升或下降的方式被扫描了的基准电位(vref)进行比较。并且，对应于比较器26a的输出而使计数电路26b工作，将数字信号输出到布线93(out3)。

为了实现高速工作及低功耗化，a/d转换电路26优选由可以形成cmos电路的si晶体管构成。

摄像元件10与a/d转换电路26例如以如图25b所示通过引线键合法等使用细线连接端子37与端子38的方式连接。

在实施方式3中，描述了本发明的一个实施方式。本发明的其他实施方式将描述在实施方式1、2及4至8。注意，本发明的一个实施方式不局限于这些实施方式。换而言之，在本实施方式及实施方式1、2及4至8中，记载有各种各样的发明的实施方式，而本发明的一个实施方式不局限于特定的实施方式。虽然示出将本发明的一个实施方式适用于摄像装置的例子，但是本发明的一个实施方式不局限于此。根据情况或状况，不一定需要将本发明的一个实施方式适用于摄像装置。例如，也可以将本发明的一个实施方式适用于具有其他功能的半导体装置。作为本发明的一个实施方式，示出晶体管的沟道形成区域、源区域、漏区域等包含氧化物半导体的例子，但是本发明的一个实施方式不局限于此。根据情况或状况，本发明的一个实施方式的各种晶体管、或者晶体管的沟道形成区域、源区域及漏区域等可以包含各种半导体。根据情况或状况，本发明的一个实施方式的各种晶体管、或者晶体管的沟道形成区域、源区域及漏区域等例如可以包含硅、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓和有机半导体等中的至少一个，或者不一定需要包含氧化物半导体。虽然作为本发明的一个实施方式示出采用全局快门方式的例子，但是本发明的一个实施方式不局限于此。根据情况或状况，本发明的一个实施方式可以采用卷帘快门方式等其他方式，或者不一定需要使用全局快门方式。

本实施方式所示的结构、方法可以与其他实施方式所示的其他任何结构、方法适当地组合而实施。

(实施方式4)

在本实施方式中，参照附图对能够用于本发明的一个实施方式的os晶体管进行说明。在本实施方式的附图中，为了明确起见，放大、缩小或省略部分构成要素。

图21a至图21c是本发明的一个实施方式的晶体管101的俯视图及截面图。图21a是俯视图。图21b示出沿着图21a所示的点划线x1-x2的截面。图21c示出图21a所示的点划线y1-y2的截面。

在本实施方式所说明的附图中，将点划线x1-x2方向称为沟道长度方向，将点划线y1-y2方向称为沟道宽度方向。

晶体管101包括与衬底115接触的绝缘层120、与绝缘层120接触的导电层173、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130电连接的导电层140及导电层150、与氧化物半导体层130、导电层140及导电层150接触的绝缘层160、与绝缘层160接触的导电层170。

根据需要可以在晶体管101上设置与氧化物半导体层130、导电层140、导电层150、绝缘层160及导电层170接触的绝缘层180。

氧化物半导体层130例如可以具有氧化物半导体层130a、130b、130c的三层结构。

导电层140及导电层150可以用作源电极层及漏电极层。绝缘层160及导电层170分别可以用作栅极绝缘膜及栅电极层。

通过将导电层173用作第二栅电极层(背栅极)，可以增加通态电流并控制阈值电压。注意，导电层173也可以用作遮光层。

为了增加通态电流，例如，使导电层170及导电层173具有相同的电位，驱动该晶体管作为双栅晶体管。另外，为了控制阈值电压，对导电层173供应与导电层170不同的恒定电位。

在氧化物半导体层130中，与导电层140接触的区域及与导电层150接触的区域可以用作源区域及漏区域。

由于氧化物半导体层130与导电层140及导电层150接触，所以在氧化物半导体层130中产生氧空位，因该氧空位与残留在氧化物半导体层130中或从外部扩散到氧化物半导体层130的氢之间的相互作用而使上述区域成为n型的低电阻区域。

注意，晶体管的“源极”和“漏极”的功能在使用极性相反的晶体管的情况下或在电路工作中电流流过的方向变化的情况等下，有时互相调换。因此，在本说明书中，词句“源极”和“漏极”可以互相调换。此外，词句“电极层”也可以调换为词句“布线”。

导电层140及导电层150与氧化物半导体层130的顶面接触而不与氧化物半导体层130的侧面接触。通过采用该结构，绝缘层120所包含的氧可以容易填补氧化物半导体层130中的氧空位。

本发明的一个实施方式的晶体管也可以具有图22a至图22c所示的结构。图22a是晶体管102的俯视图。图22b示出沿着图22a所示的点划线x1-x2的截面。图22c示出沿着图22a所示的点划线y1-y2的截面。

晶体管102具有与晶体管101同样的结构，而不同之处在于：导电层140及导电层150与绝缘层120接触；以及导电层140及导电层150与氧化物半导体层130的侧面接触。

本发明的一个实施方式的晶体管也可以具有图23a至图23c所示的结构。图23a是晶体管103的俯视图。图23b示出沿着图23a所示的点划线x1-x2的截面。图23c示出沿着图23a所示的点划线y1-y2的截面。

晶体管103具有与晶体管101同样的结构，而不同之处在于：氧化物半导体层130a、130b、导电层140及导电层150被氧化物半导体层130c及绝缘层160覆盖。

当氧化物半导体层130c覆盖氧化物半导体层130a、130b时，可以提高对氧化物半导体层130a、130b及绝缘层120填补氧的效果。此外，由于氧化物半导体层130c夹在绝缘层180与导电层140及导电层150之间，所以可以抑制绝缘层180造成的导电层140及导电层150的氧化。

本发明的一个实施方式的晶体管也可以具有图24a至图24c所示的结构。图24a是晶体管104的俯视图。图24b示出沿着图24a所示的点划线x1-x2的截面。图24c示出沿着图24a所示的点划线y1-y2的截面。

晶体管104具有与晶体管101同样的结构，而不同之处在于：氧化物半导体层130a、130b、导电层140及导电层150被氧化物半导体层130c覆盖；绝缘层170被绝缘层210覆盖。

绝缘层210可以使用对氧具有阻挡性的材料如氧化铝等金属氧化物形成。由于绝缘层210夹在绝缘层180与导电层170之间，所以可以抑制绝缘层180造成的导电层170的氧化。

晶体管101至104各具有包括导电层170与导电层140及导电层150重叠的区域的顶栅结构。为了减少寄生电容，该区域的沟道长度方向上的宽度优选为3nm以上且小于300nm。在该结构中，由于在氧化物半导体层130中没有形成偏置区域，所以可以容易形成通态电流高的晶体管。

本发明的一个实施方式的晶体管也可以具有图25a至图25c所示的结构。图25a是晶体管105的俯视图。图25b示出沿着图25a所示的点划线x1-x2的截面。图25c示出沿着图25a所示的点划线y1-y2的截面。

晶体管105包括与衬底115接触的绝缘层120、与绝缘层120接触的导电层173、与绝缘层120接触的氧化物半导体层130、与氧化物半导体层130接触的绝缘层160、与绝缘层160接触的导电层170。

在用作层间绝缘膜的绝缘层180中设置有与氧化物半导体层130的区域231接触的导电体200以及与氧化物半导体层130的区域232接触的导电体201。导电体200及导电体201可以用作源电极层的一部分和漏电极层的一部分。

优选对晶体管105中的区域231及区域232添加用来形成氧空位来提高导电率的杂质。作为在氧化物半导体层中形成氧空位的杂质，例如可以使用磷、砷、锑、硼、铝、硅、氮、氦、氖、氩、氪、氙、铟、氟、氯、钛、锌及碳中的一种以上。作为该杂质的添加方法，可以使用等离子体处理法、离子注入法、离子掺杂法、等离子体浸没离子注入法等。

在将上述元素作为杂质元素添加到氧化物半导体层时，氧化物半导体层中的金属元素与氧之间的键合被切断，由此形成氧空位。通过氧化物半导体层中的氧空位与残留在氧化物半导体层中或在后面添加到氧化物半导体层的氢之间的相互作用，可以提高氧化物半导体层的导电率。

当对添加杂质元素形成有氧空位的氧化物半导体添加氢时，氢进入氧空位处而在导带附近形成施主能级。其结果是，可以形成氧化物导电体。这里氧化物导电体是指导电体化的氧化物半导体。

晶体管105的具有不包括导电层170与导电层140及导电层150重叠的区域的自对准结构。自对准结构的晶体管在栅电极层与源电极层及漏电极层之间具有极小的寄生电容，适合于需要高速工作的用途。

本发明的一个实施方式的晶体管也可以具有图26a至图26c所示的结构。图26a是晶体管106的俯视图。图26b示出沿着图26a所示的点划线x1-x2的截面。图26c示出沿着图26a所示的点划线y1-y2的截面。

晶体管106包括：衬底115；衬底115上的绝缘层120；与绝缘层120接触的导电层173；绝缘层120上的氧化物半导体层130(氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c)；与氧化物半导体层130接触且彼此相隔的导电层140及导电层150；与氧化物半导体层130c接触的绝缘层160；以及与绝缘层160接触的导电层170。

注意，氧化物半导体层130c、绝缘层160及导电层170设置在开口中，该开口设置在晶体管106上的绝缘层180中且到达氧化物半导体层130a、氧化物半导体层130b及绝缘层120。

本发明的一个实施方式的晶体管也可以具有图27a至图27c所示的结构。图27a是晶体管107的俯视图。图27b示出沿着图27a所示的点划线x1-x2的截面。图27c示出沿着图27a所示的点划线y1-y2的截面。

晶体管107具有与晶体管106同样的结构，而不同之处在于：氧化物半导体层130a、130b、导电层140及导电层150被氧化物半导体层130c及氧化物半导体层130d覆盖。氧化物半导体层130d可以使用与氧化物半导体层130c相同的材料形成。

在氧化物半导体层130c、130d覆盖氧化物半导体层130a、130b时，可以提高对氧化物半导体层130a、130b及绝缘层120的氧填补效果。此外，由于氧化物半导体层130d夹在绝缘层180与导电层140及导电层150之间，所以可以抑制绝缘层180造成的导电层140及导电层150的氧化。

晶体管106、107各具有用作源极或漏极的导电体与用作栅电极的导电体重叠的较小的区域，由此可以使晶体管106、107的寄生电容小。由此，晶体管106、107适合于需要高速工作的电路的构成要素。

在本发明的一个实施方式的晶体管中，如图28a所示，氧化物半导体层130也可以为单层，或者，如图28b所示，氧化物半导体层130也可以由两个层形成。

如图28c所示，本发明的一个实施方式的晶体管也可以被构成为不包括导电层173。

在本发明的一个实施方式的晶体管中，为了将导电层170与导电层173电连接，例如，如图28d所示，在绝缘层120、氧化物半导体层130c及绝缘层160中形成到达导电层173的开口，并以覆盖该开口的方式形成导电层170。

如图28e所示，本发明的一个实施方式的晶体管也可以设置有分别与导电层140及导电层150接触的绝缘层145及绝缘层155。通过设置绝缘层145及绝缘层155，可以抑制导电层140及导电层150的氧化。

绝缘层145及绝缘层155可以使用对氧具有阻挡性的材料如氧化铝等金属氧化物形成。

如图28f所示，在本发明的一个实施方式的晶体管中，导电层170也可以是包括导电层171及导电层172的叠层。

在导电层140、150设置于氧化物半导体层130上的本发明的一个实施方式的晶体管中，如图28g和图28h的俯视图(仅示出氧化物半导体层130、导电层140及导电层150)所示那样，可以使导电层140及导电层150的宽度(wsd)比氧化物半导体层130的宽度(wos)短。当满足wos≥wsd(wsd为wos以下)时，栅极电场容易施加到沟道形成区域整体，由此可以提高晶体管的电特性。

图28a至图28f示出晶体管101的变形例，上述变形例也可以应用于本实施方式所说明的其他晶体管。

在本发明的一个实施方式的具有上述任何结构的晶体管中，作为栅电极层的导电层170(及导电层173)隔着绝缘层在沟道宽度方向上电性上包围氧化物半导体层130。通过采用该结构，可以提高通态电流，并且将该结构称为surroundedchannel(s-channel)结构。

在具有氧化物半导体层130a及氧化物半导体层130b的晶体管以及具有氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的晶体管中，通过适当地选择形成氧化物半导体层130的两层或三层的材料，可以将电流流在氧化物半导体层130b中。由于电流流过氧化物半导体层130b，因此电流不容易受到界面散射的影响，所以可以获得很大的通态电流。

包括上述任何结构的晶体管的半导体装置可以具有良好的电特性。

本实施方式所示的结构可以与其他任何实施方式所示的结构适当地组合而使用。

(实施方式5)

在本实施方式中，对实施方式3所示的晶体管的构成要素进行详细的说明。

作为衬底115，可以使用玻璃衬底、石英衬底、半导体衬底、陶瓷衬底、具有绝缘表面的金属衬底等。其他例子是设置有晶体管及/或光电二极管的硅衬底；以及其上设置有绝缘层、布线、用作接触插头的导电体等并与晶体管及/或光电二极管设置在一起的硅衬底。当对硅衬底形成p沟道型晶体管时，优选使用具有n^-型导电型的硅衬底。另外，也可以使用包括n^-型或i型硅层的soi衬底。另外，当p沟道型晶体管形成在硅衬底上时，形成晶体管的硅衬底的表面优选具有(110)面取向，此时可以提高迁移率。

绝缘层120除了防止杂质从衬底115的构成要素扩散的功能以外，还可以具有对氧化物半导体层130供应氧的功能。因此，绝缘层120优选包含氧，更优选具有比化学计量组成多的氧含量。在tds分析中，绝缘层120是换算为氧原子时的氧释放量为1.0×10¹⁹atoms/cm³以上的膜。在该tds分析中，以膜表面温度范围为100℃以上且700℃以下，优选为100℃以上且500℃以下的方式进行加热处理。当衬底115设置有其他器件时，绝缘层120还用作层间绝缘膜。在此情况下，优选对绝缘层120进行cmp处理等平坦化处理，以使其表面平坦。

作为用作背栅电极层的导电层173例如可以使用使用al、ti、cr、co、ni、cu、y、zr、mo、ru、ag、mn、nd、sc、ta或w等形成的导电膜。另外，也可以使用上述任何材料的合金或导电氮化物、或者包含选自上述材料、上述材料的合金及上述材料的导电氮化物中的多种材料的叠层。

例如，绝缘层120可以使用如下材料形成：包含氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等的氧化物绝缘膜；包含氮化硅、氮氧化硅、氮化铝或氮氧化铝等的氮化物绝缘膜；或者这些任何混合材料。绝缘层120也可以为上述任何材料的叠层。

氧化物半导体层130可以具有从绝缘层120一侧依次层叠氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的三层结构。

注意，当氧化物半导体层130为单层时，使用相当于本实施方式所示的氧化物半导体层130b的层。

当采用两层结构时，氧化物半导体层130可以是从绝缘层120一侧依次层叠相当于氧化物半导体层130a的层及相当于氧化物半导体层130b的层的叠层。在该结构中，也可以调换氧化物半导体层130a与氧化物半导体层130b的位置。

例如，作为氧化物半导体层130b使用其电子亲和势(真空能级与导带底之间的能量差)大于氧化物半导体层130a及氧化物半导体层130c的氧化物半导体。

在上述结构中，当对导电层170施加电压时，沟道形成在氧化物半导体层130中的导带底最低的氧化物半导体层130b中。由此，可以说：氧化物半导体层130b具有被用作半导体的区域，而氧化物半导体层130a及氧化物半导体层130c具有被用作绝缘体或半绝缘体的区域。

能够用于氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c的每一个的氧化物半导体优选包含in和zn中的至少一个或者in和zn的两者。为了减少包含该氧化物半导体的晶体管的电特性偏差，除了in和/或zn以外，优选还包含al、ga、y或sn等稳定剂。

例如，作为氧化物半导体层130a及氧化物半导体层130c可以使用in、ga及zn的原子数比(in:ga:zn)为1:3:2、1:3:3、1:3:4、1:3:6、1：4：5、1:6:4、1:9:6或这些原子数比附近的原子数比的in-ga-zn氧化物等。作为氧化物半导体层130b可以使用in:ga:zn为1:1:1、2:1:3、5:5:6、3:1:2、3：1：4、5:1:6、4:2:3或这些原子数比附近的原子数比的in-ga-zn氧化物等。

氧化物半导体层130a、氧化物半导体层130b及氧化物半导体层130c也可以包含结晶部。例如，在使用c轴取向结晶时，能够对晶体管赋予稳定的电特性。另外，c轴取向的结晶抗弯曲，由此，可以使用这种结晶提高使用柔性衬底的半导体装置的可靠性。

用作源电极层的导电层140及用作漏电极层的导电层150例如可以使用选自al、cr、cu、ta、ti、mo、w、ni、mn、nd、sc及这些任何金属材料的合金或导电性氮化物中的材料的单层或叠层形成。当使用导电性氮化物的氮化钽时，可以防止导电层140及导电层150的氧化。此外，也可以使用上述任何材料与低电阻的cu或cu-mn等合金的叠层。

上述材料能够从氧化物半导体层抽出氧。由此，在与上述任何材料接触的氧化物半导体层的区域中，氧化物半导体层中的氧被脱离而形成氧空位。包含于氧化物半导体层中的微量的氢与该氧空位彼此键合，由此使该区域明显地变化为n型化的区域。因此，可以将该n型化的区域用作晶体管的源极或漏极。

用作栅极绝缘膜的绝缘层160可以是包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。绝缘层160也可以是包含上述任何材料的叠层。

作为与氧化物半导体层130接触的绝缘层120及绝缘层160优选使用氮氧化物的释放量少的膜。当氧化物半导体与氮氧化物的释放量多的绝缘层接触时，有时因氮氧化物导致能级密度变高。

通过作为绝缘层120及绝缘层160使用上述绝缘膜，可以降低晶体管的阈值电压的漂移，由此可以降低晶体管的电特性变动。

作为用作栅电极层的导电层170例如可以使用al、ti、cr、co、ni、cu、y、zr、mo、ru、ag、mn、nd、sc、ta或w等的导电膜。另外，也可以使用上述任何材料的合金或导电氮化物。此外，也可以使用包含选自上述材料、上述材料的合金及上述材料的导电氮化物中的多种材料的叠层。作为典型例子，可以使用钨、钨与氮化钛的叠层、钨与氮化钽的叠层等。另外，也可以使用低电阻的cu或cu-mn等合金或者上述任何材料与cu或cu-mn等合金的叠层。例如，可以作为导电层171使用氮化钛，作为导电层172使用钨，以便形成导电层170。

作为导电层170也可以使用in-ga-zn氧化物、氧化锌、氧化铟、氧化锡、氧化铟锡等氧化物导电层。在以接触于绝缘层160的方式设置氧化物导电层时，可以从该氧化物导电层对氧化物半导体层130供应氧。

绝缘层180可以是包含氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。该绝缘层180也可以是上述任何材料的叠层。

在此，与绝缘层120同样地，绝缘层180优选包含比化学计量组成多的氧。能够将从绝缘层180释放的氧穿过绝缘层160扩散到氧化物半导体层130的沟道形成区域，因此能够对形成在沟道形成区域中的氧空位填补氧。由此，能够实现稳定的晶体管电特性。

在晶体管上或绝缘层180上，优选设置具有杂质阻挡效果的膜。该阻挡膜可以为氮化硅膜、氮化铝膜或氧化铝膜等。

氮化绝缘膜具有阻挡水分等的功能，可以提高晶体管的可靠性。氧化铝膜的不使氢、水分等杂质以及氧的双方透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，可以将氧化铝膜适合用作具有如下效果的保护膜：防止氢、水分等杂质向氧化物半导体层130混入；防止从氧化物半导体层释放氧；防止氧的从绝缘层120的不需要的释放。

为了实现半导体装置的高集成化，必须进行晶体管的微型化。然而，晶体管的微型化有导致晶体管的电特性劣化的倾向。例如，沟道宽度的缩短导致通态电流的降低。

在本发明的一个实施方式的晶体管中，氧化物半导体层130c可以覆盖其中形成沟道的氧化物半导体层130b。在该结构中，沟道形成层不与栅极绝缘膜接触，由此能够抑制在沟道形成层与栅极绝缘膜的界面产生的载流子散射，可以增高晶体管的通态电流。

在本发明的一个实施方式的晶体管中，如上所述，以在沟道宽度方向上电性上包围氧化物半导体层130的方式形成有栅电极层(导电层170)。因此，氧化物半导体层130除了垂直于其顶面的方向上被施加栅极电场之外，垂直于其侧面的方向上也被施加栅极电场。换言之，对沟道形成层整体施加栅极电场而实效沟道宽度扩大，由此可以进一步提高通态电流。

虽然本实施方式所说明的金属膜、半导体膜及无机绝缘膜等各种膜可以典型地利用溅射法或等离子体增强cvd法形成，但是这种膜也可以利用热cvd法等其他方法形成。热cvd法的例子包括有机金属化学气相沉积(mocvd)法及原子层沉积(ald)法等。

由于作为沉积不使用等离子体，因此热cvd法具有不产生等离子体损伤所引起的缺陷的优点。

可以以如下方法进行利用热cvd法的沉积：将源气体及氧化剂同时供应到腔室内，将腔室内的压力设定为大气压或减压，使其在衬底附近或在衬底上起反应。

可以以如下方法进行利用ald法的沉积：将腔室内的压力设定为大气压或减压，将用于反应的源气体引入腔室并起反应，并且按该顺序反复地引入气体。也可以将惰性气体(氩或氮等)作为载流子气体与源气体一并地进行引入。例如，也可以将两种以上的源气体依次供应到腔室内。此时，在第一源气体起反应之后引入惰性气体，然后引入第二源气体，以防止多种源气体混合。或者，也可以通过真空抽气将第一源气体排出而代替惰性气体的引入，然后引入第二源气体。第一源气体附着到衬底表面且起反应来形成第一层，之后被引入的第二源气体附着到第一层且起反应。其结果，第二层层叠在第一层上而形成薄膜。通过控制引入气体的顺序而反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复引入气体的次数来进行调节，因此，ald法可以准确地调节厚度而适用于制造微型fet。

为了形成氧化物半导体层，也可以使用对向靶材式溅射装置。也可以将使用该对向靶材式溅射装置的沉积称为气相沉积溅射(vdsp)。

在使用对向靶材式溅射装置沉积氧化物半导体层时，可以减少在沉积氧化物半导体层时产生的等离子体损伤。因此，可以减少层中的氧空位。此外，通过使用对向靶材式溅射装置可以在低压下进行沉积。因此，可以减少所沉积的氧化物半导体层中的杂质浓度(例如，氢、稀有气体如氩等、水等)。

本实施方式所示的结构可以与其他任何实施方式所示的结构适当地组合而使用。

(实施方式6)

在本说明书等中，金属氧化物是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(也可以简称为os)等。例如，有时将用于晶体管的半导体层的金属氧化物称为氧化物半导体。换言之，具有放大作用、整流作用及开关作用中的至少一个的金属氧化物可以被称为金属氧化物半导体，简称为os。此外，os晶体管为包含金属氧化物或氧化物半导体的晶体管。

在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。

在本说明书等中，有时记载“c-axisalignedcrystal(caac)”或“cloud-alignedcomposite”(cac)。caac是指结晶结构的一个例子，cac是指功能或材料构成的一个例子。

在本说明书等中，cac-os或cacmetaloxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体，cac-os或cacmetaloxide具有半导体的功能。在将cac-os或cacmetaloxide用于晶体管的半导体层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使cac-os或cacmetaloxide具有开关功能(开启/关闭的功能)。通过在cac-os或cacmetaloxide中使各功能分离，可以最大限度地提高各功能。

cac-os或cacmetaloxide包含具有不同带隙的成分。例如，cac-os或cacmetaloxide包含具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分。在该构成的情况下，载流子主要在具有窄隙的成分中流过。具有窄隙的成分与具有宽隙的成分互补作用，载流子与具有窄隙的成分联动地在具有宽隙的成分中也流过。因此，在将上述cac-os或cacmetaloxide用于晶体管的沟道区域时，可以得到晶体管的导通状态中的高电流驱动力，即大通态电流及高场效应迁移率。

就是说，也可以将cac-os或cacmetaloxide称为基质复合材料或金属基质复合材料。

<cac-os的构成>

以下，对可用于在本发明的一个实施方式中公开的晶体管的cac-os的构成进行说明。

cac-os例如具有包含在氧化物半导体中的元素不均匀地分布的构成。包含不均匀地分布的元素的材料的尺寸各为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面的氧化物半导体的说明中，将一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁状。该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。

注意，氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。此外，也可以包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。

例如，在cac-os中，具有cac构成的in-ga-zn氧化物(尤其可以将这种in-ga-zn氧化物称为cac-igzo)具有材料分成铟氧化物(inox1，x1为大于0的实数)或铟锌氧化物(inx2zny2oz2，x2、y2及z2为大于0的实数)以及镓氧化物(gaox3，x3为大于0的实数)或镓锌氧化物(gax4zny4oz4，x4、y4及z4为大于0的实数)等而形成马赛克状的构成。并且，形成马赛克状的inox1或inx2zny2oz2均匀地分布在膜中。这构成也称为云状构成。

换言之，cac-os是具有以gaox3为主要成分的区域和以inx2zny2oz2或inox1为主要成分的区域混在一起的构成的复合氧化物半导体。注意，在本说明书中，例如，当第一区域的in与元素m的原子数比大于第二区域的in与元素m的原子数比时，第一区域的in浓度高于第二区域。

注意，包含in、ga、zn及o的化合物作为igzo也已知的。igzo的典型例子包括以ingao3(zno)m1(m1为自然数)表示的结晶性化合物及以in(1+x0)ga(1-x0)o3(zno)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。

上述结晶性化合物具有单晶结构、多晶结构或caac结构。注意，caac结构是多个igzo的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。

另一方面，cac-os与氧化物半导体的材料构成有关。在包含in、ga、zn及o的cac-os的材料构成中，cac-os的一部分中观察到以ga为主要成分的纳米粒子状区域，以及其一部分中观察到以in为主要成分的纳米粒子状区域。这些纳米粒子状区域无规律地分散以形成马赛克状。因此，在cac-os中，结晶结构是次生因素。

注意，cac-os不包含包括原子个数比不同的二种以上的膜的叠层结构。例如，不包含以in为主要成分的膜与以ga为主要成分的膜的两层结构。

有时观察不到以gaox3为主要成分的区域与以inx2zny2oz2或inox1为主要成分的区域之间的明确的边界。

在cac-os中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，cac-os的一部分中观察到以该所选择的金属元素为主要成分的纳米粒子状区域，以及其一部分中观察到以in为主要成分的纳米粒子状区域，而在cac-os中这些纳米粒子状区域无规律地分散以形成马赛克状。

cac-os例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成cac-os的情况下，作为沉积气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。沉积时的沉积气体的总流量中的氧气体的流量比越低越好，例如，氧气体的流量比为0％以上且低于30％，优选为0％以上且10％以下。

cac-os具有如下特征：通过根据x射线衍射(xrd)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，x射线衍射在测定区域中不示出a-b面方向及c轴方向上的取向。

在通过照射束径为1nm的电子束(也称为纳米尺寸电子束)而取得的cac-os的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知cac-os的结晶结构具有在平面及截面方向上没有取向的纳米晶(nc)结构。

例如，根据能量分散型x射线分析法(edx)的面分析图像，可确认到：具有cac构成的in-ga-zn氧化物具有以gaox3为主要成分的区域及以inx2zny2oz2或inox1为主要成分的区域不均匀地分布而混合的结构。

cac-os的结构与金属元素均匀地分布的igzo化合物不同，具有与igzo化合物不同的性质。换言之，在cac-os中，以gaox3等为主要成分的区域及以inx2zny2oz2或inox1为主要成分的区域互相分离以形成马赛克状。

以inx2zny2oz2或inox1为主要成分的区域的导电性高于以gaox3等为主要成分的区域。换言之，当载流子流过以inx2zny2oz2或inox1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以inx2zny2oz2或inox1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。

另一方面，以gaox3等为主要成分的区域的绝缘性高于以inx2zny2oz2或inox1为主要成分的区域。换言之，当以gaox3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。

因此，当将cac-os用于半导体元件时，通过起因于gaox3等的绝缘性及起因于inx2zny2oz2或inox1的导电性的互补作用可以实现高通态电流(ion)及高场效应迁移率(μ)。

包含cac-os的半导体元件具有高可靠性。因此，cac-os适用于以显示器为典型的各种半导体装置。

本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。

(实施方式7)

在本实施方式中，对各包括图像传感器芯片的封装及相机模块的例子进行说明。可以将本发明的一个实施方式的摄像装置的结构用于该图像传感器芯片。

图29a是示出包括图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括固定图像传感器芯片850的封装衬底810、玻璃盖板820以及将封装衬底810与玻璃盖板820彼此粘合的粘合剂830等。

图29b是示出该封装的底面一侧的外观立体图。在封装的底面形成有以焊球为凸块840的球栅阵列(bga)。虽然在此采用bga，但是还可以采用地栅阵列(lga)或针栅阵列(pga)等。

图29c是部分示出玻璃盖板820及粘合剂830的封装的立体图。图29d是该封装的截面图。在封装衬底810上形成有盘状电极860，盘状电极860通过通孔880及焊盘885与凸块840电连接。盘状电极860通过线870与图像传感器芯片850所具有的电极电连接。

图30a是示出相机模块的顶面一侧的外观立体图，其模块中将图像传感器芯片安装于透镜一体型的封装上。该相机模块包括固定图像传感器芯片851的封装衬底811、透镜盖板821及透镜835等。另外，在封装衬底811与图像传感器芯片851之间设置有具有摄像装置的驱动电路及信号转换电路等功能的ic芯片890。由此，形成系统封装(sip)。

图30b是示出该相机模块的底面一侧的外观立体图。在封装衬底811的底面及其四个侧面上设置有焊盘841，这结构可以被称为四侧无引脚扁平封装(qfn)。虽然在此采用qfn，也可以采用四侧引脚扁平封装(qfp)或上述bga等。

图30c是部分示出透镜盖板821及透镜835的模块的立体图。图30d是该相机模块的截面图。将焊盘841的一部分用作盘状电极861。盘状电极861通过线871与图像传感器芯片851及ic芯片890所包括的电极电连接。

位于具有上述结构的封装中的图像传感器芯片可以容易安装在各种半导体装置及电子设备上且并入各种半导体装置及电子设备中。

本实施方式所示的结构可以与其他实施方式所示的任何结构适当地组合而使用。

(实施方式8)

可以使用根据本发明的一个实施方式的摄像装置的电子设备的例子包括显示装置、个人计算机、具备记录媒体的图像存储装置或图像再现装置、移动电话、游戏机(包括便携式的游戏机)、便携式数据终端、电子书阅读器、相机诸如视频相机和数码静态相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响播放器、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(atm)以及自动售货机等。图31a至图31f示出这些电子设备的具体例子。

图31a是监控相机，该监控相机包括外壳951、透镜952及支撑部953等。作为在该监控摄像机中用来取得图像的一个构件，可以具备本发明的一个实施方式的摄像装置。注意，“监控相机”是一般名称，不局限于其用途。例如，具有监控相机的功能的装置也被称为相机或视频相机。

图31b是视频相机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。作为在该视频相机中用来取得图像的一个构件，可以具备本发明的一个实施方式的摄像装置。

图31c是数码相机，该数码相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。作为在该数码相机中用来取得图像的一个构件，可以具备本发明的一个实施方式的摄像装置。

图31d是手表型信息终端，该手表型信息终端包括外壳931、显示部932、腕带933、操作按钮935、表冠936以及相机939等。显示部932也可以为触摸面板。作为在该信息终端中用来取得图像的一个构件，可以具备本发明的一个实施方式的摄像装置。

图31e是便携式游戏机，该便携式游戏机包括外壳901、外壳902、显示部903、显示部904、麦克风905、扬声器906、操作键907、触屏笔908以及相机909等。虽然图31e所示的便携式游戏机包括两个显示部903和显示部904，但是便携式游戏机所包括的显示部的个数不限于此。作为在该便携式游戏机中用来取得图像的一个构件中，可以具备本发明的一个实施方式的摄像装置。

图31f是便携式数据终端，该便携式数据终端包括外壳911、显示部912、相机919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。作为在该便携式数据终端中用来取得图像的一个构件，可以具备本发明的一个实施方式的摄像装置。

符号说明

a1：输出信号，a2：输出信号，b1：输出信号，c1：输出信号，c1：电容器，c2：电容器，c3：电容器，cn1：计数电路，cn2：计数电路，cnt1：输出信号，fn1：浮动节点，g1：扫描线，g2：扫描线，out1：信号线，r1：电阻器，vbias2：端子，wd1：信号线，wd2：信号线，10：摄像元件，12：电路，20：像素，20a：判定电路，20a：像素，20b：像素，20c：像素，21：受光电路，21a：受光电路，22：放大电路，22a：放大电路，22b：存储电路，22c：加法电路，23：存储电路，26：a/d转换电路，26a：比较器，26b：计数电路，27：译码器电路，28：选择器电路，29：控制部，30：特征抽出电路，30a：运算放大器，30n：神经突触电路，31：判定输出电路，31a：运算电路，31b：存储电路，31n：激活函数电路，32：特征抽出电路，32a：输入选择电路，32b：反相器，32c：计数电路，32n：神经突触电路，33：输出电路，33a：判定电路，33b：电路，33c：存储电路，37：端子，38：端子，41：晶体管，42：晶体管，43：晶体管，44：晶体管，44a：晶体管，44b：晶体管，45a：晶体管，45b：晶体管，46：晶体管，47：晶体管，48：晶体管，49：晶体管，69：布线，80：绝缘层，81：绝缘层，81a：绝缘层，81b：绝缘层，81e：绝缘层，81g：绝缘层，81h：绝缘层，82：导电体，82a：导电体，82b：导电体，93：布线，100：摄像装置，101：晶体管，102：晶体管，103：晶体管，104：晶体管，105：晶体管，106：晶体管，107：晶体管，115：衬底，120：绝缘层，130：氧化物半导体层，130a：氧化物半导体层，130b：氧化物半导体层，130c：氧化物半导体层，130d：氧化物半导体层，140：导电层，145：绝缘层，150：导电层，155：绝缘层，160：绝缘层，170：导电层，171：导电层，172：导电层，173：导电层，180：绝缘层，200：导电体，201：导电体，210：绝缘层，231：区域，232：区域，300：放大电路，301：输入选择电路，302：a/d转换电路，303：判定电路，304：存储电路，305：选择电路，306：逻辑电路，310：判定输出电路，405：金属层，406：金属层，561：光电转换层，562：透光导电层，563：半导体层，564：半导体层，565：半导体层，566：电极，566a：导电层，566b：导电层，567：分隔壁，568：空穴注入阻挡层，569：电子注入阻挡层，571：布线，571a：导电层，571b：导电层，588：布线，600：硅衬底，620：p+区域，630：p-区域，640：n型区域，650：p+区域，660：半导体层，810：封装衬底，811：封装衬底，820：玻璃盖板，821：透镜盖板，830：粘合剂，835：透镜，840：凸块，841：焊盘，850：图像传感器芯片，851：图像传感器芯片，860：盘状电极，861：盘状电极，870：线，871：线，880：通孔，885：焊盘，890：ic芯片，901：外壳，902：外壳，903：显示部，904：显示部，905：麦克风，906：扬声器，907：操作键，908：触屏笔，909：相机，911：外壳，912：显示部，919：相机，931：外壳，932：显示部，933：腕带，935：按钮，936：表冠，939：相机，951：外壳，952：透镜，953：支撑部，961：外壳，962：快门按钮，963：麦克风，965：透镜，967：发光部，971：外壳，972：外壳，973：显示部，974：操作键，975：透镜，976：连接部，1530：遮光层，1540：微透镜阵列，1550a：光学转换层，1550b：光学转换层，1550c：光学转换层。

本申请基于2016年8月3日提交到日本专利局的日本专利申请no.2016-153192以及2016年8月3日提交到日本专利局的日本专利申请no.2016-153194，通过引用将其完整内容并入在此。