半导体装置和显示装置的制作方法

本发明涉及半导体装置，特别是涉及使用氧化物半导体层作为tft的活性层的半导体装置。另外，本发明也涉及具备这样的半导体装置作为有源矩阵基板的显示装置。

背景技术：

液晶显示装置等使用的有源矩阵基板按每个像素具备薄膜晶体管(thinfilmtransistor；以下称为“tft”)等开关元件。作为这种开关元件，以往，广泛使用将非晶硅膜作为活性层的tft(以下称为“非晶硅tft”)、将多晶硅膜作为活性层的tft(以下称为“多晶硅tft”)。

近年来，提出了使用氧化物半导体来代替非晶硅、多晶硅作为tft的活性层的材料。将这种tft称为“氧化物半导体tft”。专利文献1中公开了将in-ga-zn-o系的半导体膜用于tft的活性层的有源矩阵基板。

氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体tft能以比非晶硅tft高的速度进行动作。另外，氧化物半导体膜与多晶硅膜相比由简单的工艺形成，因此也能应用于需要大面积的装置。

另一方面，已知将栅极驱动器、源极驱动器等驱动电路单片(一体)地设置在基板上的技术。这些驱动电路(单片驱动器)通常使用tft来构成。最近，已利用使用氧化物半导体tft在基板上制作单片驱动器的技术，由此，实现边框区域的窄小化(窄边框化)、安装工序简略化所带来的成本降低。

现有技术文献

专利文献

专利文献1：特开2012-134475号公报

技术实现要素：

发明要解决的问题

最近，要求有源矩阵基板的性能的进一步提高，希望进一步提高用作开关元件的氧化物半导体tft的驱动能力。

本发明是鉴于上述问题而完成的，其目的在于提高半导体装置所使用的氧化物半导体tft的驱动能力。

用于解决问题的方案

本发明的实施方式的半导体装置具备：基板；第1栅极电极，其设置在上述基板上；第1栅极绝缘层，其覆盖上述第1栅极电极；第1氧化物半导体层，其设置在上述第1栅极绝缘层上，隔着上述第1栅极绝缘层与上述第1栅极电极相对；第1源极电极和第1漏极电极，其电连接到上述第1氧化物半导体层；第2栅极绝缘层，其覆盖上述第1氧化物半导体层；第2栅极电极，其设置在上述第2栅极绝缘层上，隔着上述第2栅极绝缘层与上述第1氧化物半导体层相对；第3栅极绝缘层，其覆盖上述第2栅极电极；第2氧化物半导体层，其设置在上述第3栅极绝缘层上，隔着上述第3栅极绝缘层与上述第2栅极电极相对；以及第2源极电极和第2漏极电极，其电连接到上述第2氧化物半导体层。

在某实施方式中，上述第1源极电极和上述第2源极电极相互电连接，上述第1漏极电极和上述第2漏极电极相互电连接。

在某实施方式中，上述第1栅极电极、上述第1栅极绝缘层、上述第1氧化物半导体层、上述第1源极电极、上述第1漏极电极、上述第2栅极绝缘层、上述第2栅极电极、上述第3栅极绝缘层、上述第2氧化物半导体层、上述第2源极电极以及上述第2漏极电极作为包含上述第1氧化物半导体层和上述第2氧化物半导体层作为活性层的1个氧化物半导体tft发挥功能。

在某实施方式中，上述第1源极电极和上述第2源极电极不相互电连接，上述第1漏极电极和上述第2漏极电极不相互电连接。

在某实施方式中，上述第1栅极电极、上述第1栅极绝缘层、上述第1氧化物半导体层、上述第1源极电极、上述第1漏极电极、上述第2栅极绝缘层以及上述第2栅极电极作为包含上述第1氧化物半导体层作为活性层的第1氧化物半导体tft发挥功能，上述第2栅极电极、上述第3栅极绝缘层、上述第2氧化物半导体层、上述第2源极电极以及上述第2漏极电极作为包含上述第2氧化物半导体层作为活性层的第2氧化物半导体tft发挥功能。

在某实施方式中，上述第1源极电极和上述第2源极电极相互电连接，上述第1漏极电极和上述第2漏极电极不相互电连接。

在某实施方式中，上述第1源极电极和上述第2源极电极不相互电连接，上述第1漏极电极和上述第2漏极电极相互电连接。

在某实施方式中，本发明的半导体装置还具备包含结晶质硅半导体层作为活性层的结晶质硅tft。

在某实施方式中，上述结晶质硅tft包含：上述结晶质硅半导体层，其设置在上述基板上；上述第1栅极绝缘层，其覆盖上述结晶质硅半导体层；第3栅极电极，其设置在上述第1栅极绝缘层上，隔着上述第1栅极绝缘层与上述结晶质硅半导体层相对；以及第3源极电极和第3漏极电极，其电连接到上述结晶质硅半导体层。

在某实施方式中，上述第1栅极电极与上述结晶质硅半导体层由相同结晶质硅膜形成。

在某实施方式中，上述第1氧化物半导体层和上述第2氧化物半导体层各自包含in-ga-zn-o系半导体。

在某实施方式中，上述in-ga-zn-o系半导体包含结晶质部分。

在某实施方式中，是具有包含多个像素区域的显示区域和位于上述显示区域的周边的非显示区域的有源矩阵基板。

在某实施方式中，本发明的半导体装置是具有包含多个像素区域的显示区域和位于上述显示区域的周边的非显示区域的有源矩阵基板，在上述多个像素区域中的每一个像素区域配置有上述氧化物半导体tft。

在某实施方式中，本发明的半导体装置是具有包含多个像素区域的显示区域和位于上述显示区域的周边的非显示区域的有源矩阵基板，在上述非显示区域配置有上述结晶质硅tft。

本发明的实施方式的显示装置具备：有源矩阵基板；相对基板，其以与上述有源矩阵基板相对的方式配置；以及显示介质层，其设置在上述有源矩阵基板和上述相对基板之间，在上述显示装置中，上述有源矩阵基板是上述半导体装置。

发明效果

根据本发明的实施方式，能提高半导体装置所使用的氧化物半导体tft的驱动能力。

附图说明

图1是示意性地示出本发明的实施方式的半导体装置100a的截面图。

图2是示出比较例的氧化物半导体tft920的截面图。

图3是示意性地示出本发明的实施方式的半导体装置100b的截面图。

图4是示意性地示出本发明的实施方式的半导体装置100c的截面图。

图5是示意性地示出本发明的实施方式的半导体装置100d的截面图。

图6的(a)～(e)是示出半导体装置100b的制造工序的工序截面图。

图7的(a)～(c)是示出半导体装置100b的制造工序的工序截面图。

图8的(a)和(b)是示出半导体装置100b的制造工序的工序截面图。

图9是示意性地示出本发明的实施方式的有源矩阵基板200的图。

图10是示意性地示出本发明的实施方式的有源矩阵基板300的图。

图11是用于说明有源矩阵基板300中的栅极驱动器40m和端子部42、52的配置的图。

图12的(a)是示出栅极驱动器40m的等效电路的一例的图，图12的(b)是示出将栅极驱动器40m配置在像素内的例子的图。

图13是示出用于驱动栅极驱动器40m的信号波形的图。

图14是示出栅极驱动器40m的等效电路的另一例的图。

图15是示意性地示出本发明的实施方式的有源矩阵基板400的图。

具体实施方式

以下，参照附图说明本发明的实施方式。此外，本发明不限于以下的实施方式。

(实施方式1)

参照图1说明本实施方式的半导体装置100a的构成。图1是示意性地示出半导体装置100a的截面图。

如图1所示，半导体装置100a具备基板1、第1栅极电极2、第1栅极绝缘层3、第1氧化物半导体层4、第1源极电极5以及第1漏极电极6。

基板1具有绝缘性，例如是玻璃基板或塑料基板。在基板1上设置有第1栅极电极(以下也称为“下层栅极电极”)2。以覆盖下层栅极电极2的方式形成有第1栅极绝缘层(以下也称为“下层栅极绝缘层”)3。

在下层栅极绝缘层3上设置有第1氧化物半导体层(以下也称为“下层氧化物半导体层”)4。下层氧化物半导体层4以隔着下层栅极绝缘层3与下层栅极电极2相对的方式配置。

第1源极电极(以下也称为“下层源极电极”)5和第1漏极电极(以下也称为“下层漏极电极”)6形成在下层栅极绝缘层3和下层氧化物半导体层4上，并电连接到下层氧化物半导体层4。

半导体装置100a还具备第2栅极绝缘层7、第2栅极电极8、第3栅极绝缘层9、第2氧化物半导体层10、第2源极电极11以及第2漏极电极12。

第2栅极绝缘层(以下也称为“中层栅极绝缘层”)7以覆盖下层氧化物半导体层4、下层源极电极5以及下层漏极电极6的方式形成。在中层栅极绝缘层7上设置有第2栅极电极(以下也称为“上层栅极电极”)8。上层栅极电极8以隔着中层栅极绝缘层7与下层氧化物半导体层4相对的方式配置。

以覆盖上层栅极电极8的方式形成有第3栅极绝缘层(以下也称为“上层栅极绝缘层”)9。在上层栅极绝缘层9上设置有第2氧化物半导体层(以下也称为“上层氧化物半导体层”)10。上层氧化物半导体层10以隔着上层栅极绝缘层9与上层栅极电极8相对的方式配置。

第2源极电极(以下也称为“上层源极电极”)11和第2漏极电极(以下也称为“下层源极电极”)12形成在上层栅极绝缘层9和上层氧化物半导体层10上，并电连接到上层氧化物半导体层10。以覆盖上层氧化物半导体层10的方式设置有保护层(钝化层)13。

下层源极电极5和上层源极电极11相互电连接。在图1所示的例子中，在中层栅极绝缘层7形成有使下层源极电极5的一部分露出的开口部7a，在该开口部7a内上层源极电极11与下层源极电极5接触。

下层漏极电极6和上层漏极电极12相互电连接。在图1所示的例子中，在中层栅极绝缘层7形成有使下层漏极电极6的一部分露出的开口部7b，在该开口部7b内上层漏极电极12与下层漏极电极6接触。

上述的2个栅极电极(下层栅极电极2和上层栅极电极8)、3个栅极绝缘层(下层栅极绝缘层3、中层栅极绝缘层7以及上层栅极绝缘层9)、2个氧化物半导体层(下层氧化物半导体层4和上层氧化物半导体层10)、2个源极电极(下层源极电极5和上层源极电极11)以及2个漏极电极(下层漏极电极6和上层漏极电极12)作为1个氧化物半导体tft20a发挥功能。

氧化物半导体tft20a包含下层氧化物半导体层4和上层氧化物半导体层10作为活性层。电连接到下层氧化物半导体层4的下层源极电极5和下层漏极电极6间的导通状态/非导通状态由位于下层氧化物半导体层4的下方的下层栅极电极2的电位和位于下层氧化物半导体层4的上方的上层栅极电极8的电位控制。另外，电连接到上层氧化物半导体层10的上层源极电极11和上层漏极电极12间的导通状态/非导通状态由位于上层氧化物半导体层10的下方的上层栅极电极8的电位控制。

本实施方式的半导体装置100a具备的氧化物半导体tft20a的驱动能力比一般构成的氧化物半导体tft的驱动能力高。以下，与图2所示的比较例的氧化物半导体tft920作比较来说明其理由。

图2所示的比较例的氧化物半导体tft920是一般的底栅结构的tft。氧化物半导体tft920支撑于基板901，具有栅极电极902、栅极绝缘层903、氧化物半导体层904、源极电极905以及漏极电极906。

栅极电极902设置在基板901上，以覆盖栅极电极902的方式形成有栅极绝缘层903。在栅极绝缘层903上设置有氧化物半导体层904。氧化物半导体层904以隔着栅极绝缘层903与栅极电极902相对的方式配置。源极电极905和漏极电极906形成在栅极绝缘层903上和氧化物半导体层904上，并电连接到氧化物半导体层904。以覆盖氧化物半导体层904、源极电极905以及漏极电极906的方式设置有保护层(钝化层)913。

在本实施方式的半导体装置100a中，根据施加到上层栅极电极8的电位和施加到下层栅极电极2的电位，规定4个动作模式。表1中示出在4个动作模式[1]～[4]中施加到上层栅极电极8和下层栅极电极2的电位。“截止电位”是氧化物半导体层成为非导通状态的负电位，“导通电位”是氧化物半导体层成为导通状态的正电位，并且是其绝对值大于截止电位的绝对值的电位。另外，在表1中也示出了“导通电流比”。“导通电流比”是在3个栅极绝缘层的静电电容相同的情况下在各动作模式下得到的电流值的比。

[表1]

在动作模式[1]下，对上层栅极电极8和下层栅极电极2这两者施加截止电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为非导通状态，因此导通电流比成为“0”。

在动作模式[2]下，对上层栅极电极8施加截止电位，对下层栅极电极2施加导通电位。此时，上层氧化物半导体层10成为非导通状态，下层氧化物半导体层4成为导通状态，因此导通电流比成为“1”。

在动作模式[3]下，对上层栅极电极8施加导通电位，对下层栅极电极2施加截止电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为导通状态，因此导通电流比成为“2”。

在动作模式[4]下，对上层栅极电极8和下层栅极电极2这两者施加导通电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为导通状态。另外，下层氧化物半导体层4受到上层栅极电极8和下层栅极电极2这两者的导通电位的影响，因此下层源极电极5和下层漏极电极6间的电流值为动作模式[2]和[3]的情况下的2倍。因此，导通电流比成为“3”。

与此相对，在比较例的氧化物半导体tft920中，根据施加到栅极电极902的电位，规定2个动作模式。表2中示出2个动作模式[1]、[2]下的栅极电极2的电位和导通电流比。

[表2]

在动作模式[1]下，对栅极电极902施加截止电位。此时，氧化物半导体层904成为非导通状态，因此导通电流比成为“0”(是所谓的截止状态)。

在动作模式[2]下，对栅极电极902施加导通电位，此时，氧化物半导体层904成为导通状态，因此导通电流比成为“1”(是所谓的导通状态)。

从上述的说明也可知，在本实施方式的半导体装置100a中，能使氧化物半导体tft20a以比较例的氧化物半导体tft920的2倍的驱动能力进行动作(动作模式[3])或以比较例的氧化物半导体tft920的3倍的驱动能力进行动作(动作模式[4])。另外，也能使氧化物半导体tft20a以与比较例的氧化物半导体tft920相同的驱动能力进行动作(动作模式[2])。

这样，根据本发明的实施方式，能提高氧化物半导体tft的驱动能力。此外，在此，为了易于理解而使用“导通电流比”进行了说明，但是，导通电流的大小当然能通过变更沟道尺寸(更具体地说，沟道宽度w与沟道长度l的比w/l)来调节。根据本发明的实施方式，不增大tft的面积(不增大沟道尺寸)就能得到大的导通电流。

(实施方式2)

参照图3说明本实施方式的半导体装置100b的构成。图3是示意性地示出半导体装置100b的截面图。以下，以半导体装置100b与实施方式1的半导体装置100a的不同点为中心进行说明。

在图3所示的半导体装置100b中，下层源极电极5和上层源极电极11不相互电连接。另外，下层漏极电极6和上层漏极电极12不相互电连接。因此，基板1上的构成要素作为上下层叠的2个氧化物半导体tft20b1和20b2发挥功能。

具体地说，下层栅极电极2、下层栅极绝缘层3、下层氧化物半导体层4、下层源极电极5、下层漏极电极6、中层栅极绝缘层7以及上层栅极电极8作为第1氧化物半导体tft20b1发挥功能。另外，上层栅极电极8、上层栅极绝缘层9、上层氧化物半导体层10、上层源极电极11以及上层漏极电极12作为第2氧化物半导体tft20b2发挥功能。

第1氧化物半导体tft20b1包含下层氧化物半导体层4作为活性层。电连接到下层氧化物半导体层4的下层源极电极5和下层漏极电极6间的导通状态/非导通状态由位于下层氧化物半导体层4的下方的下层栅极电极2的电位和位于下层氧化物半导体层4的上方的上层栅极电极8的电位控制。

第2氧化物半导体tft20b2包含上层氧化物半导体层10作为活性层。电连接到上层氧化物半导体层10的上层源极电极11和上层漏极电极12间的导通状态/非导通状态由位于上层氧化物半导体层10的下方的上层栅极电极8的电位控制。

在本实施方式的半导体装置100b中，根据施加到上层栅极电极8的电位和施加到下层栅极电极2的电位，规定4个动作模式。表3中示出4个动作模式[1]～[4]中的上层栅极电极8和下层栅极电极2的电位、第1氧化物半导体tft20b1的导通电流比(下层s/d间导通电流比)以及第2氧化物半导体tft20b2的导通电流比(上层s/d间导通电流比)。

[表3]

在动作模式[1]下，对上层栅极电极8和下层栅极电极2这两者施加截止电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为非导通状态，因此第1氧化物半导体tft20b1和第2氧化物半导体tft20b2的导通电流比均成为“0”。

在动作模式[2]下，对上层栅极电极8施加截止电位，对下层栅极电极2施加导通电位。此时，上层氧化物半导体层10成为非导通状态，下层氧化物半导体层4成为导通状态，因此第1氧化物半导体tft20b1的导通电流比成为“1”，第2氧化物半导体tft20b2的导通电流比成为“0”。

在动作模式[3]下，对上层栅极电极8施加导通电位，对下层栅极电极2施加截止电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为导通状态，因此第1氧化物半导体tft20b1和第2氧化物半导体tft20b2的导通电流比均成为“1”。

在动作模式[4]下，对上层栅极电极8和下层栅极电极2这两者施加导通电位。此时，上层氧化物半导体层10和下层氧化物半导体层4均成为导通状态。另外，下层氧化物半导体层4受到上层栅极电极8和下层栅极电极2这两者的导通电位的影响，因此下层源极电极5和下层漏极电极6间的电流值成为动作模式[2]和[3]的情况下的2倍。因此，第1氧化物半导体tft20b1的导通电流比成为“2”，第2氧化物半导体tft20b2的导通电流比成为“1”。

从上述的说明也可知，在本实施方式的半导体装置100b中，能使第1氧化物半导体tft20b1以比较例的氧化物半导体tft920的2倍的驱动能力进行动作(动作模式[4])。另外，也能仅使第1氧化物半导体tft20b1，或使第1氧化物半导体tft20b1和第2氧化物半导体tft20b2这两者以与比较例的氧化物半导体tft920相同的驱动能力进行动作(动作模式[2]、[3])。

这样，根据本实施方式，也能提高氧化物半导体tft的驱动能力。另外，2个氧化物半导体tft(第1氧化物半导体tft20b1和第2氧化物半导体tft20b2)上下层叠，因此也能得到能减小在基板1上tft所占的面积的比例的效果。

(实施方式3)

参照图4和图5说明本实施方式的半导体装置100c和100d的构成。图4是示意性地示出半导体装置100c的截面图，图5是示意性地示出半导体装置100d的截面图。以下，以半导体装置100c和100d与实施方式2的半导体装置100b的不同点为中心进行说明。

在图4所示的半导体装置100c中，下层源极电极5和上层源极电极11相互电连接。在图4所示的例子中，在中层栅极绝缘层7形成有使下层源极电极5的一部分露出的开口部7a，在该开口部7a内上层源极电极11与下层源极电极5接触。另一方面，下层漏极电极6和上层漏极电极12不相互电连接。因此，基板1上的构成要素作为使源极电极共用化(源极电极彼此电连接)的2个氧化物半导体tft(第1氧化物半导体tft20b1和第2氧化物半导体tft20b2)发挥功能。

在图5所示的半导体装置100d中，下层漏极电极6和上层漏极电极12相互电连接。在图5所示的例子中，在中层栅极绝缘层7形成有使下层漏极电极6的一部分露出的开口部7b，在该开口部7b内上层漏极电极12与下层漏极电极6接触。另一方面，下层源极电极5和上层源极电极11不相互电连接。因此，基板1上的构成要素作为使漏极电极共用化(漏极电极彼此电连接)的2个氧化物半导体tft(第1氧化物半导体tft20b1和第2氧化物半导体tft20b2)发挥功能。

在本实施方式的半导体装置100c和100d中，也根据施加到上层栅极电极8的电位和施加到下层栅极电极2的电位，规定与实施方式2的半导体装置100b同样的4个动作模式(参照表3)。因此，在本实施方式的半导体装置100c和100d中，也能使第1氧化物半导体tft20b1以比较例的氧化物半导体tft920的2倍的驱动能力进行动作(表3中的动作模式[4])。另外，也能仅使第1氧化物半导体tft20b1，或使第1氧化物半导体tft20b1和第2氧化物半导体tft20b2这两者以与比较例的氧化物半导体tft920相同的驱动能力进行动作(表3中的动作模式[2]、[3])。

这样，根据本实施方式，也能提高氧化物半导体tft的驱动能力。另外，2个氧化物半导体tft(第1氧化物半导体tft20b1和第2氧化物半导体tft20b2)上下层叠，因此也能得到能减小在基板1上tft所占的面积的比例的效果。

[实施方式1～3的半导体装置的制造方法]

实施方式1～3的半导体装置100a～100d例如能按以下的方式制造。在此，以实施方式2的半导体装置100b为例进行说明。图6的(a)～(e)、图7的(a)～(c)以及图8的(a)、(b)是示出半导体装置100b的制造工序的工序截面图。

首先，如图6的(a)所示，在基板1上形成下层栅极电极2。例如能使用玻璃基板作为基板1。下层栅极电极2是通过溅射法等在基板1上形成下层栅极用导电膜(厚度：例如50nm以上且500nm以下)并使用光刻工艺将其图案化而得到的。作为下层栅极用导电膜，能适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将该多个膜层叠的层叠膜。在此，作为下层栅极用导电膜，使用按顺序形成有cu膜和ti膜的层叠膜。

接下来，如图6的(b)所示，以覆盖下层栅极电极2的方式，通过cvd法等形成下层栅极绝缘层3(厚度：例如200nm以上且500nm以下)。作为下层栅极绝缘层3，能适当使用氧化硅(siox)层、氮化硅(sinx)层、氧氮化硅(sioxny；x＞y)层、氮氧化硅(sinxoy；x＞y)层等。下层栅极绝缘层3也可以具有层叠结构。在此，形成以sinx层为下层且以siox层为上层的层叠膜作为下层栅极绝缘层3。

接下来，如图6的(c)所示，在下层栅极绝缘层3上形成氧化物半导体膜，使用光刻工艺将该氧化物半导体膜(厚度：例如10nm以上且200nm以下)图案化，从而形成下层氧化物半导体层4。氧化物半导体膜也可以具有层叠结构。

之后，如图6的(d)所示，在下层栅极绝缘层3和下层氧化物半导体层4上形成下层源极用导电膜(厚度：例如50nm以上且500nm以下)，使用光刻工艺将该下层源极用导电膜图案化，从而形成与下层氧化物半导体层4接触的下层源极电极5和下层漏极电极6。作为下层源极用导电膜，能适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将该多个膜层叠的层叠膜。在此，使用按顺序形成有cu膜和ti膜的层叠膜作为下层源极用导电膜。

接下来，如图6的(e)所示，以覆盖下层氧化物半导体层4、下层源极电极5以及下层漏极电极6的方式，例如通过cvd法形成中层栅极绝缘层7(厚度：例如200nm以上且500nm以下)。作为中层栅极绝缘层7，能适当使用氧化硅(siox)膜、氮化硅(sinx)膜、氧氮化硅(sioxny；x＞y)膜、氮氧化硅(sinxoy；x＞y)膜等。中层栅极绝缘层7也可以具有层叠结构。在此，形成以sinx层为上层且以siox层为下层的层叠膜作为中层栅极绝缘层7。

接下来，如图7的(a)所示，在中层栅极绝缘层7上形成上层栅极电极8。上层栅极电极8是通过溅射法等在基板1上形成上层栅极用导电膜(厚度：例如50nm以上且500nm以下)并使用光刻工艺将其图案化而得到的。作为上层栅极用导电膜，能适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将该多个膜层叠的层叠膜。在此，使用按顺序形成有cu膜和ti膜的层叠膜作为上层栅极用导电膜。

之后，如图7的(b)所示，以覆盖上层栅极电极8的方式，通过cvd法等形成上层栅极绝缘层9(厚度：例如200nm以上且500nm以下)。作为上层栅极绝缘层9，能适当使用氧化硅(siox)层、氮化硅(sinx)层、氧氮化硅(sioxny；x＞y)层、氮氧化硅(sinxoy；x＞y)层等。上层栅极绝缘层9也可以具有层叠结构。在此，形成以sinx层为下层且以siox层为上层的层叠膜作为上层栅极绝缘层9。

接下来，如图7的(c)所示，在上层栅极绝缘层9上形成氧化物半导体膜，使用光刻工艺将该氧化物半导体膜(厚度：例如10nm以上且200nm以下)图案化，从而形成上层氧化物半导体层9。氧化物半导体膜也可以具有层叠结构。

接下来，如图8的(a)所示，在上层栅极绝缘层9和上层氧化物半导体层10上形成上层源极用导电膜(厚度：例如50nm以上且500nm以下)，使用光刻工艺将该上层源极用导电膜图案化，从而形成与上层氧化物半导体层10接触的上层源极电极11和上层漏极电极12。作为上层源极用导电膜，能适当使用包含铝(al)、钨(w)、钼(mo)、钽(ta)、铬(cr)、钛(ti)、铜(cu)等金属或其合金或其金属氮化物的膜。另外，也可以使用将该多个膜层叠的层叠膜。在此，使用按顺序形成有cu膜和ti膜的层叠膜作为上层源极用导电膜。

之后，如图8的(b)所示，以覆盖上层氧化物半导体层10的方式，例如通过cvd法形成保护层(钝化层)13(厚度：例如100nm以上且500nm以下，优选为150nm以上且500nm以下)。作为保护层13，能使用氧化硅(siox)膜、氮化硅(sinx)膜、氧氮化硅(sioxny；x＞y)膜、氮氧化硅(sinxoy；x＞y)膜等。保护层13也可以具有层叠结构。在此，形成以sinx层为上层且以siox层为下层的层叠膜作为保护层13。

这样，能制造有源矩阵基板100b。

[关于氧化物半导体]

下层氧化物半导体层4和上层氧化物半导体层10所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大致垂直于层面取向的结晶质氧化物半导体等。

下层氧化物半导体层4和上层氧化物半导体层10各自也可以具有2层以上的层叠结构。在下层氧化物半导体层4具有层叠结构的情况下，下层氧化物半导体层4可以包含非晶质氧化物半导体层和结晶质氧化物半导体层，也可以包含晶体结构不同的多个结晶质氧化物半导体层，也可以包含多个非晶质氧化物半导体层。同样地，在上层氧化物半导体层10具有层叠结构的情况下，上层氧化物半导体层10可以包含非晶质氧化物半导体层和结晶质氧化物半导体层，也可以包含晶体结构不同的多个结晶质氧化物半导体层，也可以包含多个非晶质氧化物半导体层。

非晶质氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如已记载在特开2014-007399号公报中。为了参考，将特开2014-007399号公报公开内容全部引用到本说明书中。

下层氧化物半导体层4和上层氧化物半导体层10各自例如可以包含in、ga以zn中的至少1种金属元素。在此，下层氧化物半导体层4和上层氧化物半导体层10例如包含in-ga-zn-o系的半导体(例如氧化铟镓锌)。在此，in-ga-zn-o系的半导体是in(铟)、ga(镓)、zn(锌)的三元系氧化物，in、ga以及zn的比例(组成比)不作特别限定，例如包含in：ga：zn＝2：2：1、in：ga：zn＝1：1：1、in：ga：zn＝1：1：2等。这种氧化物半导体层能由包含in-ga-zn-o系的半导体的氧化物半导体膜形成。

in-ga-zn-o系的半导体可以是非晶质，也可以是结晶质(包含结晶质部分)。作为结晶质in-ga-zn-o系的半导体，优选c轴大致垂直于层面取向的结晶质in-ga-zn-o系的半导体。

此外，结晶质in-ga-zn-o系的半导体的晶体结构例如公开在上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中。为了参考，将特开2012-134475号公报和特开2014-209727号公报的公开内容全部引用到本说明书中。具有in-ga-zn-o系半导体层的tft具有高迁移率(与a-sitft相比超过20倍)和低漏电流(与a-sitft相比不到百分之一)，因此适合用作驱动tft(例如，在包含多个像素的显示区域的周边与显示区域设置在相同基板上的驱动电路所包含的tft)和像素tft(设置于像素的tft)。

下层氧化物半导体层4和上层氧化物半导体层10各自也可以包含其它氧化物半导体来代替in-ga-zn-o系半导体，例如可以包含in-sn-zn-o系半导体(例如in2o3-sno2-zno；insnzno)。in-sn-zn-o系半导体是in(铟)、sn(锡)以及zn(锌)的三元系氧化物。或者，下层氧化物半导体层4和上层氧化物半导体层10也可以包含in-al-zn-o系半导体、in-al-sn-zn-o系半导体、zn-o系半导体、in-zn-o系半导体、zn-ti-o系半导体、cd-ge-o系半导体、cd-pb-o系半导体、cdo(氧化镉)、mg-zn-o系半导体、in-ga-sn-o系半导体、in-ga-o系半导体、zr-in-zn-o系半导体、hf-in-zn-o系半导体、al-ga-zn-o系半导体、ga-zn-o系半导体等。

(实施方式4)

本发明的实施方式的半导体装置适合用作显示装置用的有源矩阵基板(tft基板)。图9中示出本实施方式的有源矩阵基板200。

如图9所示，有源矩阵基板200具有显示区域dr和非显示区域fr。显示区域dr包含多个像素区域p。像素区域p是与显示装置中的像素对应的区域，在本申请说明书中，有时也简称为“像素”。非显示区域(边框区域)fr位于显示区域dr的周边(即是显示区域dr以外的区域)。

在显示区域dr内配置有多个tft30。按每个像素设置有tft30。以下，也将tft30称为“像素tft”。另外，在显示区域dr内配置有多个栅极配线gl和多个源极配线sl。多个栅极配线gl在行方向上延伸。与此相对，多个源极配线sl在列方向上延伸。各像素tft30从对应的栅极配线gl被供应扫描信号(栅极信号)，从对应的源极配线sl被供应显示信号(源极信号)。另外，在各像素p中设置有电连接到像素tft30的像素电极pe。

在非显示区域fr中配置有栅极驱动器40和源极驱动器50。栅极驱动器40是驱动多个栅极配线gl的驱动电路(扫描线驱动电路)。源极驱动器50是驱动多个源极配线sl的驱动电路(信号线驱动电路)。栅极驱动器40和源极驱动器50中的至少一方也可以是单片地(一体地)形成于有源矩阵基板200的单片驱动器。单片驱动器(单片栅极驱动器或单片源极驱动器)包含多个电路用tft而构成。

例如，实施方式1的氧化物半导体tft20a能适合用作像素tft30。通过使用氧化物半导体tft20a，能不增大在像素p内像素tft30所占的面积的比例而得到大的导通电流。因此，即使在进行高速驱动(例如120hz驱动、240hz驱动)的情况下，也能对各像素p充分地充电。因此，能不降低开口率而进行高速驱动。

另外，将实施方式1～3的构成适当组合后能适合用作构成单片驱动器的多个电路用tft。从已经说明的内容可知，通过改变上层和下层的源极/漏极电极是否共用、施加到上层栅极电极和下层栅极电极各自的电位的组合，能实现各种动作模式。因此，通过适当选择实施方式1～3的构成，能减小单片驱动器的面积。因此，能实现进一步的窄边框化。

单片驱动器的至少一部分也可以配置在显示区域dr内。通过采用这种构成，能进一步减小非显示区域fr(实现进一步的窄边框化)。将单片驱动器的至少一部分配置在显示区域dr内的构成例如已公开在国际公开第2014/069529号中。为了参考，将国际公开第2014/069529号的公开内容全部引用到本申请说明书中。

图10中示出在显示区域dr内具有单片栅极驱动器的有源矩阵基板300。

在有源矩阵基板300的非显示区域fr安装有源极驱动器50和fpc基板60。另外，在非显示区域fr，能设置端子部、ssd电路、检查电路等。

虽然在此未图示，但是在显示区域dr中以跨越多个像素p的方式形成有栅极驱动器(单片栅极驱动器)。各栅极配线gl连接到栅极驱动器的各端子。各源极配线sl连接到源极驱动器50的各端子。

图11是用于说明有源矩阵基板300中的栅极驱动器40m和端子部42、52的配置的图。为了简单，省略了源极配线sl。

如图11所示，栅极驱动器40m形成在排列于显示区域dr的栅极配线gl(1)～gl(n)之间。在该例子中，栅极配线gl各自连接着4个栅极驱动器40m。

在非显示区域fr安装有：源极驱动器50；以及形成有显示控制电路61和电源62的fpc基板60。另外，在非显示区域fr设置有：向栅极驱动器40m供应各种信号的端子部(第1端子部)42；以及将源极驱动器50和源极配线sl相互连接的端子部(第2端子部)52。源极驱动器50根据从显示控制电路61输入的控制信号，将数据信号输出到各源极配线sl。

端子部42连接到显示控制电路61和电源62。端子部42接收从控制电路61和电源62输出的控制信号(cka、ckb)、电源电压信号等。输入到端子部42的控制信号(cka、ckb)和电源电压信号等信号经由驱动电路配线l供应到各栅极驱动器40m。栅极驱动器40m根据被供应的信号，对所连接的栅极配线gl输出示出选择状态和非选择状态中的一种状态的电压信号，并且将该电压信号输出到下一级的栅极配线gl。在以下的说明中，有时将与选择状态和非选择状态各自对应的电压信号称为扫描信号。另外，将栅极配线gl被选择的状态称为驱动栅极配线gl。

在图11所示的例子中，在显示区域dr内，栅极配线gl各自连接着多个栅极驱动器40m。连接到同一栅极配线gl的栅极驱动器40m是同步的，根据从这些栅极驱动器40m输出的扫描信号驱动栅极配线gl。

图12的(a)是示出栅极驱动器40m的等效电路的一例的图。栅极驱动器40m具有：tft-a，其用于对作为栅极驱动器40m的内部节点的neta进行预充电；tft-b，其用于对内部节点neta的电荷进行放电；tft-c，其是用于对栅极配线gl供应信号的输出晶体管；tft-d，其用于保持栅极配线gl的电位；以及电容cbst，其形成在内部节点neta和栅极配线gl之间。栅极驱动器40m连接着时钟信号(cka、ckb)的输入端子、用于供应电源(vss)的电源配线等。

图12的(b)中示出将图12的(a)所示的等效电路配置在像素内的例子。在图12的(b)中，省略了像素tft和像素电路。

栅极驱动器40m跨越多个像素地配置。构成栅极驱动器40m的多个tft和电容cbst分别配置在不同的像素中。各tft和电容cbst由跨越像素延伸的驱动电路配线相互连接。

图13是示出用于驱动栅极驱动器40m的信号波形的图。首先，在期间t1中，作为前一级的第n-1行的栅极信号s被输入到第n行的栅极驱动器的tft-a，内部节点neta被预充电。此时，tft-c和tft-d成为导通状态，但是cka是低电位(vss)，因此低电位(vss)被充电到栅极配线gl(n)。

接下来，在期间t2中，cka切换为高电位(vdd)，ckb切换为低电位(vss)。此时，tft-c是导通状态，tft-d是截止状态，因此cka的高电位(vdd)被充电到栅极配线gl(n)。栅极配线gl(n)被充电并且内部节点(neta)通过电容cbst被上推到更高的电位。由此，能对tft-c的栅极电极施加用于将栅极配线充电到高电位(vdd)的足够高的电压。另外，在该期间，栅极配线gl(n)的信号被输入到作为下一级的第(n+1)行的栅极驱动器，其内部节点被预充电。

接下来，在期间t3中，cka切换为低电位(vss)，ckb切换为高电位(vdd)。由此，栅极配线gl(n)经由tft-d被放电到低电位(vss)。另外，此时，下一级的第(n+1)行的栅极配线被充电到高电位(vdd)，因此tft-b成为导通状态，将内部节点(neta)放电到vss电位，从而完成第n行的栅极配线gl(n)的动作。以后，根据ckb的动作而vss电位经由tft-d输入到栅极配线gl(n)，维持低状态(low状态)，直到在下一帧再次进行操作为止。

图14是示出栅极驱动器40m的等效电路的另一例的图。图14所示的栅极驱动器40m配置在第(n-1)行的栅极配线gl(n-1)与第(n-2)行的栅极配线gl(n-2)之间，驱动第(n-1)行的栅极配线gl(n-1)。栅极驱动器40m具有：作为电路用tft的tft-a～tft-j；电容cbst；被供应时钟信号等信号的多个端子t1～t10；以及被输入低电平的电源电压信号的端子群。

端子t1和t2经由前一级的栅极配线gl(n-2)接收置位信号(s)。此外，与最初的级(第1行)的栅极配线gl(1)连接的端子t1和t2接收从显示控制电路61输出的栅极起始脉冲信号(s)。端子t3～t5接收从显示控制电路61输出的复位信号(clr)。端子t6和t7接收输入的时钟信号(cka)。端子t8和t9接收输入的时钟信号(ckb)。端子t10将输出信号(out)输出到栅极配线gl(n-1)。

时钟信号(cka)和时钟信号(ckb)是按每一水平扫描期间而相位反转的2相的时钟信号。图14中例示了驱动第(n-1)行的栅极配线gl(n-1)的栅极驱动器40m，但是在驱动第n行的栅极配线gl(n)的后一级的栅极驱动器40m中，端子t6和t7接收时钟信号(ckb)，端子t8和t9接收时钟信号(cka)。即，各栅极驱动器40m的端子t6和t7接收与相邻的行的栅极驱动器40m的端子t6和t7接收的时钟信号相位相反的时钟信号，各栅极驱动器40m的端子t8和t9接收与相邻的行的栅极驱动器40m的端子t8和t9接收的时钟信号相位相反的时钟信号。

在图14中，将tft-b的源极端子、tft-a的漏极端子、tft-c的源极端子、电容器cbst的一个电极以及tft-f的栅极端子所连接的配线称为neta。另外，将tft-c的栅极端子、tft-g的源极端子、tft-h的漏极端子、tft-i的源极端子以及tft-j的源极端子所连接的配线称为netb。

tft-a是将2个tft(a1、a2)串联连接而构成的。tft-a的各栅极端子连接到端子t3，a1的漏极端子连接到neta，a2的源极端子连接到电源电压端子vss。

tft-b是将2个tft(b1、b2)串联连接而构成的。tft-b的各栅极端子和b1的漏极端子连接到端子t1(连接成二极管)，b2的源极端子连接到neta。

tft-c是将2个tft(c1、c2)串联连接而构成的。tft-c的各栅极端子连接到netb，c1的漏极端子与neta连接，c2的源极端子连接到电源电压端子vss。

电容器cbst的一个电极连接到neta，另一个电极连接到端子t10。

tft-d的栅极端子连接到端子t8。tft-d的漏极端子和源极端子分别连接到端子t10和电源电压端子vss。

tft-e的栅极端子连接到端子t4。tft-e的漏极端子和源极端子分别连接到端子t10和电源电压端子vss。

tft-f的栅极端子连接到neta。tft-f的漏极端子和源极端子分别连接到端子t6和端子t10。

tft-g是将2个tft(g1、g2)串联连接而构成的。tft-g的各栅极端子和g1的漏极端子连接到端子119(连接成二极管)，g2的源极端子连接到netb。

tft-h的栅极端子连接到端子117。tft-h的漏极端子和源极端子分别连接到netb和电源电压端子vss。

tft-i的栅极端子连接到端子115。tft-i的漏极端子和源极端子分别连接到netb和电源电压端子vss。

tft-j的栅极端子连接到端子112。tft-j的漏极端子和源极端子分别连接到netb和电源电压端子vss。

此外，在图14中，示出了tft-a、b、c、g是将2个tft串联连接而构成的例子，但是它们也可以包括1个tft。

构成图12和图14所示的栅极驱动器40m的多个tft能使用实施方式1～3的半导体装置100a～100d的构成。例如，作为用于对栅极配线gl供应信号的输出晶体管(图12所示的例子中的tft-c、图14所示的例子中的tft-f)，能适合使用实施方式1的半导体装置100a的氧化物半导体tft20a。

输出晶体管被要求高的驱动能力。因此，以往，在tft的驱动能力低的情况下，使用多个tft作为输出晶体管，为了确保像素开口率而需要将它们分散在多个部位(多个像素)来配置。与此相对，根据本发明的实施方式，能确保像素开口率并且以更高密度形成栅极驱动器40m。例如，实施方式1的氧化物半导体tft20a能得到比较例的氧化物半导体tft920的3倍的导通电流，因此能以1个部位的配置实现以往需要分散为3个部位的配置的功能。因此，能进一步减小栅极驱动器40m的电路面积(电路宽度)。其结果是，显示区域dr的形状的自由度变高，例如也能适合应用于曲线状等任意的形状的显示器。

(实施方式5)

参照图15说明本实施方式的有源矩阵基板400。图15是示意性地示出有源矩阵基板400的截面图。在此例示的有源矩阵基板400用于ffs(fringefieldswitching：边缘场开关)模式的液晶显示装置。ffs模式是在其中一个基板设置一对电极并且在与基板面平行的方向(横方向)上对液晶分子施加电场的横电场方式的显示模式。

如图15所示，有源矩阵基板400具备配置在显示区域dr内的氧化物半导体tft20a′、20b1以及20b2。另外，有源矩阵基板400具备配置在非显示区域fr内并包含结晶质硅半导体层15作为活性层的结晶质硅tft20c。

氧化物半导体tft20a′作为像素tft发挥功能。氧化物半导体tft20a′的下层漏极电极6和上层漏极电极12′电连接到像素电极pe。像素电极pe设置在中层栅极电极7上。以覆盖像素电极pe的方式形成有电介质层14，在电介质层14上设置有共用电极ce。共用电极ce由透明的导电材料(例如ito)形成，隔着电介质层14与像素电极pe相对。虽然在此未图示，但是共用电极ce具有至少1个狭缝(开口部)。

在氧化物半导体tft20a′中，上层漏极电极12′不是由上层源极用导电膜形成的，这一点与实施方式1的氧化物半导体tft20a′不同。上层漏极电极12′和像素电极pe是通过将用于形成上层氧化物半导体层10的氧化物半导体膜的一部分低电阻化而形成的。作为用于将氧化物半导体膜的一部分低电阻化的处理(低电阻化处理)，例如能使用等离子体处理、p型杂质或n型杂质的掺杂等。或者，也可以是以与氧化物半导体膜的一部分接触的方式形成具有将氧化物半导体还原的性质的还原绝缘层。上述的低电阻化的方法例如已公开在国际公开第2013/115050号、国际公开第2013/115051号以及国际公开第2013/115052号中。为了参考，将国际公开第2013/115050号、国际公开第2013/115051号以及国际公开第2013/115052号的公开内容全部引用到本说明书中。

氧化物半导体tft20b1和20b2作为构成配置在显示区域dr内的单片栅极驱动器的电路用tft发挥功能。在图15中，例示了具有与实施方式2的半导体装置100b所具备的氧化物半导体tft20b1和20b2同样的构成的氧化物半导体tft20b1和20b2，但是单片栅极驱动器也可以包含与实施方式3的半导体装置100c和100d所具备的氧化物半导体tft20b1和20b2同样的构成的电路用tft，也可以包含与实施方式1的半导体装置100a所具备的氧化物半导体tft20a同样的构成的电路用tft。

结晶质硅tft20c作为构成源极切换(sourceshareddriving：ssd)电路的电路用tft发挥功能。ssd电路是从来自源极驱动器的各端子的1条视频信号线向多条源极配线分配视频数据的电路。

结晶质硅tft20c包含结晶质硅半导体层15、栅极绝缘层16、栅极电极17、源极电极18以及漏极电极19。

结晶质硅半导体层15设置在基板1上。以覆盖结晶质硅半导体层15的方式形成有栅极绝缘层16。在此，形成在显示区域dr的下层栅极绝缘层3延伸到非显示区域fr，作为栅极绝缘层16发挥功能。

在栅极绝缘层16上设置有栅极电极17。栅极电极17以隔着栅极绝缘层16与结晶质硅半导体层15相对的方式配置。在此，栅极电极17与显示区域dr的上层栅极电极8由相同导电膜(即上层栅极用导电膜)形成。栅极电极17由上层栅极绝缘层9覆盖。

源极电极18和漏极电极19形成在上层栅极绝缘层9上，并电连接到结晶质硅半导体层15。在此，在栅极绝缘层16和上层栅极绝缘层9，形成有使结晶质硅半导体层15的一部分(后述的源极区域15s)露出的开口部16a和9a，在这些开口部16a和9a内源极电极18与结晶质硅半导体层15接触。另外，在栅极绝缘层16和上层栅极绝缘层9，形成有使结晶质硅半导体层15的另一部分(后述的漏极区域15d)露出的开口部16b和9b，在这些开口部16b和9b内漏极电极19与结晶质硅半导体层15接触。

源极电极18及漏极电极19与显示区域dr的上层源极电极11及上层漏极电极12由相同导电膜(即上层源极用导电膜)形成。源极电极18和漏极电极19由保护层(钝化层)13覆盖。

结晶质硅半导体层(例如多晶硅半导体层)15具有：形成沟道的区域(活性区域)15c；以及位于活性区域的两侧的源极区域15s和漏极区域15d。在该例子中，结晶质硅半导体层15中的隔着栅极绝缘层16与栅极电极17重叠的部分成为活性区域15c。

结晶质硅半导体层15例如能通过在形成非晶质硅(a-si)膜后使a-si膜结晶化而形成结晶质硅膜并将得到的结晶质硅膜图案化而形成。a-si膜的形成例如能通过等离子体cvd(chemicalvapordeposition：化学气相沉积)法、溅射法等公知的方法进行。a-si膜的结晶化例如也可以通过对a-si膜照射准分子激光而进行。通过将杂质注入到所形成的结晶质硅半导体层15的一部分，能形成源极区域15s和漏极区域15d。结晶质硅半导体层15中的未注入杂质的区域成为活性区域(沟道区域)15c。

在本实施方式中，氧化物半导体tft20a′和20b1的下层栅极电极2′与结晶质硅tft20c的结晶质硅半导体层15由相同结晶质硅膜形成。下层栅极电极2′例如是将杂质注入到结晶质硅膜而得到的n+型的结晶质硅层。

在具有上述的构成的有源矩阵基板400中，由于使用氧化物半导体tft20a′作为像素tft，因此能不增大在像素内像素tft所占的面积的比例而得到大的导通电流。因此，即使在进行高速驱动(例如120hz驱动、240hz驱动)的情况下，也能对各像素充分地充电。因此，能不降低开口率而进行高速驱动。

另外，关于构成单片栅极驱动器的多个电路用tft，通过改变上层和下层的源极/漏极电极是否共用、施加到上层栅极电极和下层栅极电极各自的电位的组合，能实现各种动作模式，因此通过适当选择它们，能进一步减小形成在显示区域dr内的单片栅极驱动器的电路面积(电路宽度)。其结果是，显示区域dr的形状的自由度变高，例如也能适合应用于曲线状等任意的形状的显示器。

另外，在本实施方式中，氧化物半导体tft20a′和20b1的下层栅极电极2′与结晶质硅tft20c的结晶质硅半导体层15由相同结晶质硅膜形成。通过采用这种结构，在同一基板1上一体地形成多种tft(多晶硅tft和氧化物半导体tft)时，能抑制制造工序数、制造成本的增加。

而且，在本实施方式中，像素电极pe是通过将氧化物半导体膜的一部分低电阻化而形成的。通过采用这种结构，能进一步削减制造工序数、制造成本。

(显示装置)

本发明的实施方式的有源矩阵基板适合用于显示装置。显示装置能具备：本发明的实施方式的有源矩阵基板；相对基板，其以与有源矩阵基板相对的方式配置；以及显示介质层，其设置在有源矩阵基板和相对基板之间。此外，至此，以通过ffs模式等横电场模式进行显示的液晶显示装置的有源矩阵基板为例进行了说明，但是也能应用于通过在液晶层的厚度方向上施加电压的纵电场模式(例如，tn模式、垂直取向模式)进行显示的液晶显示装置的有源矩阵基板。另外，本发明的实施方式的有源矩阵基板也适合用于液晶显示装置以外的显示装置(具备液晶层以外的显示介质层的显示装置)。例如，本发明的实施方式的有源矩阵基板也用于电泳显示装置、有机el(electroluminescence：电致发光)显示装置等。

工业上的可利用性

根据本发明的实施方式，能提高半导体装置所使用的氧化物半导体tft的驱动能力。本发明的实施方式的半导体装置例如适合用作显示装置用的有源矩阵基板。

附图标记说明

1基板

2、2′第1栅极电极(下层栅极电极)

3第1栅极绝缘层(下层栅极绝缘层)

4第1氧化物半导体层(下层氧化物半导体层)

5第1源极电极(下层源极电极)

6第1漏极电极(下层漏极电极)

7第2栅极绝缘层(中层栅极绝缘层)

8第2栅极电极(上层栅极电极)

9第3栅极绝缘层(上层栅极绝缘层)

10第2氧化物半导体层(上层氧化物半导体层)

11第2源极电极(上层源极电极)

12、12′第2漏极电极(上层漏极电极)

13保护层(钝化层)

14电介质层

15结晶质硅半导体层

16栅极绝缘层

17栅极电极

18源极电极

19漏极电极

20a、20a′、20b1、20b2氧化物半导体tft

20c结晶质硅tft

30tft(像素tft)

40、40m栅极驱动器

50源极驱动器

60fpc基板

100a、100b、100c、100d半导体装置

200有源矩阵基板

dr显示区域

fr非显示区域

p像素区域(像素)

gl栅极配线

sl源极配线

pe像素电极

ce共用电极。