本发明属于电子信息技术领域，特别是涉及一种约瑟夫森结结构、存储单元、存储单元阵列及制备方法。
背景技术：
随着摩尔定律的失效，以半导体晶体管为基本单元的传统计算机的发展面临重大问题，随着集成度的提高，量子效应和热效应成为不可忽略的因素。大数据的兴起需要更高性能的服务器做后台支撑，在谷歌上每检索一次消耗的能量可以维持100瓦的灯泡工作一小时，这个能量除了服务器CPU运行所需的能量外，大部分用来给CPU散热。谷歌的一部分服务器建在冰岛地区，因为其年平均气温仅为1.3℃，可以节约很大一部分成本。类似于这种大公司的一个服务器足以消耗一座小型核电站的发电量。为解决集成度瓶颈和能耗问题，以单磁通量子(single-flux-quantum，SFQ)为基础的超导计算机是目前构建下一代百亿亿级次超性能计算机的选择之一。
SFQ逻辑电路经过半个世纪的发展已相当成熟，其运行频率可达几十甚至上百GHz，但由于SFQ需要工作在4.2K左右的极低温环境，传统的半导体存储器无法适应此温度范围，因此，与SFQ电路兼容的存储器成为超导计算机问世的绊脚石。最初提出的基于纳米线和超导量子干涉器(SQUID)磁通俘获方案因尺寸较大难以提高集成度，基于半导体RAM和低温接口的存储方法因能耗和响应速度问题也被放弃。近几年提出的以磁性约瑟夫森结(Superconductor/Ferromagnetor/Superconductor，SFS)为基本单元的存储方法备受关注。因与SFQ逻辑电路的基本单元(Superconductor/Insulator/Superconductor，SIS)结构相同，SFS结在其基础上集成更加方便。但磁性材料会抑制超导材料的能隙，因此F层材料的存在将导致SFS结的运行速度与SFQ有几个数量级的差别。
目前，由于超导Nb材料工艺非常成熟，且SFQ采用的为Nb/Al(AlOx)/Nb结构，目前主流的SFS结都采用的超导Nb材料。但正如前面所说，存储器的速度是目前亟待解决的问题，存储器的速度提不上来，SFQ数字电路的速度优势就无法发挥。其中，约瑟夫森结的响应频率与超导材料的能隙有着直接的关系，超导Nb膜的能隙约为1.5meV，以Nb为基础的SFS结的响应速度仍然无法满足SFQ的工作需要。
因此，如何提供一种约瑟夫森结结构以及基于其的存储单元、存储单元阵列以及制备方法，以解决上述现有技术中所存在的问题实属必要。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种约瑟夫森结结构、存储单元、存储单元阵列及制备方法，用于解决现有技术中约瑟夫森结响应频率低、工艺制备难以及存储器运行速度慢等问题。
为实现上述目的及其他相关目的，本发明提供一种约瑟夫森结结构的制备方法，包括如下步骤：
1)提供一半导体衬底，并于所述半导体衬底上依次形成底层NbN材料层、中间铁磁材料层以及顶层NbN材料层；
2)刻蚀去除部分所述顶层NbN材料层、部分所述中间铁磁材料层以及部分所述底层NbN材料层，以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结；
3)于步骤2)所得到结构的表面形成一绝缘层，并于所述绝缘层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述顶层NbN层；以及
4)于步骤3)所得到结构的表面形成一超导材料层，并刻蚀所述超导材料层以形成配线层，且所述配线层至少与所述顶层NbN层电连接。
作为本发明的一种优选方案，步骤1)中，所述半导体衬底包括(100)面的单晶MgO衬底。
作为本发明的一种优选方案，步骤1)中的所述底层NbN材料层的材料、所述顶层NbN材料层的材料均包括单晶NbN。
作为本发明的一种优选方案，所述单晶NbN均采用在氮气和氩气构成的混合气体的气氛下，利用铌靶材进行溅射的工艺制备得到。
作为本发明的一种优选方案，所述混合气体中氩气和氮气的比例包括(9～11)：(2～4)；溅射气压介于1～3mTorr之间；溅射电流介于1.0～1.4A之间；靶基距介于60～70mm之间。
作为本发明的一种优选方案，步骤1)中，所述中间铁磁材料层的材料包括NiCu，通过溅射工艺形成所述NiCu，其中，所述溅射工艺中，靶基距介于8～12cm之间；溅射电流介于80～120mA之间；溅射气压介于0.5～1.5mTorr之间；氩气流量介于15～25sccm之间。
作为本发明的一种优选方案，步骤1)中，所述底层NbN材料层的厚度介于100～300nm之间；所述中间铁磁材料层的厚度介于2～10nm之间；所述顶层NbN材料层的厚度介于100～300nm之间。
作为本发明的一种优选方案，步骤1)中，采用原位溅射工艺形成所述底层NbN材料层、所述中间铁磁材料层以及所述顶层NbN材料层；步骤2)中，基于第一光刻胶图形层，采用反应离子束刻蚀工艺刻蚀所述顶层NbN材料层，采用离子束刻蚀工艺刻蚀所述中间铁磁材料层；基于第二光刻胶图形层，采用反应离子束刻蚀工艺刻蚀所述底层NbN材料层。
作为本发明的一种优选方案，步骤2)中，所述底层NbN层包括相连接的第一底电极引出端和第二底电极引出端，以及与所述第一底电极引出端和第二底电极引出端均相连接的功能区，其中，所述中间铁磁层至少位于所述功能区的表面，所述顶层NbN层位于所述功能区对应的所述中间铁磁层的表面。
作为本发明的一种优选方案，步骤3)中，还包括于所述绝缘层上形成若干个第二开口的步骤，不同的所述第二开口分别暴露出所述第一底电极引出端以及所述第二底电极引出端。
作为本发明的一种优选方案，步骤4)中，所述配线层包括：若干个底电极配线区，分别电连接于显露的所述第一底电极引出端以及所述第二底电极引出端上；结区配线区，电连接于显露的所述顶层NbN层上；以及若干个与所述结区配线区电连接的顶电极配线区。
本发明还提供一种存储单元的制备方法，包括步骤：采用如上述任意一项方案所述的约瑟夫森结结构的制备方法制备约瑟夫森结结构；连接一字节写入线至所述底层NbN层，连接一位写入线至所述顶层NbN层；连接偏置电流线至所述底层NbN层及所述顶层NbN上，以为所述约瑟夫森结提供偏置电流；连接一电压比较器至所述底层NbN层及所述顶层NbN上，并将所述电压比较器的信号输出至位读取线以及字读取线上。
本发明还提供一种存储单元阵列的制备方法，包括形成多个配置成单元行以及单元列的存储单元的步骤，其中，所述存储单元采用如上述任意一项方案所述的存储单元的制备方法制备得到；以及配置一寻址缓存器，以进行信息的堆栈写入及读出。
本发明还提供一种约瑟夫森结结构，包括：
半导体衬底；
约瑟夫森结，位于所述半导体衬底的表面，所述约瑟夫森结包括依次叠置的底层NbN层、中间铁磁层以及顶层NbN层，其中，所述底层NbN层位于所述半导体衬底的表面；
绝缘层，连续覆盖于所述约瑟夫森结及其周围的所述半导体衬底上，且所述绝缘层上形成有暴露所述顶层NbN层的第一开口；以及
配线层，形成于所述绝缘层上，且所述配线层至少经由所述第一开口与所述约瑟夫森结的顶层NbN层相电连接。
作为本发明的一种优选方案，所述半导体衬底包括(100)面的单晶MgO衬底；所述底层NbN层的材料、所述顶层NbN层的材料均包括单晶NbN。
作为本发明的一种优选方案，所述底层NbN层包括相连接的第一底电极引出端和第二底电极引出端，以及与所述第一底电极引出端和第二底电极引出端均相连接的功能区，其中，所述中间铁磁层至少位于所述功能区表面，所述顶层NbN层位于所述功能区对应的所述中间铁磁层的表面；所述绝缘层上还形成有若干个第二开口，不同的所述第二开口分别暴露出所述第一底电极引出端以及所述第二底电极引出端；所述配线层包括：若干个底电极配线区，分别电连接于显露的所述第一底电极引出端以及所述第二底电极引出端上；结区配线区，电连接于显露的所述顶层NbN层上；以及若干个与所述结区配线区电连接的顶电极配线区。
本发明还提供一种存储单元，包括如上述任意一项方案所述的约瑟夫森结结构，其中，一字节写入线连接至所述约瑟夫森结结构的底层NbN层，一位写入线至连接所述顶层NbN层；一偏置电流线连接至所述底层NbN层及所述顶层NbN上，以为所述约瑟夫森结提供偏置电流；一电压比较器连接至所述底层NbN层及所述顶层NbN上，且所述电压比较器的信号输出至位读取线以及字读取线上。
本发明还提供一种存储单元阵列，所述存储单元阵列具有多个配置成单元行以及单元列的存储单元，其中，所述存储单元包括如上述任意一项方案所述的存储单元，且所述存储单元阵列还配置有一寻址缓存器，以进行信息的堆栈写入及读出。
如上所述，本发明约瑟夫森结结构以及基于其的存储单元、存储单元阵列及各自的制备方法，具有以下有益效果：
本发明提供一种约瑟夫森结结构，该约瑟夫森结基于NbN材料，特别是单晶NbN材料及其能隙等特性，从而可以提高约瑟夫森结的响应频率，提高了基于该约瑟夫森结的存储器的速度，从而保证了与其匹配的SQF数字电路的速度优势得以发挥；本发明通过设置合适的溅射气压、靶基距、混合气体比、溅射电流等，解决了单晶难以制备的技术问题，克服了技术偏见；同时，通过约瑟夫森结结构的设计以及中间铁磁层工艺的优化，解决了薄膜厚度难以控制的技术问题，得到了良好质量的约瑟夫森结结构。
附图说明
图1显示为本发明约瑟夫森结结构的制备工艺流程图。
图2显示为本发明约瑟夫森结结构制备中提供半导体衬底的结构示意图。
图3显示为本发明约瑟夫森结结构制备中形成底层NbN材料层、中间铁磁材料层以及顶层NbN材料层的结构示意图。
图4显示为本发明约瑟夫森结结构制备中刻蚀顶层NbN材料层及中间铁磁材料层后的结构的俯视图。
图5显示图4结构沿A-B方向的截面示意图。
图6显示为本发明约瑟夫森结结构制备中刻蚀底层NbN材料层后的结构的俯视图。
图7显示图6结构沿A-B方向的截面示意图。
图8显示为本发明约瑟夫森结结构制备中形成绝缘层后结构的俯视图。
图9显示图8结构沿A-B方向的截面示意图。
图10显示为本发明约瑟夫森结结构制备中形成配线层后结构的俯视图。
图11显示图10结构沿A-B方向的截面示意图。
图12显示为本发明的单个SFS约瑟夫森结的光镜照片。
图13显示为本发明的SFS约瑟夫森结的I-V曲线。
图14显示为本发明的SFS约瑟夫森结Fraunhofer图。
图15显示为本发明的SFS约瑟夫森结构成的存储单元高低电位开关时序图。
图16显示为本发明的SFS约瑟夫森结构成的存储单元结构示意图。
图17显示为本发明的SFS约瑟夫森结构成的低温存储器阵列示意图。
元件标号说明
100 半导体衬底
101 底层NbN材料层
102 中间铁磁材料层
103 顶层NbN材料层
104 顶层过渡层
106 底层NbN层
1061 第一底电极引出端
1062 第二底电极引出端
107 顶层NbN层
108 中间铁磁层
109 绝缘层
1091 第一开口
1092、1093 第二开口
110 超导材料层
111 配线层
1111、1112 底电极配线区
1113 结区配线区
1114、1115 顶电极配线区
S1～S4 步骤1)～步骤4)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图17。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一：
本发明提供一种约瑟夫森结结构的制备方法，包括如下步骤：
1)提供一半导体衬底，并于所述半导体衬底上依次形成底层NbN材料层、中间铁磁材料层以及顶层NbN材料层；
2)刻蚀去除部分所述顶层NbN材料层、部分所述中间铁磁材料层以及部分所述底层NbN材料层，以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结；
3)于步骤2)所得到结构的表面形成一绝缘层，并于所述绝缘层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述顶层NbN层；以及
4)于步骤3)所得到结构的表面形成一超导材料层，并刻蚀所述超导材料层以形成配线层，且所述配线层至少与所述顶层NbN层电连接。
下面将结合附图具体说明本发明的约瑟夫森结结构的制备。
首先，如图1中的S1及图2～3所示，进行步骤1)，提供一半导体衬底100，并于所述半导体衬底100上依次形成底层NbN材料层101、中间铁磁材料层102以及顶层NbN材料层103。
作为示例，步骤1)中，所述半导体衬底包括(100)面的单晶MgO衬底。
具体的，提供一半导体衬底100，以供后续在所述半导体衬底上制备得到约瑟夫森结，其中，所述半导体衬底的材料可以选择为本领域熟知的可以实现本申请功能的材料。优选地，本示例中，所述半导体衬底100选择(100)晶向的单晶MgO，这是由于，MgO的晶格常数为0.42nm，后续形成约瑟夫森结需要的NbN的晶格常数为0.44nm，从而可以保证二者具有良好的匹配特性，使得在MgO上外延出的(100)取向的NbN的性能得以提高。
作为示例，步骤1)中的所述底层NbN材料层101的材料、所述顶层NbN材料层103的材料均包括单晶NbN。
具体的，在本步骤中形成的三层材料层，即底层NbN材料层101、中间铁磁材料层102以及顶层NbN材料层103，它们在后续的工艺中最终制备得到约瑟夫森结，其中，本申请采用了NbN材料作为约瑟夫森结的顶层以及底层，优选地，选择为单晶NbN。
需要说明的是，本申请中创造性的采用了NbN作为约瑟夫森结的材料，特别是单晶NbN的选择，也即创造性地采用NbN超导薄膜制备低温存储器，极大的提高了存储器的性能，特别是，现有的Nb基SFS等约瑟夫森结无法匹配超导数字电路SFQ的速度，为提升SFS结的响应频率，本申请选择了能隙电压较高的NbN材料，因为，响应时间t＝Φ0/(2πVc)和特征电压Vc＝Ic×Rn有关，而特征电压和超导材料的能隙成正比，正如文章V.V.Ryazanov,“Magnetic Josephson Junction Technology for Digital and Memory Application”中所述，传统的Nb基SFS结的Vc～10-9V左右，其速度限制了其在超导电路中的应用，而本申请的NbN基SFS结的Vc～10-5V左右，虽然速度目前还无法与SFQ中的SIS结一致，但可以加入一层绝缘层I形成SIFS结，此时，Vc可大幅度提高，V.V.Ryazanov制备的Nb基SIFS结的特征电压比SFS结提升了5个数量级左右。
因此，本申请中NbN材料的使用，基于其较高能隙以及较小的约瑟夫森结尺寸，使得基于其的约瑟夫森结的响应频率得到极大的提高，也就使得基于该约瑟夫森结的存储器的速度得到了极大地提高，从而使得在工艺更简单的基础上更接近SFQ数字电路的速度。
作为示例，所述单晶NbN均采用在氮气和氩气构成的混合气体的气氛下，利用铌靶材进行溅射的工艺制备得到。
作为示例，所述混合气体中氩气和氮气的比例包括(9～11)：(2～4)；溅射气压介于1～3mTorr之间；溅射电流介于1.0～1.4A之间；靶基距介于60～70mm之间。
具体的，NbN材料层在现有的工艺中难以制备得到，特别是单晶的超导NbN薄膜比较难制备，这是因为，在磁控溅射NbN薄膜时，腔体内N2和Ar的配比以及溅射时的电流都会影响NbN薄膜的质量，单晶的NbN薄膜的超导相干长度约为7nm左右，超导转变温度为15.6K，能隙约为3meV，而多晶的NbN相干长度可能仅为2～3nm左右，超导转变温度和能隙也会明显下降。在制备约瑟夫森结时，本示例中优选使用单晶NbN薄膜，现有工艺中，其制备的难度致使大家都转向比较成熟的超导Nb工艺，Nb超导薄膜的超导转变温度为9.2K左右，超导相干长度可达30nm，能隙电压为1.5meV，超导Nb工艺发展时间长，工艺十分成熟。
其中，国际上通用的是Nb材料，磁控溅射长膜过程中需调控溅射电流，溅射气压以及靶基距，而且并非单晶结构，各参数稍加调整即可。而NbN薄膜除此之外，要通入N2，本示例中，N2和Ar的气体混合比优选采用的是3:10的比例，但单纯的调节气体混合比还不够，还需要统筹溅射电流，因为NbN在溅射过程中，Nb靶和N2反应生成NbN，随溅射电流增大，N2电离增加，溅射电压会有一个先增大后减小的过程，这一转变区称为负阻区，需要优化实验确认具体的溅射电流和溅射气压和气体混合比等多方面因素才能得到高质量的NbN单晶薄膜，本申请的方案解决了单晶NbN难以制备的技术问题，其中，作为一示例，所述混合气体中氮气和氩气的比例为3：10；溅射气压为2mTorr；溅射电流为1.2A；靶基距为65mm，并且采用室温溅射的工艺(溅射过程中通入冷却水)，从而在该工艺下可以得到性能良好的NbN材料层，即得到了性能良好的底层NbN材料层以及顶层NbN材料层。
作为示例，步骤1)中，所述中间铁磁材料层102的材料包括NiCu，通过溅射工艺形成所述NiCu，其中，所述溅射工艺中，靶基距介于8～12cm之间；溅射电流介于80～120mA之间；溅射气压介于0.5～1.5mTorr之间；氩气流量介于15～25sccm之间。
具体的，现有工艺中薄膜控制，特别是控制在几个纳米范围之内是比较困难的，而本发明采用上述工艺制备所述中间铁磁材料层102，从而可以有效控制该层材料层的厚度，优选地，NiCu的溅射参数为：靶基距10cm；溅射电流100mA，溅射气压1mTorr，气体流量20sccm，气体为Ar。另外，在NiCu上再次生长第二层单晶NbN也是有难度的，因为NbN的晶格常数为0.44nm左右，而NiCu的晶格常数为0.35nm左右，两者存在较大的失配度，因此顶层的NbN薄膜很难外延，从而无法保证很好的单晶性，而本发明采用合理的结构设置及上述制备工艺解决了上述问题，在NiCu上制备了性能良好的顶层NbN材料层。当然，所述中间铁磁材料层102的材料还可以是包括但不限于PdNi、NiFe或PdFe等的材料层。
作为示例，所述底层NbN材料层101的厚度介于100～300nm之间；所述中间铁磁材料层102的厚度介于2～10nm之间；所述顶层NbN材料层103的厚度介于100～300nm之间。
狭义的超导约瑟夫森结其实就是两块超导体中间夹一层绝缘体，利用量子隧穿效应，电流可以穿过中间势垒层，势垒层的厚度理论上不超过超导材料的相干长度，其中，在制备约瑟夫森结时，NbN的相干长度明显小于Nb，在本申请的方案中，以NiCu为例，其厚度控制在10nm以内，在现有的技术下，薄膜厚度控制在几个纳米范围内还是比较难的，而Nb工艺中中间层的厚度可达几十个纳米，工艺难度明显降低，本申请的中间铁磁层的上述制备方案解决了厚度难以控制的问题，另一方面，选择单晶NbN的原因还在于，单晶NbN超导相干长度比多晶NbN长，单晶的为7nm左右，多晶的可能只有3nm左右，这样中间层NiCu的厚度可以相对好控制一些，调控范围也大一些。
优选地，势垒层(如所述中间铁磁材料层)的厚度不超过超导材料(如所述顶层NbN材料层以及所述底层NbN材料层)的相干长度的，从而进一步更有效地保证超流不会衰减或者被抑制。
优选地，所述底层NbN材料层101的厚度为200nm；所述中间铁磁材料层102的厚度为5nm；所述顶层NbN材料层103的厚度为200nm。
作为示例，步骤1)中，采用原位溅射工艺形成所述底层NbN材料层101、所述中间铁磁材料层102以及所述顶层NbN材料层103。
具体的，本示例中，选择原位溅射工艺，是由于，约瑟夫森器件本身就是一种界面器件，界面的平整性等性能严重影响器件最终的性能，本发明的原位溅射工艺可以避免污染上述多层膜(所述底层NbN材料层101、所述中间铁磁材料层102以及所述顶层NbN材料层103)界面，提高了约瑟夫森结的性能。
接着，如图1中的S2及图4～7所示，进行步骤2)，刻蚀去除部分所述顶层NbN材料层、部分所述中间铁磁材料层以及部分所述底层NbN材料层，以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结。
具体的，经过该步骤的工艺，最终将上述三层材料层刻蚀形成约瑟夫森结，作为示例，步骤2)中，基于第一光刻胶图形层，采用反应离子束刻蚀工艺刻蚀所述顶层NbN材料层103，采用离子束刻蚀工艺刻蚀所述中间铁磁材料层102；基于第二光刻胶图形层，采用反应离子束刻蚀工艺刻蚀所述底层NbN材料层101。
也就是说，本示例中采用分步刻蚀的工艺制备得到约瑟夫森结，首先，在步骤1)的结构的表面上通过匀胶机涂胶，并利用光刻技术转移第一层图形，得到所述第一光刻胶图形层(图中未示出)，以所述第一光刻胶图形层为掩膜，刻蚀所述顶层NbN材料层103，形成顶层过渡层104，优选，采用反应离子刻蚀(RIE)工艺，再继续刻蚀所述中间铁磁材料层102，形成中间铁磁层108，优选采用离子束刻蚀(IBE)工艺，如图4和图5所示；接着，再在上述得到的结构的基础上，通过匀胶机涂胶，并利用光刻技术转移第二层图形，得到所述第二光刻胶图形层(图中未示出)，以所述第二光刻胶图形层为掩膜，刻蚀所述底层NbN材料层101，形成底层NbN层106，优选，采用反应离子刻蚀(RIE)工艺进行刻蚀，定义出底电极以及约瑟夫森结的结区大小，同时，还包括对顶层过渡层104进行多余材料处理的步骤，得到约瑟夫森结的顶层NbN层107，如图6和图7所示。
作为示例，步骤2)中，所述底层NbN层106包括：相连接的第一底电极引出端1061和第二底电极引出端1062，以及与所述第一底电极引出端1061和第二底电极引出端1062均相连接的功能区(位于图6中中间铁磁层108的正下方，图中未示出)，其中，所述中间铁磁层108至少位于所述功能区1063的表面，所述顶层NbN层107位于所述功能区对应的所述中间铁磁层108的表面。
具体的，本示例给出了一种约瑟夫森结的底层NbN层的结构，包括两个底电极引出端，其中，所述中间铁磁层108同时覆盖于所述功能区以及所述第一底电极引出端和所述第二底电极引出端与所述功能区相连接的部分，如图6所示，当然，还可以依据实际需求设置其他底电极引出端等结构，并不以本示例图示为限。
继续，如图1中的S3及图8～9所示，进行步骤3)，于步骤2)所得到结构的表面形成一绝缘层109，并于所述绝缘层109对应于所述约瑟夫森结的位置形成第一开口1091，所述第一开口1091暴露出所述顶层NbN层107。
具体的，所述绝缘层109的材料包括但不限于氧化硅，可以采用等离子体增强化学气相沉积法PECVD、化学气相沉积法或热蒸发法等方法生长所述绝缘层109，所述绝缘层的厚度介于200～300nm之间，本示例中选择为250nm。另外，可以通过剥离(lift-off)的方法去掉多余的所述绝缘层，包括形成所述第一开口1091，当然，还可以采用其他方式，如通过光刻刻蚀工艺在所述绝缘层109对应于所述约瑟夫森结的位置形成所述第一开口1091；具体的，先通过光刻工艺定义出所述第一开口的位置及图形，然后通过刻蚀工艺刻蚀所述绝缘层以形成所述第一开口。
作为示例，步骤3)中，还包括于所述绝缘层109上形成若干个第二开口1092、1093的步骤，其中，不同的所述第二开口1092、1093分别对应暴露出所述第一底电极引出端1061以及所述第二底电极引出端1062。
具体的，当所述底层NbN层106上形成有底电极引出端时，所述绝缘层109除了需要显露所述顶层NbN层以外，还需显露所述底层NbN层的底电极引出端，如第一底电极引出端1061以及所述第二底电极引出端1062，以进行电连接。
最后，如图1中的S4及图10～11所示，进行步骤4)，于步骤3)所得到结构的表面形成一超导材料层110，并刻蚀所述超导材料层110以形成配线层111，且所述配线层111至少与所述顶层NbN层107电连接。
具体的，该步骤最终形成器件结构的配线层111，优选地，利用磁控溅射的工艺形成所述超导材料层110，所述超导材料层的材料包括但不限于NbN，其厚度介于300～500nm之间，本示例中选择为400nm，所述超导材料层110的形成工艺可以与所述底层NbN材料层以及所述顶层NbN材料层的制备工艺相同或相似，如混合气体中氮气和氩气的比例为3：10；溅射气压为5mTorr；溅射电流为1.2A；靶基距为65mm，并且采用温溅射的工艺(溅射过程中通入冷却水)。
另外，刻蚀所述超导材料层110以形成所述配线层111的工艺具体包括，在超导材料层表面通过匀胶机涂胶后，利用光刻技术转移第三层图形，并利用反应离子束刻蚀(RIE)刻蚀所述超导材料层，以形成所述配线层111。
作为示例，步骤4)中，所述配线层111包括：若干个底电极配线区1111、1112，分别电连接于显露的所述第一底电极引出端1061以及所述第二底电极引出端1062上；结区配线区1113，电连接于显露的所述顶层NbN层107上；以及若干个与所述结区配线区1113电连接的顶电极配线区1114、1115。
具体的，当所述底层NbN层106上形成有底电极引出端时，如第一底电极引出端1061以及所述第二底电极引出端1062，所述配线层111还包括将其引出的底电极配线区，同时，制备出顶电极配线区以及结区配线区，以完成约瑟夫森结结构的制备，其中，图12显示为一示例中的单个SFS约瑟夫森结的光镜照片。
另外，还包括划片测试SFS约瑟夫森结的输运特性的步骤。
需要进一步说明的是，本发明的约瑟夫森结结构工作原理如下：SFS约瑟夫森结在外加平行磁场的情况下，结的临界电流Ic会被周期性抑制，呈现出光学实验中的Fraunhofer图形(夫琅和费图形)，由于F层为磁性材料，饱和磁化后去掉外加场后，结的临界电流仍然会受剩余磁场抑制，利用外加磁场方向改变前后对临界电流的影响实现高低电位的转变进行信息的存储。另外，如图13所示，显示为本发明的SFS约瑟夫森结的I-V曲线图，可以看出，SFS约瑟夫森结I-V曲线上存在一个转变，当外加电流小于其临界电流Ic(1.8mA)时，整个SFS结处于超导态，两端没有电压差，当外加电流超过1.8mA时，SFS结由超导态转变为正常态，结两端可以测到微伏量级的电压差。但单纯地靠正常态和超导态之间的转变无法进行非易失性的存储，断电后超导态和正常态无法继续维持。
如果要进行非易失性存储，需要用到铁磁层材料(所述中间铁磁层108)的特性，即磁化过程中的剩余磁化问题，本申请正是利用了NiCu的剩余磁化对SFS结临界电流的影响进行信息存储。如图14所示，在外加平行于结表面的磁场时，SFS约瑟夫森结的临界电流Ic会被抑制，随着外加场逐渐增大，Ic值逐渐减小到零，且存在一个周期震荡。当铁磁层达到饱和磁化后，去掉外磁场，此时，SFS结的临界电流仅为1mA左右，这是由于NiCu材料中的剩余磁化抑制了结临界电流。
如果给SFS结施加一个1.4mA的偏置电流，通过SFS结底层(底层NbN层106)和顶层(底层NbN层107)的导线施加字节写入和位写入电流，通过改变这两个电流的大小，使其产生的磁场能够把结中的铁磁层饱和磁化，相当于对SFS结进行初始化。初始化后，在不加字节写入和位写入电流的情况下，由于NiCu已被饱和磁化，其剩余磁化会抑制结临界电流，此时Ic值为1mA，但由于结两端存在1.4mA的偏置电流，很明显1.4mA大于1mA，故此时SFS结处于正常态，会输出一个电压。如果将字节写入和位写入的电流反向施加，通过调节两个电流的大小使其产生的叠加磁场约为50Oe，正好消除NiCu材料中的剩余磁化，由于外磁场抵消了剩余磁化，相当于净磁场为零，此时SFS结的临界电流恢复到最大值1.8mA，而结两端的偏压为1.4mA，故SFS结处于超导态，不会有电压输出。由于剩余磁化的产生和消除并不需要外加电流进行维持，所以字节写入和位写入的电流断开后并不会影响SFS结的存储状态，因此，这种存储为非易失性的。
另外，如图15所示，显示为SFS约瑟夫森结构成的存储单元高低电位开关时序图。当存储单元被初始饱和磁化后，此时存储单元处于低电位状态，代表“0”，通过字节线和位线产生50Oe的叠加场来消除剩余磁化后，存储单元处于高电位状态，代表“1”。再反向施加磁场后，存储单元再次处于低电位状态。以此类推，从而实现状态的改变进行信息的存储。字节写入线和位写入线连续施加两个同向脉冲并不会影响存储单元的状态。
如图10及图11所示，参考图1至9，本发明还提供一种约瑟夫森结结构，其中，所述约瑟夫森结结构优选采用本发明的方法制备得到，当然，也可以采用其他工艺，并不以此为限，所述约瑟夫森结结构包括：
半导体衬底100；
约瑟夫森结，位于所述半导体衬底100的表面，所述约瑟夫森结包括依次叠置的底层NbN层106、中间铁磁层108以及顶层NbN层107，其中，所述底层NbN层106位于所述半导体衬底100的表面；
绝缘层109，连续覆盖于所述约瑟夫森结及其周围的所述半导体衬底100上，且所述绝缘层109上形成有暴露所述顶层NbN层107的第一开口1091；以及
配线层111，形成于所述绝缘层109上，且所述配线层111至少经由所述第一开口1091与所述约瑟夫森结的顶层NbN层107相电连接。
作为示例，所述半导体衬底100包括(100)面的单晶MgO衬底；所述底层NbN层106的材料、所述顶层NbN层107的材料均包括单晶NbN。
具体的，提供一半导体衬底100，以供后续在所述半导体衬底上制备得到约瑟夫森结，其中，所述半导体衬底的材料可以选择为本领域熟知的可以实现本申请功能的材料。优选地，本示例中，所述半导体衬底100选择(100)晶向的单晶MgO，这是由于，MgO的晶格常数为0.42nm，后续形成约瑟夫森结需要的NbN的晶格常数为0.44nm，从而可以保证二者具有良好的匹配特性，使得在MgO上外延出的(100)取向的NbN的性能得以提高。
需要说明的是，本申请中创造性的采用了NbN作为约瑟夫森结的材料，特别是单晶NbN的选择，也即创造性地采用NbN超导薄膜制备低温存储器，极大的提高了存储器的性能。本申请中NbN材料的使用，基于其较高能隙以及较小的约瑟夫森结尺寸的原因，使得基于其的约瑟夫森结的响应频率得到极大的提高，也就使得基于该约瑟夫森结的存储器的速度得到了极大地提高，从而使得在工艺比较简单的基础上更接近SFQ数字电路的速度。
作为示例，所述底层NbN层106的厚度介于100～300nm之间；所述中间铁磁层108的厚度介于2～10nm之间；所述顶层NbN层107的厚度介于100～300nm之间。优选地，所述底层NbN层106的厚度为200nm；所述中间铁磁层108的厚度为5nm；所述顶层NbN层107的厚度为200nm。
狭义的超导约瑟夫森结其实就是两块超导体中间夹一层绝缘体，利用量子隧穿效应，电流可以穿过中间势垒层，势垒层的厚度理论上不超过超导材料的相干长度其中，在制备约瑟夫森结时，NbN的相干长度明显小于Nb，在本申请的方案中，以NiCu为例，其厚度控制在10nm以内，在现有的技术下，薄膜厚度控制在几个纳米范围内还是比较难的，而Nb工艺中中间层的厚度可达几十个纳米，工艺难度明显降低，本申请的中间铁磁层的上述制备方案解决了厚度难以控制的问题，另一方面，选择单晶NbN的原因还在于，单晶NbN超导相干长度比多晶NbN长，单晶的为7nm左右，多晶的可能只有3nm左右，这样中间层NiCu的厚度可以相对好控制一些，调控范围也大一些。
优选地，势垒层(如所述中间铁磁层)的厚度不超过超导材料(如所述顶层NbN层以及所述底层NbN层)的相干长度的，从而进一步更有效地保证超流不会衰减或者被抑制。
作为示例，所述底层NbN层106包括相连接的第一底电极引出端1061和第二底电极引出端1062，以及与所述第一底电极引出端1061和第二底电极引出端1062均相连接的功能区1063，其中，所述中间铁磁层108至少位于所述功能区表面，所述顶层NbN层107位于所述功能区对应的所述中间铁磁层108表面；所述绝缘层109上还形成有若干个第二开1092、1093，不同的所述第二开口1092、1093分别暴露出所述第一底电极引出端以及所述第二底电极引出端；所述配线层111包括：若干个底电极配线区1111、1112，分别电连接于显露的所述第一底电极引出端以及所述第二底电极引出端上；结区配线区1113，电连接于显露的所述顶层NbN层上；以及若干个与所述结区配线区1113电连接的顶电极配线区1114、1115。
具体的，本示例给出了一种约瑟夫森结的底层NbN层的结构，包括两个底电极引出端，其中，所述中间铁磁层108同时覆盖于所述功能区以及所述第一底电极引出端和所述第二底电极引出端与所述功能区相连接的部分，参见图6所示，当然，还可以依据实际需求设置其他底电极引出端等结构，并不以本示例图示为限。同时，也形成了与所述底层NbN层结构对应的绝缘层以及配线层，以完成约瑟夫森结结构的制备。
实施例二：
如图16所示，本发明还提供一种存储单元200的制备方法，包括步骤：采用如实施例一中任意一项所述的约瑟夫森结结构的制备方法制备约瑟夫森结结构201；连接一字节写入线至所述底层NbN层106，连接一位写入线至所述顶层NbN层107；连接偏置电流线至所述底层NbN层106及所述顶层NbN107上，以为所述约瑟夫森结提供偏置电流；连接一电压比较器202至所述底层NbN层106及所述顶层NbN层107上，并将所述电压比较器202的信号输出至位读取线以及字读取线上。
具体的，如图16所示，字节写入线与结底电极(底层NbN层106)共用，位写入线与结顶电极(所述顶层NbN层107)共用，因此字节写入线和位写入线虽为十字交叉形状，但并未在同一平面，只有当两者同时施加电流时，其产生的叠加磁场才能改变结中铁磁材料(中间铁磁层108)的状态，从而选中该存储单元。偏置电流线经图中交点1、2给结两端施加1.4mA的偏置电流。由于实际工艺加工和测试环境中，超导态并非绝对的零电压状态，所以每个SFS结周围有一个约瑟夫森电压比较器202，结两端输出的电压经图中交点4、5传到电压比较器202，通过设定一个很小的参考电压，来区分正常态和超导态，从而输出一个响应信号经图中交点6、7分别传输给字节读取线和位读取线。
本发明还提供一种存储单元，其中，所述存储单元优选采用本实施例二提供的存储单元的制备方法制备得到，但不以此为限，所述存储单元包括约瑟夫森结结构，其中，一字节写入线连接至所述约瑟夫森结结构的底层NbN层，一位写入线至连接所述顶层NbN层；一偏置电流线连接至所述底层NbN层及所述顶层NbN上，以为所述约瑟夫森结提供偏置电流；一电压比较器连接至所述底层NbN层及所述顶层NbN上，且所述电压比较器的信号输出至位读取线以及字读取线上。
另外，如图17所示，本发明还提供一种存储单元阵列的制备方法，包括形成多个配置成单元行以及单元列的存储单元的步骤，其中，所述存储单元采用如本实施例二所述的存储单元的制备方法制备得到；以及配置一寻址缓存器，以进行信息的堆栈写入及读出。
本发明还提供一种存储单元阵列，其中，所述存储单元阵列优选采用本实施例二提供的存储单元阵列的制备方法制备得到，但不以此为限，所述存储单元阵列具有多个配置成单元行以及单元列的存储单元，其中，所述存储单元包括如本实施例二所述的存储单元，且所述存储单元阵列还配置有一寻址缓存器，以进行信息的堆栈写入及读出。
综上所述，本发明提供一种约瑟夫森结结构、存储单元、存储单元阵列及制备方法，约瑟夫森结结构的制备包括：提供一半导体衬底，并于所述半导体衬底上依次形成底层NbN材料层、中间铁磁材料层以及顶层NbN材料层；刻蚀去除部分所述顶层NbN材料层、部分所述中间铁磁材料层以及部分所述底层NbN材料层，以得到由底层NbN层、中间铁磁层及顶层NbN层构成的约瑟夫森结；于上一步所得到结构的表面形成一绝缘层，并于所述绝缘层对应于所述约瑟夫森结的位置形成第一开口，所述第一开口暴露出所述顶层NbN层；以及于上一步所得到结构的表面形成一超导材料层，并刻蚀所述超导材料层以形成配线层，且所述配线层至少与所述顶层NbN层电连接。通过上述方案，本发明提供一种约瑟夫森结结构，该约瑟夫森结基于NbN材料，特别是单晶NbN材料及其能隙等特性，从而可以提高约瑟夫森结的响应频率，提高了基于该约瑟夫森结的存储器的速度，从而保证了与其匹配的SQF数字电路的速度优势得以发挥；本发明通过设置合适的溅射气压、靶基距、混合气体比、溅射电流等，解决了单晶难以制备的技术问题，克服了技术偏见；同时，通过约瑟夫森结结构的设计以及中间铁磁层工艺的优化，解决了薄膜厚度难以控制的技术问题，得到了良好质量的约瑟夫森结结构。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。