本发明涉及oled显示领域，特别是涉及一种阵列基板及oled显示面板。
背景技术：
随着科技的不断发展，人们对显示器件的要求越来越高。众所周知，有机发光二极管(oled)显示器件，因其边框窄、制成重量轻、可卷曲、易于携带等诸多优势，受到了人们的广泛关注，成为时代的主流。
在oled显示器件制备过程中，一般包括四个阶段：阵列(array)段、发光层(el)段、封装(tfe)段和模组(module)段。其中，在制备过程中，对产品array段中的阵列基板的测试，显得尤为重要，这决定着产品的良率、可靠性等诸多问题。
在传统的柔性oled结构中，对于覆晶薄膜(chiponfilm，cof)类型的显示面板，如图1所示，一般是将对阵列基板12进行测试的测试模块11设计在阵列基板12的外侧，其中，测试模块11通过连接线13与阵列基板12连接。当完成阵列基板12的测试后，将连接线13切断。采用这种方式，不会出现测试模块11的测试垫外露的现象。但是，被切断的连接线13还是会存在金属外露，从而出现腐蚀及静电释放(electro-staticdischarge，esd)的问题。
技术实现要素：
本发明主要解决的技术问题是提供一种阵列基板及oled显示面板，能够避免出现测试垫和连接线的金属外漏，进而避免由于金属外漏而出现的腐蚀及esd问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，该阵列基板包括显示区域、围绕显示区域的非显示区域、cof绑定区和测试区；其中，cof绑定区和测试区间隔设置于非显示区域；其中，测试区包括间隔设置的多个测试垫。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种oled显示面板，该显示面板包括上述的阵列基板。
本发明的有益效果是：本发明的阵列基板及oled显示面板包括显示区域、围绕显示区域的非显示区域、cof绑定区和测试区；其中，cof绑定区和测试区间隔设置于非显示区域；其中，测试区包括间隔设置的多个测试垫。通过上述方式，本发明的测试垫设置在阵列基板上，不需要切断测试垫与阵列基板的连接线，从而可以避免连接线被切断后出现的金属外漏的问题。进一步，当阵列基板完成测试后，绝缘材料覆盖测试垫，从而可以避免测试垫出现金属外漏的问题。
附图说明
图1是现有技术的阵列基板和测试模块的连接示意图；
图2是本发明第一实施例的阵列基板的结构示意图；
图3是图2所示阵列基板中测试区的结构示意图；
图4是图3所示测试区中a-a位置的剖面示意图；
图5是本发明第二实施例的阵列基板的结构示意图；
图6是图5所示阵列基板中测试区的结构示意图；
图7是图6所示测试区中b-b位置的剖面示意图；
图8是图6所示测试区中c-c位置的剖面示意图；
图9是本发明实施例的oled显示面板的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2是本发明第一实施例的阵列基板的结构示意图。如图2所示，阵列基板20包括cof绑定区21、测试区22、扇出走线(fanout)区23、显示区域aa和围绕显示区域aa区的非显示区域bb区
其中，测试区22设置于cof绑定区21和扇出走线区23之间。具体来说，cof绑定区21、测试区22和扇出走线区23设置在非显示区域bb区，且cof绑定区21、测试区22和扇出走线区23设置在显示区域aa区的同一侧，其中，扇出走线区23靠近显示区域aa区设置，cof绑定区21远离显示区域aa区设置。
在本实施例中，cof绑定区21、测试区22和扇出走线区23位于阵列基板20的底端。
请一并参考图3，测试区22包括测试电路221和多个测试垫222，多个测试垫222和测试电路221电连接，其中，测试垫222在测试区22呈“一”字型均匀排列。
请一并参考图4，图4是图3所示测试区中a-a位置的剖面示意图。如图4所示，测试区22包括依次设置在基板211上的缓冲层212、第一无机绝缘层213、第二无机绝缘层214和第一金属层215，其中，第一金属层215包括间隔设置的多个测试垫222。进一步，当完成对阵列基板20的检测后，测试区22进一步包括有机隔绝层216，有机隔绝层216覆盖多个测试垫222。
在本实施例中，测试垫222用于接收或传送讯号，以对array段制程得到阵列基板20进行测试，判定阵列基板20中的各个像素点是否存在异常。如有问题，判断可否进行修复，修复后可再进行测试判定。以此来决定是否有必要进入下一段制程，通过该种array段的测试手段，可提高良率，并且在一定程度上减少材料的浪费，降低成本。
另外，在完整的array段结束后，测试垫222的上层由绝缘材料也即有机隔绝层216覆盖，这样就会避免金属外露腐蚀现象的发生。也就是说，本实施例要求在array段tft器件制程结束也即测试垫222的金属制程结束后，进行阵列基板20的测试，随后再进行其它层别例如有机隔绝层216的制程。
在本实施例中，测试区22位于cof绑定区21和扇出走线区23之间，可使阵列基板20的空间得到充分的利用。另外，与现有技术相比，不需要切割掉位于阵列基板外侧的测试模块，可以提高玻璃基板的利用率。
图5是本发明第二实施例的阵列基板的结构示意图。如图5所示，阵列基板30包括cof绑定区31、测试区32、显示区域aa’区、围绕显示区域aa’区的非显示区域bb’区和阴极层33。
其中，cof绑定区31和测试区32位于非显示区域bb’区,cof绑定区31和测试区32设置在显示区域aa’区的相对两侧。优选地，cof绑定区31位于阵列基板30的底端，测试区32位于阵列基板30的顶端。
其中，阴极层33覆盖显示区aa’区，阴极层33的边缘位置与测试区32有重叠区域。
请一并参考图6、7和图8，如图6、7、8所示，测试区32包括测试电路321和多个测试垫322，多个测试垫322和测试电路321电连接，其中，测试垫322在测试区32呈“一”字型均匀排列。
测试区32包括依次设置在基板311上的缓冲层312、第一无机绝缘层313、第二无机绝缘层314、第一金属层315、有机隔绝层316、第二金属层317。
第一金属层315包括位于测试区32的多个测试垫322以及与测试垫322间隔设置的信号线323。
有机隔绝层316包括第一开口41，第二金属层317包括与第一开口41对应设置的第二开口42，以通过第二开口42和第一开口41暴露出多个测试垫322。
信号线323通过第二金属层317与阴极层33连接。其中，阴极层33覆盖显示区域aa’，阴极层33的边缘与第二金属层317相接触，其中信号线323为向阴极层33提供电压vss的电源信号线。
从图7和图8可以看出，除了测试垫322部分之外，第一金属层315的其它部分也即信号线323都会通过第二金属层317将电压vss的电源信号传送给阴极层33，使阵列基板30正常工作。
在传统的阵列基板的设计中，电压vss由第一金属层315中的信号线323提供，通过过渡金属层也即第二金属层317使阴极层33与信号线323导通，这样为阴极层33提供了电压vss的电源。在本实施例中，测试垫322的金属膜层为第一金属层315，为避免与第一金属层315的信号线323发生短路，需将测试垫322设计在信号线323与阴极层33之间，并将有机隔绝层316和第二金属层317设计成开孔的形式，以露出测试垫322。这样在tft制程结束后或在整个array段结束后，都可以利用测试垫322正常对阵列基板30进行测试。并且在tfe段，可以将测试垫322封装在内部也即利用绝缘材料覆盖测试垫322，从而不会出现金属外露的问题。
图9是本发明实施例的oled显示面板的结构示意图。如图9所示，oled显示面板1包括阵列基板2，阵列基板2为上述的阵列基板20或阵列基板30。
本发明的有益效果是：本发明的阵列基板及oled显示面板包括显示区域、围绕显示区域的非显示区域、cof绑定区和测试区；其中，cof绑定区和测试区间隔设置于非显示区域；其中，测试区包括间隔设置的多个测试垫。通过上述方式，本发明的测试垫设置在阵列基板上，不需要切断测试垫与阵列基板的连接线，从而可以避免连接线被切断后出现的金属外漏的问题。进一步，当阵列基板完成测试后，绝缘材料覆盖测试垫，从而可以避免出现测试垫的金属外漏的问题。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。