本发明的实施例是有关于一种集成电子装置封装及其制作方法，特别是有关于一种包括电感器的集成电子装置封装及其制作方法。
背景技术：
：电感器可用于各种应用，例如电路中的滤波器(filtersincircuits)、能量存储组件(energystoragecomponents)、用于抑制电压的反应器(reactorstodepressvoltage)、开关电流限制器(switchingcurrentlimiter)、变压器等。例如，变压器可由第一电感器及第二电感器形成。变压器可利用在第一电感器与第二电感器之间产生的磁通量(magneticflux)将电能从第一电路传输到第二电路。经观察，将电感器集成到半导体封装中的传统方式可能涉及复杂的加工且可能涉及与典型半导体加工的兼容性欠佳的材料，此两者可能致使制作此种封装的成本提高。技术实现要素：根据一些实施例，提供一种集成电子装置封装。集成电子装置封装包括半导体管芯、电感器及多个导电内连线。半导体管芯包括设置在封装结构的第一层处的集成电路，封装结构包括多个层，所述多个层中的第一层包含模塑材料。电感器包括导电迹线及磁性结构，导电迹线设置在磁性结构周围，导电迹线包括位于封装结构的第二层及第三层处的迹线部分，导电迹线包括在第二层与第三层之间延伸的第一通孔，第一通孔与迹线部分电内连以形成线圈结构，电感器的第一通孔与半导体管芯一起嵌置在第一层的模塑材料中，磁性结构设置在电感器的线圈结构内。多个导电内连线设置在封装结构的一个或多个层处，多个导电内连线通过第二通孔连接到半导体管芯，半导体管芯设置在电感器的多个部分之间。根据一些替代实施例，提供一种制作包括电感器的集成电子装置封装的方法。制作方法包含以下步骤。在封装结构的电绝缘层上形成导电迹线的第一迹线部分，第一迹线部分是导电的。在设置在电绝缘层上的牺牲层中形成导电迹线的通孔，通孔是导电的。移除牺牲层并将管芯放置在电绝缘层上方。在管芯的暴露的表面及通孔的暴露的表面周围形成模塑材料层，并在模塑材料层内形成磁性结构。在模塑材料层及磁性结构上方形成导电迹线的第二迹线部分，第二迹线部分是导电的，导电迹线及磁性结构形成电感器。根据一些替代实施例，提供一种制作包括电感器的集成电子装置封装的方法。制作方法包含以下步骤。在封装结构的第一电绝缘层上形成第一迹线部分，第一迹线部分是导电的。在设置在第一电绝缘层上的牺牲层中形成通孔，通孔是导电的且电连接到第一迹线部分中的相应的第一迹线部分。移除牺牲层并在第一电绝缘层上形成第二电绝缘层。将管芯放置在第二电绝缘层上方。在管芯的暴露的表面及通孔的暴露的表面之上及周围形成模塑材料。将模塑材料平坦化并在模塑材料中形成沟槽。在沟槽中形成磁性材料并在沟槽中的磁性材料之上形成电绝缘材料，以使沟槽中的磁性材料电绝缘。在模塑材料及磁性材料上方形成第二迹线部分，第二迹线部分是导电的且电连接到通孔中的对应的通孔，以使第一迹线部分、通孔及第二迹线部分形成跨越封装结构的多个层的电感器，电感器的线圈环绕沟槽中的磁性材料，电感器的通孔中的至少一些与管芯一起嵌置在多个层中的第一层的模塑材料中。附图说明结合附图阅读以下详细说明，会理解本发明的各个方面。应知，所述各尺寸及材料为示例性的及非限制性的。还应知，图式所示元件、结构等未必是按比例绘制且所述图式未必反映例如此种特征的相对尺寸。也应知，本文中所使用的用语“上(on)”及“之上(over)”及“上方(above)”未必需要直接接触参照所述用语而阐述的结构。此外，应知，用语“之上”及“上方”未必需要一个结构相对于另一结构直接垂直对齐或遮蔽另一结构，且可囊括使得各结构相对于彼此位于较高水平高度或较低水平高度处且使得一个结构在横向上相对于另一结构位移的位置关系。根据非限制性例子，在本文中可能示出层及结构的直接接触，但根据本发明，允许存在中间结构及/或层。图1a及图1b示出根据一些实施例的集成电子装置封装的多个部分。图1c示出图1b中的集成电子装置封装的所述部分的俯视图。图2示出根据一些实施例的形成集成电子装置封装方法的流程图。图3a示出根据一些实施例在玻璃载体上的光热转换层(light-to-heatconversion-layer)上形成电绝缘层。图3b示出根据一些实施例在图3a所示的结构上形成附加绝缘层并图案化附加绝缘层以形成重布线层(redistributionlayer，rdl)的第一导电迹线部分。图3c示出根据一些实施例在图3b所示结构上形成牺牲层并图案化牺牲层以形成绝缘体穿孔(through-insulator-via，tiv)。图3d示出根据一些实施例在图3c所示图案化的牺牲层上形成金属晶种层(metalseedinglayer)。图3e示出根据一些实施例在图3d所示的金属晶种层上形成金属层。图3f示出根据一些实施例平坦化图3e所示的结构。图3g示出根据一些实施例移除图3f所示结构的牺牲层。图3h示出根据一些实施例在图3g所示结构上形成电绝缘层。图3i示出根据一些实施例将管芯放置在图3h所示最外侧绝缘层的暴露的表面上。图3j示出根据一些实施例在图3i所示结构的管芯及tiv之上形成电绝缘模塑材料或模塑化合物。图3k示出根据一些实施例平坦化图3j所示的结构。图3l示出根据一些实施例在图3k所示的结构上形成牺牲层并图案化牺牲层以在模塑材料中形成沟槽。图3m示出根据一些实施例利用图3l所示顶盖的图案化的牺牲层作为掩模的蚀刻工艺在模塑材料中形成沟槽。图3n示出根据一些实施例移除图3m所示的牺牲层。图3o示出根据一些实施例的图3m所示结构的平面(俯视)图。图3p示出根据一些实施例在图3o所示结构的沟槽及暴露的表面中形成磁性材料。图3q示出根据一些实施例平坦化图3j所示的结构。图3r示出根据一些实施例移除图3q所示结构的沟槽中的磁性材料的一部分。图3s示出根据一些实施例在图3r所示结构的沟槽中的磁性材料的暴露的部分上形成电绝缘层。图3t示出根据一些实施例在图3s所示的结构上沉积金属层。图3u示出根据一些实施例在图3t所示结构上沉积牺牲层并图案化牺牲层及蚀刻暴露的金属层。图3v示出根据一些实施例移除图3u中所示结构的牺牲层并留下图案化的金属层。图3w示出根据一些实施例在图3v所示结构的暴露的表面上形成电绝缘层、图案化绝缘层以形成通往管芯上的电触点的通孔(viahole)、且形成图案化第二rdl及与管芯上的接触接垫(contactpad)电连接的导电通孔。图3x示出根据一些实施例在图3w所示结构的暴露的表面上形成电绝缘层、图案化绝缘层以形成通往下伏第二rdl的通孔、且形成图案化的第三rdl及与第二rdl电连接的导电通孔。图3y示出根据一些实施例在图3x所示结构的暴露的表面上形成电绝缘层、图案化绝缘层以在绝缘层中形成通往下伏第三rdl的接触窗(开口)、形成电连接到第三rdl的凸块下金属(underbumpmetal，ubm)部分且在ubm部分上形成焊料球或焊料凸块。图3z示出根据一些实施例移除lthc层以从所述结构移除玻璃载体。图4示出根据一些实施例的包括管芯及具有磁芯区段的电感器的示例性集成电路封装结构的一部分的立体图。图5示出根据一些实施例的示例性集成电子装置封装的剖视图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或例子。以下阐述组件及排列的具体例子以简化本发明。当然，这些仅为例子且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种例子中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(例如，旋转90度或处于其他取向)且本文中所使用的空间相对性描述语可同样相应地进行解释。此外，本文中所使用的词语“大约”或“近似”应被理解为当在大小及尺寸的上下文中使用时指±10％且应被理解为当在组合物的上下文中使用时指±2％。图1a是示出根据一些实施例的示例性集成电子装置封装100的一部分的剖视图。在一些实施例中，集成电子装置封装100包括半导体管芯(semiconductordie)102，半导体管芯102包括集成电路，其中半导体管芯102设置在集成电子装置封装100的封装结构的第一层104处。管芯102可例如为应用处理器(applicationprocessor，ap)管芯。集成电子装置封装100的封装结构包括多个层，在一些实施例中，第一层104包含模塑材料(也可称为模塑化合物(moldingcompound))，所述模塑材料可为任何适合的模塑材料，例如环氧模塑材料、其他硅系材料或其他适合的电绝缘材料。在一些实施例中，示例性集成电子装置封装100还包括电感器(inductor)106，电感器106包括导电迹线(electricallyconductingtrace)108(例如铜或其他适合的金属或合金材料)及磁性结构110，导电迹线108设置在磁性结构110周围。磁性结构110可包含各种材料，例如铁氧体材料(ferritematerial)或支持磁场的产生的其他材料以及以下在本文中阐述的其他示例性磁性材料。在一些实施例中，导电迹线108包括位于封装结构的第二层112处的迹线部分108a及位于所述封装结构的第三层114处的迹线部分108b。迹线部分108a及108b是导电的。在一些实施例中，第二层112及第三层114可为电绝缘层，例如聚苯并恶唑(polybenzoxazole，pbo)、聚酰亚胺(polyimide，pi)、苯并环丁烯(benzocyclobutene，bcb)或其他聚合物材料等电绝缘聚合物材料、玻璃、旋涂玻璃(spin-onglass，sog)、陶瓷、低温共烧陶瓷(lowtemperatureco-firedceramic，ltcc)、氧化硅、氮化硅、碳化硅、氮氧化硅或类似材料。在图1a所示的例子中，迹线108还包括第一通孔108c，第一通孔108c是导电的且在第二层112与第三层114之间延伸并电内连(electricallyinterconnect)迹线部分108a及108b以在磁性结构110周围形成线圈结构(coilstructure)。应知，此种磁性结构也可在本文中称为磁芯(magneticcore)。如本文中所提及，通孔(vias)并不旨在仅限于任何特定类型的导电材料或任何特定制作方法。在各层之间提供电连接且穿过一个或多个相邻层的平面的导电柱(electricallyconductingpillars)(无论是实心的还是中空的)或其他电内连结构均可被视为通孔。在一些实施例中，电感器的迹线部分中的至少一些及/或第一通孔可与管芯102一起嵌置在第一层104的模塑材料中，如在图1a及图1b所示的例子中，第一通孔108c嵌置在第一层104的模塑材料中。在图1a及图1b所示的例子中，迹线部分108a及108b被示为设置在第一层104的模塑材料的表面处，但迹线部分108a及108b中的一个或多个迹线部分也可嵌置在所述模塑材料中。另外，如图1a中所示，在一些实施例中，磁性结构110可设置在电感器106的线圈结构内，例如磁性结构110可设置在迹线108的环形绕组(toroidalshapedwinding)内以形成电感器106。如图1a中所示，在管芯102与第三层114之间可设置有管芯贴合件(dieattach)120以例如在制作期间将管芯102固定到第三层114(稍后将在本文中阐述)。如图1a所示的例子，在一些实施例中，示例性集成电子装置封装100可包括设置在封装结构的一个或多个层处的多个导电内连线122、124，所述多个导电内连线122、124通过第二通孔126电连接到管芯102，第二通孔126可连接到位于管芯102的表面处的导电接垫128。举例来说，导电内连线可设置在一个或多个重布线层(redistributionlayer，rdl)处。此外，除图1a中所示的内连线外，还可提供位于附加rdl处的附加内连线，所述附加内连线可连接到焊料凸块(solderbumps)或其他连接结构以内连到印刷电路板(printedcircuitboard，pcb)(图中未示出)从而在管芯102与电感器106及/或位于所述pcb上的其他位置的其他装置之间提供通信。在一些实施例中，所述多个导电内连线122、124可为管芯102提供信号路由(signalrouting)。在一些实施例中，管芯102可例如在图1a中所示通过导电接垫128、第二通孔126、内连线124及通孔130电连接到电感器106。如图1a所示的例子，在一些实施例中，管芯102可设置在电感器106的多个部分之间(例如在横截面中)，管芯102可在横向上设置在电感器106的第一部分134与电感器106的第二部分136(例如位于所述电感器的相对的两个侧面部分处)之间的模塑材料的平面中(例如平行于封装结构的平面，如rdl层)。图1b示出图1a中所示集成电子装置封装100的一部分的剖视图，但为易于说明从图式中省略了一些层部分。图1c示出图1b中的集成电子装置封装100的所述部分的俯视图，其中图1b所示的剖视图是沿图1c中所示的虚线a-a’截取。如在图1c所示的例子中更轻易地看出，在一些实施例中，电感器106的迹线108可被配置成环形，且管芯102可设置在集成电子装置封装100的被所述环形环绕的内部区域处。此外，如在图1c所示例子中更轻易地看出，在一些实施例中，磁性结构110可具有闭环形且管芯102设置在集成电子装置封装100的被所述闭环形环绕的区域处。根据一些实施例，导电迹线108在电感器的一位置处中断，以提供导电迹线108的第一端138a及第二端138b。根据一些实施例，第一端138a或第二端138b中的至少一者可施加有电流源、电压源、有源装置等。应知，以迹线108形成的电感器106可根据各种形状、大小或配置来形成且并非仅限于本文中所示例子。为易于说明且不旨在将本文中所公开的结构限制于任何特定取向，将出于方便而在本文中将与集成电子装置封装100的平面垂直的方向称为“垂直方向”且将出于方便而在本文中将与集成电子装置封装100的平面平行的方向称为“横向方向”。如图1c所示的例子，在一些实施例中，导电迹线部分108a、108b在横向方向上的宽度(即横向直径d1)可介于从约0.1微米至约20微米范围内，例如在一些实施例中为约10微米。在一些实施例中，如图1b所示的例子，导电迹线108的平面部分108a、108b在垂直方向上的厚度(即高度或层厚度)t1可介于从约0.1微米至约20微米范围内，例如在一些实施例中为约10微米。在一些实施例中，形成导电迹线108的一部份的第一通孔108c在横向方向上的直径d2(参见图1b)可介于约0.1微米至20微米范围内，例如在一些实施例中为约10微米。在一些实施例中，第一通孔108c在垂直方向上的高度h1(参见图1b)可介于约0.1微米至约300微米范围内，例如在一些实施例中为约120微米。迹线部分108a及108b可具有任何期望的横截面形状，例如矩形、多边形等。第一通孔可具有任何期望的横截面形状，例如圆形、矩形等。在一些实施例中，磁性结构110的一部分在横向方向上的直径d3(对应于其中形成有磁性结构110的沟槽的宽度)可介于约5微米至约50微米范围内，例如在一些实施例中为约10微米。在一些实施例中，磁性结构110在垂直方向上的厚度(即高度或层厚度)t2可介于约5微米至约50微米范围内，例如在一些实施例中为约10微米。在一些实施例中，磁性结构110的一侧与相邻第一通孔108c的一侧之间的横向距离d4可介于约0.1微米至约50微米范围内，例如在一些实施例中为约10微米。在一些实施例中，在第一横向方向上磁性结构110端对端(end-to-end)的总长度l1可介于约0.1毫米至约15毫米、约5毫米至约10毫米或为其他范围的范围内，例如在一些实施例中为约10毫米。在一些实施例中，在第二横向方向(在横向平面上相对于第一方向为90度)上磁性结构110侧对侧(side-to-side)的总宽度w1可介于约0.1毫米至约15毫米、约5毫米至约10毫米或为其他范围的范围内，例如在又一些实施例中为约10毫米。在一些实施例中，磁性结构110可在横向平面上具有为多个侧边的多边形，例如4边多边形(矩形、正方形)、6边多边形(六边形)、8边多边形(八边形)等的总体横截面形状(overallcross-sectionalshape)。举例来说，如图1c所示的例子的磁性结构110在第一层104的模塑材料的平面中具有为八边多边形的总体形状。在一些实施例中，磁性结构110可在横向平面中具有总体圆形的横截面形状或在横向平面中具有椭圆形横截面形状。也可使用其他形状。在一些实施例中，磁性结构110的磁性材料可包含铁氧体材料。根据一些实施例，磁性结构110的磁性材料可包含具有磁导率常数(μr)(例如每米约μr>1000亨(henry))的高磁导率磁性材料。根据一些实施例，可使用以原子百分比计由约30％至约50％的镍(nickel，ni)、约30％至约50％的锌(zinc，zn)、约10％至约30％的铜(copper，cu)及约5％至约25％的fe2o4构成的旋转涂布组合(spin-coatingcombination)来形成磁性结构110的磁性材料。根据一些实施例，可使用以原子百分比计由约70％至约90％的钇(yttrium，y)、约10％至约30％的铋(bismuth，bi)及约0.5％至约1.5％的fe5o12构成的旋转涂布组合来形成磁性结构110的磁性材料。根据一些实施例，可使用以原子百分比计由约70％至约90％的镍及约10％至约30％的铁(iron，fe)构成的电镀沉积组合(electroplatingdepositioncombination)来形成磁性结构110的磁性材料。根据一些实施例，可使用以原子百分比计由约75％至约85％的镍及约15％至约25％的铁构成的溅镀组合(sputteringcombination)来形成磁性结构110的磁性材料。根据一些实施例，可使用以原子百分比计由约85％至约95％的钴(cobalt，co)、约2.5％至约7.5％的钽(tantalum，ta)及约2.5％至约7.5％的锆(zirconium，zr)构成的溅镀组合来形成磁性结构110的磁性材料。在一些实施例中，可使用无电镀覆沉积工艺(electrolessplatingdepositionprocess)来形成磁性结构110的磁性材料。在一些实施例中，磁性结构110的磁性材料可包含选自由cufe2o4、bife5o12、ni-fe合金及co-ta-zr合金组成的群组的至少一种材料。在一些实施例中，磁性结构110的磁性材料可包含以原子百分比计由约40％的ni、约40％的zn及约20％的cufe2o4形成的混合物。在一些实施例中，磁性结构110的磁性材料可包含以原子百分比计由约80％的y及约20％的bife5o12形成的混合物。在一些实施例中，磁性结构110的磁性材料可包含以原子百分比计由约80％的ni及约20％的fe形成的合金。在一些实施例中，磁性结构110的磁性材料可包含以原子百分比计由约91.5％的co、约4.5％的ta及约4％的zr形成的合金。当然，磁性结构110的这些材料及组合物仅为示例性的且可对磁性结构110使用其他材料及组合物。应知，如以上例如参照图1a至图1c所述的集成电子装置封装100可包括三维(three-dimensional，3d)电感器106及半导体管芯102。3d电感器106可包括例如呈磁芯形式的磁性结构110，其中电感器配线(wiring)(例如由迹线108以线圈形式提供)可环绕磁性结构110。半导体管芯102可包括集成电路且可包括例如用于控制装置(例如手机(mobilephone)、平板电脑(tablet)、笔记本式计算机(notebookcomputer)等)的操作的微处理器。管芯102可设置在相对于3d电感器106而言的任何期望的位置，例如管芯102可在管芯102的平面中被3d电感器106环绕且可被磁性结构110环绕。往返于管芯102传送信号的电连接部(例如导线或内连线122、124)可从管芯102延伸到集成电子装置封装100的其他部分且可延伸到或穿过3d电感器106的多个部分。如以上所述的示例性集成电子装置封装100可为集成扇出型封装(integratedfan-outpackage，info)封装，其中形成在rdl层中的配线或内连线122、124可被视为扇出型配线，所述扇出型配线在管芯102上的输入/输出(input/output，i/o)接垫与封装i/o引脚或凸块之间延伸。如图1a中所示，管芯102可在横向上被第一层104处的模塑材料(例如包封体(encapsulant)、环氧树脂、玻璃填充聚合物(glassfilledpolymer)或类似物)环绕。如图1a中所示，rdl可在横向上延伸超过管芯102的周界。rdl(例如图1a中的第二层112)包含可图案化介电材料(patternabledielectricmaterial)，在所述可图案化介电材料中可形成导电图案(conductivepattern)及导电通孔(conductivevia)。根据本发明的实施例具有3d电感器的info封装可称为具有磁芯电感器的info封装。另外，此种具有磁芯电感器的info封装可为薄的且可提供紧密的分布线距(linepitches)(例如10μm)。具有磁性结构(磁芯)110的电感器106可充当无线充电器、变压器、天线、射频(radiofrequency，rf)电路元件(例如用于阻抗匹配(impedancematching))及类似元件的电感器。具体来说，具有磁性结构110的电感器106可充当携带式无线装置(例如无线电话(wirelessphone)或平板电脑)中的近场线圈(near-fieldcoil)以实作对所述携带式无线装置的无线充电。相同的近场线圈可与被集成到相同的携带式无线装置中的无线充电功率放大器(wirelesschargingpoweramplifier)进行耦合并进行复用(multiplex)，以将所述无线携带式装置配置成无线功率发射器来对其他附近的携带式装置(例如内建无线充电接收器线圈的物联网(internet-of-things)装置)进行充电。现将阐述制作包括电感器的集成电子装置封装的示例性方法。就此来说，图2示出制作包括电感器的集成电子装置封装的示例性方法200且图3a至图3z示出根据一些实施例是根据图2所示的示例性方法200的示例性实作方案通过进行一系列示例性的加工步骤而得到的示例性集成封装结构的剖视图。如图2的步骤202所示，示例性方法200包括在封装结构的电绝缘层上形成导电迹线的第一迹线部分。将结合图3a及图3b来阐述此步骤的示例性实作方案。参照图3a，在一些实施例中，在设置在载体302上的离型层(releaselayer)304上形成电绝缘层(介电质)306。举例来说，电绝缘层306可为聚合物材料层，所述聚合物材料例如为聚苯并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)或电绝缘的其他聚合物材料。在一些实施例中，考虑到绝缘层306在层结构中的位置，可将绝缘层306称为背侧(backside，b/s)绝缘体-3层(例如b/s聚合物-3)。在一些实施例中，绝缘层306可包含玻璃、旋涂玻璃(sog)、陶瓷、低温共烧陶瓷(ltcc)、氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。根据一些实施例，可利用旋涂工艺、沉积工艺、喷射工艺(injectionprocess)、成长工艺(growthprocess)、溅镀工艺等形成绝缘层306。根据一些实施例，绝缘层306具有介于约10μm至约1000μm之间的厚度。载体302在加工期间包含临时的材料，例如玻璃晶片、二氧化硅层、陶瓷、聚合物、硅晶片或类似物。在一些实施例中，载体302为透射特定波长(例如紫外光(ultraviolet，uv)辐射)的玻璃载体。离型层304可包含光热转换(lthc)离型涂布层及相关联的粘合剂层，此种材料是所属领域中已知的(例如在2014年4月17日公布的美国专利申请公开第20140103499号中所述，所述美国专利申请公开的全部内容并入本文供参考)。简单来说，可以约0.10μm至约10μm的厚度将强uv吸收或uv敏感性材料(例如由信越公司(shinetsu)制造的商品名称材料信越odl-38(shinetsuodl-38))旋转施加到玻璃载体302并使所述材料在氮气中固化成lthc层。可接着将适合的粘合剂层(例如吸光能力不强的粘合剂)(例如由东京应化工业有限公司(tokyoohkakogyoco.,ltd)制造的商品名称材料toktznr-0136)旋转施加到lthc离型层304并使所述粘合剂层在氮气中固化。参照图3b，在图3a中所示结构的暴露的表面(或主表面)上(例如以此示例性顺序在电绝缘层306上)形成另一电绝缘层308。应知，此上下文中所提及的主表面是所述结构的将在给定加工步骤期间被加工的暴露的表面(例如面朝外的表面)，所述表面的特定材料组合物及结构可随着连续的步骤而变化且随着对结构的层加工而演变。在一些实施例中，绝缘层308可为聚合物材料层，所述聚合物材料例如为聚苯并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)或电绝缘的其他聚合物材料。考虑到绝缘层308在层结构中的位置，可将绝缘层308称为背侧(b/s)绝缘体-2层(例如b/s聚合物-2)。在一些实施例中，绝缘层308可包含玻璃、旋涂玻璃(sog)、陶瓷、低温共烧陶瓷(ltcc)、氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。根据一些实施例，可利用旋涂工艺、沉积工艺、喷射工艺、成长工艺、溅镀工艺等形成绝缘层308。根据一些实施例，绝缘层308可在垂直方向上具有介于约2μm至约50μm之间的厚度。根据一些实施例，绝缘层308可在垂直方向上具有介于约5μm与约10μm之间(例如约7μm)的厚度。在一些实施例中，绝缘层308可具有约10μm的厚度。如图3b中所示，在一些实施例中，将绝缘层308图案化以形成凹陷(recess)，在所述凹陷中形成有下部的重布线层(rdl)的金属迹线部分310，这些迹线部分310将形成本文中所述的三维(3d)集成电感器的一部份。可使用传统的图案化及金属化技术(例如光刻(photolithography)、湿式蚀刻(wetetching)、干式蚀刻(dryetching)、离子体蚀刻(plasmaetching)(例如反应离子蚀刻(reactiveionetching，rie))、利用化学机械抛光(chemicalmechanicalpolishing，cmp)的平坦化、薄膜沉积(thin-filmdeposition)、在沉积的晶种层(seedlayer)上进行的电镀、无电镀覆、镶嵌(damascene)工艺等)来形成本文中所示的图案化及金属化结构。在一些实施例中，可使用包括氟(fluorine)、氯(chlorine)、溴化氢(hydrogenbromide)、三氯化硼(borontrichloride)、氩(argon)等在内的蚀刻化学品将绝缘层308图案化。在一些实施例中，可利用例如物理气相沉积(physicalvapordeposition，pvd)(例如溅镀、蒸镀(如电子束蒸镀(electron-beamevaporation)等))等薄膜沉积以及随后进行的图案化、以铜或其他金属材料形成金属迹线部分310。在一些实施例中，可通过以下方式以铜或其他金属材料形成金属迹线部分310：在形成在绝缘层308中的凹陷中沉积铜或其他金属的晶种层，在所述晶种层上施行铜或其他金属的电镀，且接着通过化学机械抛光将面朝外的表面(主表面)平坦化，以从所述绝缘层的上表面移除金属且将金属留在绝缘层308中的凹陷中。金属迹线部分310可在垂直方向上具有介于约5μm至约10μm范围内的厚度，在一些实施例中为例如约7μm厚。在一些实施例中，金属迹线部分310可具有约10μm的厚度。因此，在图3a及图3b中所示前述示例性工艺步骤代表图2所示用于在封装结构的电绝缘层(例如绝缘层306)上形成导电迹线的第一迹线部分(例如迹线部分310)的步骤202的示例性实作方案。图2所示的示例性方法200还包括在步骤204中，在设置在电绝缘层上的牺牲层中形成导电迹线的通孔。将结合图3c至图3f来阐述此步骤的示例性实作方案。参照图3c，根据一些实施例，可在图3b所示结构的暴露的表面(或主表面)上(例如在绝缘层308及金属迹线部分310上)形成(例如旋转涂布、沉积等)牺牲层312，且可将牺牲层312图案化以形成开口(或贯穿孔(throughhole)313，在开口313中将形成有导电通孔(当跨越绝缘层时其也可被称为例如柱或绝缘体穿孔或tiv))。牺牲层312可为光刻胶(photoresist，pr)(例如所属领域中已知的传统聚合物光刻胶等任何适合的pr，例如聚甲基丙烯酸酯(polymethylmethacrylate，pmma))，可利用传统旋转涂布技术将所述光刻胶旋转涂布到所述结构上，且可利用传统光刻图案化将所述光刻胶图案化。举例来说，还可使用激光钻孔(laserdrilling)来形成开口313。也可使用其他光刻胶或其他牺牲层材料。在一些实施例中，牺牲层312在垂直方向上的厚度可介于约0.1微米至约300微米范围内，例如在一些实施例中为约120微米。在一些实施例中，开口313的直径可为约0.1微米至20微米，例如在一些实施例中为约10微米。在一些实施例中，可对牺牲层312使用除光刻胶外的材料，在此种情形中，可通过以下方式在此种层中形成开口313：在牺牲层312的顶部上形成光刻胶层，利用传统光刻将所述光刻胶图案化，接着，利用如所属领域中已知的任何适合的蚀刻化学品(例如以上所述的等离子体蚀刻化学品)，使用图案化的所述光刻胶作为蚀刻掩模对牺牲层312进行蚀刻。如以下将阐述，根据一些实施例，牺牲层312可被视为牺牲性的是因为其最终可被移除。参照图3d，在一些实施例中，可在图3c所示的图案化的牺牲层312上形成金属晶种层(或晶种层)314a。金属晶种层314a可例如为ti/cu双层、铜层或其他适合的金属层，且可利用例如物理气相沉积(例如溅镀、蒸镀(如电子束蒸镀)等)等传统薄膜沉积来沉积金属晶种层314a。可对金属晶种层314a使用任何适合的厚度。举例来说，在一些实施例中，可使用1000埃(angstrom)的钛(titanium)及5000埃的铜作为金属晶种层314a(例如ti/cu1ka/5ka)。在一些实施例中，可使用500埃的钛及3000埃的铜作为金属晶种层314a(例如ti/cu0.5ka/3ka)。可对晶种层314a使用金属与厚度的其他组合。参照图3e，在一些实施例中，可在图3d所示的金属晶种层314a上形成金属层，以根据一些实施例在牺牲层312的开口313内部形成金属层部分314b及在牺牲层312的顶部上形成金属层部分314c。金属层314b、314c可为例如铜层或其他适合的金属。在一些实施例中，可通过电化学镀覆(electrochemicalplating，ecp)形成金属层314b、314c。金属层314b的厚度可厚到足以填充图3d中所示的开口313的其余开放部分，其中所电镀的金属将在开口313的壁上横向地生长又在开口313的底部处垂直地生长。参照图3f，在一些实施例中，可通过例如化学机械抛光(cmp)将图3f所示结构的面朝外的表面(主表面)平坦化，以移除上部的面朝外的金属层314c，留下在牺牲层312中的开口313内部形成的金属314a及314b，留下的金属314a及314b由此在牺牲层312内形成通孔316。在一些实施例中，通孔316的直径可介于约0.1微米至20微米范围内，例如在一些实施例中为约10微米。在一些实施例中，通孔316在垂直方向上的高度可介于约0.1微米至约300微米范围内，例如在一些实施例中为约120微米。因此，图3c至图3f中所示前述示例性工艺步骤代表图2所示用于在设置在电绝缘层(例如绝缘层306)上的牺牲层(例如牺牲层312)中形成导电迹线的导电通孔(例如通孔316)的步骤204的示例性实作方案。图2所示的示例性方法200还包括在步骤206中，移除牺牲层并将管芯放置在电绝缘层上方。将结合图3g至图3i来阐述此步骤的示例性实作方案。参照图3g，在一些实施例中，可移除图3f所示结构的牺牲层312，而留下通孔316，通孔316与上面形成有通孔316的相应金属迹线部分310的表面电连接。如图3g所示，举例来说，可通过以下方式移除牺牲层312：将牺牲层312溶解在适合的溶剂中，利用适宜的化学溶液的湿式化学(wetchemistry)、等离子蚀刻等来对所述牺牲层进行蚀刻。举例来说，在牺牲层312为光刻胶的情况下，可通过所属领域中已知的以下方式来移除牺牲层312：利用传统反应离子蚀刻(rie)、针对特定光刻胶而订制的传统脱膜溶液(strippingsolution)、随后可选地进行等离子蚀刻(例如在氧等离子体(oxygenplasma)中)以移除任何光刻胶的残留物。在图3g所示的例子中，易于观察到所述两个外部通孔316电连接到金属迹线部分310。在图3g中，内部的所述两个通孔316与相应的(其他)金属迹线部分(图中未示出)的电连接因电绝缘层308的一部分而弱化(obscure)。在前面论述的图1a至图1c的例子中示出通孔与下侧金属迹线部分的电连接的不同的示例性图，其中可易于观察到(如图1c)金属通孔108c电连接到下侧金属迹线部分108b(在图1c中以虚线示出)及上侧金属迹线部分108a。参照图3h，在一些实施例中，可在图3g所示结构的面朝外的表面(主表面)上形成(例如在电绝缘层308上形成)另一电绝缘层318(介电质)。在一些实施例中，绝缘层318可为聚合物材料层，所述聚合物材料例如为聚苯并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)或电绝缘的其他聚合物材料。考虑到绝缘层318在层结构中的位置，可将绝缘层318称为背侧(b/s)绝缘体-1层(例如b/s聚合物-1)。在一些实施例中，绝缘层318可包含玻璃、旋涂玻璃(sog)、陶瓷、低温共烧陶瓷(ltcc)、氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。根据一些实施例，可利用旋涂工艺、沉积工艺、喷射工艺、生长工艺、溅镀工艺等形成绝缘层318。在一些实施例中，绝缘层318可为通过旋涂工艺而形成的pbo或pi。根据一些实施例，绝缘层318可在垂直方向上具有介于约2μm至约50μm之间的厚度。根据一些实施例，绝缘层318可在垂直方向上具有介于约5μm至约10μm之间(例如约7μm)的厚度。在一些实施例中，绝缘层308可具有约10μm的厚度。参照图3i，根据一些实施例，可将管芯320(例如应用处理器管芯(ap管芯))放置在面朝图3h所示电绝缘层318的暴露的表面上。如图3i中所示，可使用管芯贴合件322(例如管芯贴合膜(dieattachfilm，daf))将管芯320固定到绝缘层318的表面。可使用金属结合接垫326及保护层(passivation)324(例如一个或多个介电、绝缘层)通过晶片级加工(waferlevelprocessing)来制备管芯320，以允许与管芯320的电路系统进行输入及输出电通信。可利用所属领域中已知的精确机器人放置工具将管芯320放置在期望的位置中。如图3i所示，可将具有保护层324及接垫326的管芯320的厚度、管芯贴合件322的厚度、电绝缘层318的厚度及通孔316的高度选择成使得接垫326的上表面在层结构中与通孔316的上表面位于大约相同的高度处。因此，图3g至图3i中所示前述示例性工艺步骤代表图2所示用于移除牺牲层(例如牺牲层312)并将管芯(例如管芯320)放置在电绝缘层(例如绝缘层306)上方的步骤206的示例性实作方案。图2所示的示例性方法200还包括在步骤208中，在管芯及通孔周围形成模塑材料层且在模塑材料层内形成磁性结构。将结合图3j至图3s来阐述此步骤的示例性实作方案。参照图3j，根据一些实施例，可在图3i所示结构的管芯320的暴露的表面及导电通孔316的暴露的表面之上及周围形成(例如在图3i所示结构的面朝外的表面(主表面)之上形成)电绝缘模塑材料(或模塑化合物)328。模塑材料328可包括在通孔316与形成在载体302上的其他结构之间提供电隔离的介电材料，例如硅系材料、环氧模塑化合物或类似物。可根据例如旋涂工艺、沉积工艺或喷射工艺等各种形成技术来形成模塑材料328。可将模塑材料328的厚度设置成任何期望的厚度，例如介于在管芯320的上表面上方厚度为约25微米至在管芯320的上表面上方厚度为约500微米的范围内。在一些实施例中，模塑材料328的厚度可为在管芯320的上表面上方厚度为约50微米。参照图3k，根据一些实施例，可通过研磨及cmp将模塑材料328的面朝外的表面平坦化，以移除模塑材料328的一部分从而暴露出图3j所示结构的导电通孔316的上表面及管芯320上的接垫326的上表面。如图3k所示，所述平坦化可使通孔316的上表面与接垫326的上表面在层结构中对齐在相同的高度处。参照图3l，可在图3k所示结构的面朝外的表面(主表面)上形成图案化的掩模层330，以充当用于将下伏的(underlying)模塑材料328图案化的蚀刻掩模。举例来说，可通过例如旋转将光刻胶材料沉积到图3k所示结构的面朝外的表面上，接着，通过传统光刻将所述光刻胶材料图案化，以在所述光刻胶材料中形成一个或多个开口331，由此，在一些实施例中，形成图案化的掩模层330。在一些实施例中，所述一个或多个开口331可呈闭环(closedloop)形式，以允许图案化的掩模层330充当用于在模塑材料328中蚀刻沟槽的蚀刻掩模。如图3m中所示，可施行例如等离子体蚀刻、反应离子蚀刻(rie)等方向性(directional)蚀刻，以在模塑材料328中蚀刻出一个或多个开口332。在一些实施例中，也可通过激光钻孔来形成所述一个或多个开口332。在一些实施例中，所述一个或多个开口332可呈闭环沟槽(closed-looptrench)形式。如图3n所示，可接着通过例如所属领域中已知的以下方式来移除图案化的掩模层330：利用传统反应离子蚀刻(rie)、针对特定光刻胶而订制的传统脱膜溶液、随后可选地进行等离子体蚀刻(例如在氧等离子体中)以移除任何光刻胶的残留物。图3o示出根据一些实施例的图3m所示结构的平面(俯视)图。如图3o所示，模塑材料328中的开口332可呈沟槽(例如闭环沟槽)形式，所述沟槽在横向上环绕管芯320及导电通孔316中的各种导电通孔316，其中导电通孔316中的其他导电通孔316在横向上设置在沟槽开口332外部。参照图3p，根据一些实施例，可在图3o所示结构的沟槽开口332中及暴露的面朝外的表面(主表面)上形成磁性材料334。如图3q所示，根据一些实施例，可接着施行cmp以移除磁性材料334的位于模塑材料328的上表面上的一部分(即移除位于沟槽开口332上方及外部的磁性材料334)以暴露出导电通孔316的上表面及管芯320上的接垫326的上表面，由此留下由设置在沟槽开口332中的磁性材料334形成的芯体(core)。如图3q所示，所述平坦化可使通孔316的上表面、接垫326的上表面及沟槽开口332中的磁性结构(磁芯)334的上表面在层结构中对齐在相同高度处。在一些实施例中，磁性材料334可包含铁氧体材料。在一些实施例中，磁性材料334可包含以原子百分比计由约40％的ni、约40％的zn及约20％的cufe2o4形成的混合物(mixture)，所述混合物可通过例如旋转涂布来形成。在一些实施例中，磁性材料334可包含以原子百分比计由约80％的y及约20％的bife5o12形成的混合物，所述混合物可例如通过旋转涂布来形成。在一些实施例中，磁性材料334可包含以原子百分比计由约80％的ni及约20％的fe形成的合金，所述合金可例如通过电镀及/或通过溅镀来形成。在一些实施例中，磁性材料334可包含以原子百分比计由约91.5％的co、约4.5％的ta及约4％的zr形成的合金，所述合金可通过溅镀来形成。在一些实施例中，磁性材料334可包含选自由cufe2o4、bife5o12、ni-fe合金及co-ta-zr合金组成的群组的至少一种材料。如以上所述的磁性材料可具有低滞后性(hysteresis)及高磁导率从而为本文中所述3d电感器提供高性能。当然，磁性结构334的这些材料及组合物仅为示例性的且磁性结构334可使用其他材料及组合物。参照图3r，根据一些实施例，可接着通过选择性蚀刻(selectiveetching)移除图3q所示结构的沟槽开口332中的磁性材料334的上部部分。举例来说，可利用选择性化学蚀刻来选择性地移除图3q所示结构的沟槽开口332中的磁性材料334的上部部分，所述选择性化学蚀刻对磁性材料334进行蚀刻，但不会明显地蚀刻所述结构的其他材料。对湿式化学蚀刻混合物的选择可由所属领域中的技术人员例如依据被蚀刻的磁性材料及所述结构的将暴露于所述蚀刻的其他材料的类型、参照用于不同材料的蚀刻剂的分类列表(例如“金属和合金微蚀的标准操作规程(standardpracticeformicroetchingmetalsandalloy)”，astme407-07(2015)，美国材料与试验协会(americansocietyfortestingandmaterials，astm)国际组织)来选择。举例来说，在一些实施例中，可使用由硝酸(nitricacid)、乙酸(aceticacid)、盐酸(hydrochloricacid)、磷酸(phosphoricacid)及水形成的适合的混合物。作为另外一种选择，在一些实施例中，可通过以下工艺来选择性地移除图3q所示结构的沟槽开口332中的磁性材料334的上部部分：在图3q中所示结构的面朝外的暴露的表面(主表面)上沉积光刻胶，对所述光刻胶进行光刻图案化，以暴露出所述光刻胶中的与沟槽开口332中的磁性材料334对齐的一个或多个开口，且利用例如rie等方向性蚀刻、使用图案化的所述光刻胶作为蚀刻掩模将沟槽开口332中的磁性材料334的上部部分蚀刻到期望的深度(例如约10μm)，留下一个或多个凹陷部(depression)或一个或多个凹陷(recess)335。参照图3s，根据一些实施例，可在图3r所示结构的所述一个或多个沟槽开口332中的磁性材料334的暴露的部分上的所述一个或多个凹陷部335中选择性地形成电绝缘层336。举例来说，在一些实施例中，可在图3r中所示结构的面朝外的暴露的表面(主表面)上沉积电绝缘层336，由此在沟槽开口332中的磁性材料334之上填充凹陷部335且形成到所述结构的上表面上的其他位置。接着，可施行cmp，以移除位于所述结构的上表面处的电绝缘材料，但不移除位于在沟槽开口332中的磁性材料334之上的凹陷335的区域中的电绝缘材料。因此，在图3j至图3s中所示前述示例性工艺步骤代表图2所示用于在管芯(例如管芯320)及通孔(例如通孔316)周围形成模塑材料层且在模塑材料层(例如模塑材料328)内形成磁性结构(例如磁芯334)的步骤208的示例性实作方案。返回到图2，示例性方法200还包括在步骤210中，在模塑材料层及磁性结构上方形成导电迹线的第二导电迹线部分，所述导电迹线与所述磁性结构形成电感器。将结合图3t至图3v来阐述此步骤的示例性实作方案。参照图3t，可在图3s所示结构的面朝外的表面(主表面)上形成金属层338。举例来说，根据一些实施例，可通过以下方式形成金属层338：通过物理气相沉积来沉积薄的金属晶种层，随后通过电镀或无电镀覆来沉积较厚的金属层。金属晶种层可为例如金属双层(metalbilayer)，例如在钛层上有铜层，所述钛层及铜层中的每一者可通过例如溅镀或蒸镀等物理气相沉积来沉积。可使用对于晶种层的所述一个或多个层来说适合的任何厚度。举例来说，根据一些实施例，可通过以下方式形成金属晶种层：在图3s所示结构上沉积约500埃的钛，随后沉积约3000埃的铜；或者在图3s所示结构上沉积约1000埃的钛，随后沉积约5000埃的铜。根据一些实施例，可接着通过电镀或无电镀覆在金属晶种层上形成附加金属(additionalmetal)。举例来说，可通过电镀来沉积具有介于约5μm至约10μm范围内(例如在一些实施例中为7μm)的厚度的铜层，由此形成金属层338。如图3t中所示，将金属层338电连接到通孔316以及管芯320上的接触接垫326。可将金属层338视为封装结构的重布线层(rdl)的前驱物(precursor)且考虑到金属层338在所述结构中的位置，可以rdl-1将金属层338标记为第一层阶rdl。参照图3u，可在图3t所示结构的面朝外的表面(主表面)上形成另一图案化的掩模层340，以充当用于将下伏金属层338图案化的蚀刻掩模。举例来说，在一些实施例中，可通过例如旋转将光刻胶材料沉积到图3t所示结构的面朝外的表面上，接着，通过传统光刻将所述光刻胶材料图案化，以在所述光刻胶材料中形成一个或多个开口341，由此形成图案化的掩模层340。在一些实施例中，也可通过激光钻孔将层340图案化。图案化的掩模层340提供遮罩区(maskingregion)来保护金属层338的多个部分，金属层338的所述多个部分将形成与通孔连接的上部迹线部分，以形成3d电感器。可定位一个或多个开口341，以允许金属层338的其他部分被蚀刻掉。如由图3u所示上部部分处的箭头所示，可施行蚀刻，以移除金属层338的位于与图案化的掩模层340中的开口341对应的区中的多个部分。举例来说，对图3u所示金属层338的暴露的部分的蚀刻可通过湿式蚀刻、等离子体蚀刻、rie等来进行。举例来说，可使用氢氟酸(hydrofluoricacid，hf)+氨吸附试剂(ammoniaadsorptionreagent，amar(例如cu+nh3化合物))的湿式蚀刻溶液或hf+ldpp(液体邻苯二甲酸二戊酯，其含有tmah或氢氧化四甲基铵(tetramethylammoniumhydroxide))的湿式蚀刻溶液来蚀刻及移除铜金属层338的期望部分。接着，可通过蚀刻来移除图3u中所示图案化的掩模层340(例如图案化的光刻胶层)。举例来说，可通过所属领域中已知的以下方式来移除图案化的掩模层340：利用等离子体蚀刻或rie或利用针对特定光刻胶而订制的脱膜溶液、随后可选地进行等离子体蚀刻(例如在氧等离子体中)以移除任何光刻胶的残留物。举例来说，在一些实施例中，可利用二甲基亚砜(dimethylsulfoxide，dmso)的溶液对光刻胶图案化的掩模层340进行湿式移除，以促进所述光刻胶的溶解及溶胀(swelling)，随后在水中进行清洗，之后在可切断所述光刻胶的聚合物交联(polymercross-linkage)的氢氧化四甲基铵(tetramethylammoniumhydroxide，tmah)中进行清洗。举例来说，在如上所述蚀刻金属层338的暴露的部分及移除图案化的掩模层340之后，可获得如图3v中所示的结构。如图3v中所示，在一些实施例中，如上所述蚀刻金属层338及移除图案化的掩模层340可提供与和下部迹线部分310电连接的通孔316电连接的上部迹线部分338a，以形成包括呈围绕磁性结构(芯体)334的线圈形状(coilshape)的由彼此电连接的下部迹线部分、通孔316及上部迹线部分338a形成的导电迹线的3d电感器。在前面论述的图1a至图1c所示的例子中示出通孔与上部金属迹线部分及下部金属迹线部分的电连接的不同的示例性图，其中可易于观察到(如图1c)金属通孔108c电连接到下侧金属迹线部分108b(在图1c中以虚线示出)及上侧金属迹线部分108a。因此，图3t至图3v中所示前述示例性工艺步骤代表图2所示用于在模塑材料层(例如模塑材料328)及磁性结构(例如磁芯334)上方形成导电迹线的第二导电迹线部分(例如上部迹线部分308a)的步骤210的示例性实作方案，所述导电迹线及所述磁性结构形成电感器。现将参照图3w至图3z来阐述用于提供对附加内连线层(例如第二重布线层及第三重布线层)的附加金属化以及提供焊料凸块以实现管芯电路系统的输入/输出(i/o)及3d电感器的电i/o的附加示例性加工。参照图3w，可在图案化的电绝缘(介电)层342之上形成第二层阶图案化的导体rdl-2344，图案化的电绝缘层342具有开口，在所述开口中可形成有用于提供与金属结合接垫326的电连接的通孔345。根据一些实施例，绝缘层342可在垂直方向上具有介于约2μm至约50μm之间的厚度。根据一些实施例，绝缘层342可在垂直方向上具有介于约5μm至约10μm之间(例如约5μm、7μm、10μm等)的厚度。可利用如在所属领域中已知且如本文中其他部分所述的传统光刻及蚀刻将介电绝缘层342图案化。可通过以下方式形成第二层阶导体rdl-2344：通过在图案化的介电绝缘层342上进行镀覆来沉积导体金属层(例如铜)，此可通过例如电镀或无电镀覆来进行。为便于电镀，可先在图案化的介电绝缘层342的顶表面上沉积ti/cu的薄晶种层(例如1000/5000埃厚)(图中未示出)。接着，可利用如在所属领域中已知且如本文中其他部分所述的传统图案化及金属化加工(包括使用cmp的镶嵌加工)对导体金属层进行图案化及蚀刻，在通孔345之上留下第二层阶导体rdl-2344结构(其可称为绝缘体穿孔(throughinsulatorvias)或tiv)。第二层阶导体rdl-2344可具有任何适合的厚度，例如约5μm至约10μm(例如约5μm、7μm、10μm等)。图3w中示出示例性所得结构。参照图3x，通过在第二层阶导体rdl-2344结构之上形成另一图案化的电绝缘层346来继续形成顶侧重布线配线结构，图案化的电绝缘层346具有开口，在所述开口中可形成有用于提供与第二层阶导体rdl-2344结构的电连接的通孔348。根据一些实施例，绝缘层346可在垂直方向上具有介于约2μm至约50μm之间的厚度。根据一些实施例，绝缘层346可在垂直方向上具有介于约5μm至约10μm之间(例如约5μm、7μm、10μm等)的厚度。可利用如在所属领域中已知且如本文中其他部分所述的传统光刻及蚀刻将介电绝缘层346图案化。可通过以下方式形成第三层阶导体rdl-3350：通过在图案化的电绝缘层346上进行镀覆来沉积导体金属层(例如铜)，此可通过例如电镀或无电镀覆来进行。为便于电镀，可先在图案化的电绝缘层346的顶表面上沉积ti/cu的薄晶种层(例如1000/5000埃厚)(图中未示出)。接着，可利用如在所属领域中已知且如本文中其他部分所述的传统图案化及金属化加工(包括使用cmp的镶嵌加工)对导体金属层进行图案化及蚀刻，在通孔348之上留下第三层阶导体rdl-3350结构(例如称为tiv)。第三层阶导体rdl-3350可具有任何适合的厚度，例如约5μm至约10μm(例如约5μm、7μm、10μm等)。接着，可在第三层阶导体rdl-3350结构及绝缘层346的暴露的区域之上形成附加绝缘层352。根据一些实施例，绝缘层352可在垂直方向上具有介于约2μm至约50μm之间的厚度。根据一些实施例，绝缘层352可在垂直方向上具有介于约5μm至约10μm之间(例如约5μm、7μm、10μm等)的厚度。图3x中示出示例性所得结构。参照图3y，举例来说，可利用如在所属领域中已知且如本文中其他部分所述的传统图案化及金属化加工、通过将绝缘层352图案化及形成其中球下金属(underballmetal，ubm)接垫354为成形导体金属(例如铜)的开口来继续形成顶侧重布线配线结构。如图3y所示，可接着将焊料凸块356贴合到ubm接垫354的暴露的部分。可通过将焊料球放置在ubm接垫354上，接着，对所述焊料球进行回流(reflow)来形成焊料凸块356。在一些实施例中，所述形成焊料凸块356可包括执行镀覆步骤，以在ubm接垫354之上形成焊料区，接着，对所述焊料球进行回流。在一些实施例中，焊料凸块356可为如所属领域中已知的金属通孔或者金属通孔及焊料顶盖(soldercap)(也可通过镀覆来形成)。举例来说，rdl-1338、rdl-2344、通孔345、rdl-3350、通孔348及ubm接垫354可包含金属或金属合金，所述金属或金属合金包括铝、铜、钨及/或其合金。在一些实施例中，绝缘层342、346及352(与本文中所述的其他绝缘层一样)可包含聚合物材料，例如包含例如聚苯并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)或电绝缘的其他聚合物材料。在一些实施例中，绝缘层342、346及352可包含玻璃、旋涂玻璃(sog)、陶瓷、低温共烧陶瓷(ltcc)、氧化硅、氮化硅、碳化硅、氮氧化硅或类似物。根据一些实施例，可利用旋涂工艺、沉积工艺、喷射工艺、成长工艺、溅镀工艺等来形成绝缘层342、346及352。图3y中示出示例性所得结构。接下来，可将包括3d电感器的集成封装结构(例如info封装结构)从载体302剥离。举例来说，在离型层304为lthc层的情况下，可从所述结构的背侧(载体侧)施加适合的灯光照明(例如uv光、uv激光辐照等)以弱化所述lthc材料的结合，从而使得载体302可与其余结构分离。作为另外一种选择，在离型层304为粘合剂层的情况下，可使用适合的溶剂来溶解离型层304。在任何情形中，均可利用适合的溶剂或清洁化学物质将离型层304的任何其余粘合剂从集成封装结构上清洁掉。另外，绝缘层306可被保持在所得集成封装结构中以在所述封装结构的底侧处提供保护。图3z中示出示例性所得结构。应理解，以上所述加工是示例性的且可施行所述加工的变型，而此仍保持处于权利要求书及本发明的实施例的范围内。举例来说，尽管图3i至图3s示出其中在沉积模塑材料328之后在模塑材料328中的沟槽内形成磁性结构334的例子，然而，在替代方案中，可在图3h所示阶段处形成磁性结构334。举例来说，可通过以下方式在图3h所示阶段处形成磁性结构334：在图3h中所示结构的面朝外的表面上沉积可图案化材料层(例如光刻胶)，将所述光刻胶图案化，以在所述光刻胶中形成一个或多个沟槽，通过沉积或镀覆在所述光刻胶中的所述一个或多个沟槽中形成磁性结构，将所述结构平坦化回通孔316的上表面的水平高度，以移除过量的磁性材料且移除所述光刻胶。接着，可相似地将管芯放置到位(如图3i所示)，且可将模塑材料施加到所述结构的面朝外的表面(如图3j中所示)，但在此种情形中，模塑材料328将形成在磁性结构334以及通孔316及管芯320周围。因此，举例来说，当将通孔316及/或管芯320嵌置在模塑材料328中时，可在相同的工艺步骤期间将磁性结构334嵌置在模塑材料328中。也可作出落于本发明的实施例的范围内的其他变型。图4示出如前面在本文中所述根据一些实施例的包括管芯及具有磁芯部分的电感器的示例性集成电路封装结构的一部分的立体图。如图4所示，在模塑材料404内靠近3d电感器结构420设置有管芯402，其中3d电感器结构420包括导体金属迹线408及磁性结构410，例如磁芯。导电金属迹线408可包括顶部金属迹线部分408a、底部金属迹线部分408b及通孔408c，顶部金属迹线部分408a、底部金属迹线部分408b及通孔408c如图4所示电连接在一起以形成环绕磁芯410的导电线圈，由此形成3d电感器。导电电感器连接部(埠(port))430a及430b实现对3d电感器的电i/o连接。磁芯410及由环绕所述磁芯的导电金属迹线408形成的电感器线圈可在平面图中具有任何期望的形状，例如圆形环、多边形环、正方形环、矩形环、六边形环。出于本发明的实施例的目的，此种形状均可被视为环形(toroidalshape)。每一单位长度的线圈密度可视需要来进行选择以提供期望的电感值。图5示出根据一些实施例的示例性集成电子装置封装的侧剖视图。根据一些实施例，集成电路封装500包括管芯502、电感器520及有源装置540。电感器可包括靠近磁性结构510(例如磁芯)的导电迹线508。导电迹线508可包括顶部金属迹线部分508a、底部金属迹线部分508b及通孔508c，顶部金属迹线部分508a、底部金属迹线部分508b及通孔508c如图5中所示电连接在一起以形成环绕磁芯510的导电线圈，由此形成3d电感器。导电电感器连接部(埠)530a及530b对3d电感器520提供电i/o连接。在一些实施例中，如图5所示，通孔508c可设置在模塑材料层504内且顶部迹线部分508a可设置在设置于所述模塑化合物上的电绝缘层506中，例如其中顶部迹线部分508a的底表面设置在模塑材料层504与绝缘层506之间的界面处。磁芯510及由环绕磁芯510的导电迹线508形成的电感器线圈可在平面图中具有任何期望的形状，例如圆形环、多边形环、正方形环、矩形环、六边形环。每一单位长度的线圈密度可视需要来进行选择以提供期望的电感值。电感器520可连接到集成电路封装500内的一个或多个有源装置，例如集成电路。举例来说，电感器520可通过例如图3z中所示一个或多个rdl层等电连接部(图中未示出)而连接到管芯502及/或电感器520，可例如通过一个或多个导电安装部及与导电安装部(例如焊料凸块或焊料球)连接的连接部(例如电连接部555)而连接到如有源装置540等一个或多个其他有源装置，所述连接部可为任何适合类型的配线或金属化层(metallization)。根据一些实施例，有源装置540可包括集成电路，例如功率管理集成电路(powermanagedintegratedcircuit)。在一些实施例中，电感器520可通过一个或多个导电安装部及连接部而电连接到有源装置540。在一些实施例中，第一导电安装部552电连接到电感器的第一电感器埠530(例如导电迹线508的第一端530a)且第二导电安装部555电连接到电感器520的第二电感器埠530b(例如导电迹线508的第二端530b)。在一些实施例中，第三导电安装部556在第一位置处电连接到有源装置540，且第四导电安装部558在第二位置处电连接到有源装置540。根据一些实施例，第一连接部560对第一导电安装部552与第三导电安装部556进行电连接，且第二连接部570对第二导电安装部554与第四导电安装部558进行电连接。在一些实施例中，电感器520通过第一连接部560或第二连接部570中的至少一者来为有源装置540提供各种类型的功能。在一些实施例中，电感器520可用作为提高或降低施加到有源装置540的电压的变压器。在一些实施例中，电感器520可用作无线充电器、变压器、天线、射频(rf)电路元件(例如用于阻抗匹配)及类似元件的电感器。具体来说，电感器520可用作携带式无线装置(例如无线电话或平板电脑)中的近场线圈以实作对所述携带式无线装置的无线充电。相同的近场线圈可与被集成到相同的携带式无线装置中的无线充电功率放大器进行耦合并进行复用，以将所述无线携带式装置配置成无线功率发射器来对其他附近的携带式装置(例如内建无线充电接收器线圈的物联网装置)进行充电。如本文中所述，具有磁性结构(例如磁芯)的电感器可以用以下方式形成在集成扇出(info)型封装内。所述方式使得所述电感器可具有包括微型化大小在内的期望大小以适应装置封装中的特征的微型化。电感器的集成制作可提高制作效率、简化制作及节省制作成本。磁性结构(例如芯体)可使用如本文中所述的各种高磁导率磁性材料中的任一者来形成，由此为电感器提供高的电感，此可提高所述电感器的性能及效率。磁性结构(例如芯体)可利用例如旋转涂布、电镀沉积、无电镀覆、溅镀等可与超大规模集成(ultralargescaleintegration，ulsi)兼容的工艺而由磁性材料形成，由此允许电感器以与现有装置封装方式一致的方式集成到装置封装中。此外，集成电路装置(例如应用处理器装置或其他有源装置)可在位于电感器内部及/或外部的区域中直接集成到info封装中，而不会在制造工艺中造成不兼容。根据一些实施例，一种集成电子装置封装可包括：半导体管芯，包括设置在封装结构的第一层处的集成电路，所述封装结构包括多个层，所述多个层中的第一层包含模塑材料；电感器，包括导电迹线及磁性结构，所述导电迹线设置在所述磁性结构周围，所述导电迹线包括位于所述封装结构的第二层及第三层处的迹线部分，所述导电迹线包括在所述第二层与所述第三层之间延伸的第一通孔，所述第一通孔对所述迹线部分进行内连以形成线圈结构，所述第一通孔与所述管芯一起嵌置在所述第一层的所述模塑材料中，所述磁性结构设置在所述电感器的所述线圈结构内；以及多个导电内连线，设置在所述封装结构的一个或多个层处，所述多个导电内连线通过第二通孔连接到所述管芯，所述多个导电内连线为所述管芯提供信号路由，所述管芯设置在所述电感器的多个部分之间。在一些实施例中，电感器被配置成环形。在一些实施例中，半导体管芯设置在平面中的被所述环形环绕的区域处。在一些实施例中，磁性结构被配置成闭环形。在一些实施例中，磁性结构包含选自由cufe2o4、bife5o12、ni-fe合金及co-ta-zr合金组成的群组的至少一种材料。在一些实施例中，磁性结构以原子百分比计包含约40％的ni、约40％的zn及约20％的cufe2o4。在一些实施例中，磁性结构以原子百分比计包含约80％的y及约20％的bife5o12。在一些实施例中，磁性结构包含以原子百分比计由约80％的ni及约20％的fe形成的合金。在一些实施例中，磁性结构包含以原子百分比计由约91.5％的co、约4.5％的ta及约4％的zr形成的合金。根据一些实施例，一种制作包括电感器的集成电子装置封装的方法，可包括：在封装结构的电绝缘层上形成导电迹线的第一迹线部分，所述第一迹线部分是导电的；在设置在所述电绝缘层上的牺牲层中形成所述导电迹线的通孔，所述通孔是导电的；移除所述牺牲层并将管芯放置在所述电绝缘层上方；在所述管芯的暴露的表面及所述通孔的暴露的表面周围形成模塑材料层，并在所述模塑材料层内形成磁性结构；以及在所述模塑材料层及所述磁性结构上方形成所述导电迹线的第二迹线部分，所述第二迹线部分是导电的，所述导电迹线及所述磁性结构形成所述电感器。在一些实施例中，导电迹线包括环绕所述磁性结构的线圈形状。在一些实施例中，磁性结构包含选自由cufe2o4、bife5o12、ni-fe合金及co-ta-zr合金组成的群组的至少一种材料。在一些实施例中，磁性结构以原子百分比计包含约40％的ni、约40％的zn及约20％的cufe2o4。在一些实施例中，磁性结构以原子百分比计包含约80％的y及约20％的bife5o12。在一些实施例中，磁性结构包含以原子百分比计由约91.5％的co、约4.5％的ta及约4％的zr形成的合金。在一些实施例中，电感器被配置成环形。在一些实施例中，磁性结构被配置成闭环形。在一些实施例中，管芯设置在所述电感器的多个部分之间。在一些实施例中，牺牲层包含光刻胶。根据一些实施例，一种制作包括电感器的集成电子装置封装的方法可包括：在封装结构的第一电绝缘层上形成第一迹线部分，所述第一迹线部分是导电的；在设置在所述第一绝缘层上的牺牲层中形成通孔，所述通孔是导电的且电连接到所述第一迹线部分中的相应的第一迹线部分；移除所述牺牲层，并在所述第一绝缘层上形成第二电绝缘层；将管芯放置在所述第二电绝缘层上；在所述管芯的暴露的表面及所述通孔的暴露的表面之上及周围形成模塑材料；将所述模塑材料平坦化并在所述模塑材料中形成沟槽；在所述沟槽中形成磁性材料并在所述沟槽中的所述磁性材料之上形成电绝缘材料，以使所述沟槽中的所述磁性材料电绝缘；以及在所述模塑材料及所述磁性材料上方形成第二迹线部分，所述第二迹线部分是导电的且电连接到所述通孔，以使所述第一迹线部分、所述通孔及所述第二迹线部分形成跨越所述封装结构的多个层的电感器，所述电感器的线圈环绕所述沟槽中的所述磁性材料，所述电感器的所述通孔中的至少一些与所述管芯一起嵌置在所述多个层中的第一层的所述模塑材料中。尽管已以针对特定结构特征或方法动作的语言阐述了本主题，然而应理解，随附权利要求书的主题未必仅限于以上所述特定特征或动作。确切来说，以上所述特定特征及动作是作为用于实作权利要求书的例子形式而公开。本文中提供实施例的各种操作。阐述所述操作中的一些或所有操作时的次序不应被理解为暗示这些操作必须依照次序进行。所属领域中的技术人员应知，替代次序也将具有本说明的有益效果。此外，应理解，并非所有操作均必须存在于本文中提供的每一实施例中。应知，在一些实施例中，出于简洁及易于理解的目的，本文中绘示的层、特征、元件等是以相对于彼此的特定尺寸(例如结构尺寸或取向)而示出，且所述层、特征、元件等的实际尺寸实质上不同于本文中所示的尺寸。另外，存在各种技术用于形成本文中提及的层、特征、元件等，例如电化学镀覆(ecp)、蚀刻技术、湿式移除技术、植入技术、掺杂技术、旋涂技术、溅镀技术(例如磁控管或离子束溅镀)、成长技术(例如热成长)或沉积技术(例如化学气相沉积(chemicalvapordeposition，cvd)、原子层沉积(atomiclayerdeposition，ald)、物理气相沉积(pvd)等)。此外，本文中使用“示例性”来指充当例子、实例、示例等，而未必指为有利的。本申请中使用的“或”旨在指包含的“或”而不是指排他的“或”。另外，本申请中使用的“一(a及an)”通常理解为指“一个或多个”，除非另有指明或从上下文中清楚地表明指单数形式。此外，a及b中的至少一者等表述通常指a或b，或a与b两者。此外，就在具体实施方式或权利要求书中使用“包含(includes)”、“具有(having、has)”、“带有(with)”或其变型来说，此种用语旨在以相似于“包括(comprising)”的方式表示包含。此外，尽管已相对于一种或多种实作方案示出及阐述了本发明，但所属领域中的技术人员在阅读及理解本说明书及附图后将想到等效更改及修改形式。本发明包括所有此种修改及更改形式，且仅受限于以上权利要求书的范围。[符号的说明]100：集成电子装置封装102：管芯104：第一层106、520：电感器108：迹线108a、108b：迹线部分108c：第一通孔110：磁性结构112：第二层114：第三层120、322：管芯贴合件122、124：内连线126：第二通孔128：导电接垫130、345、348、408c：通孔134：第一部分136：第二部分200：方法202、204、206、208、210：步骤302：载体304：离型层306、308、318、506：绝缘层310：迹线部分312：牺牲层313、331、341：开口314a：晶种层/金属314b、314c：金属层/金属316：通孔320、402、502：管芯324：保护层326：接垫328：模塑材料330：图案化的掩模层332：开口334：磁性材料/磁性结构/磁芯335：凹陷/凹陷部336：电绝缘层338：金属层/rdl-1338a：上部迹线部分340：图案化的掩模层342、346：绝缘层344：rdl-2350：rdl-3352：绝缘层354：ubm接垫356：焊料凸块404：模塑材料408：导体金属迹线408a：顶部金属迹线部分408b：底部金属迹线部分410、510：磁性结构/磁芯420：3d电感器结构430a、430b：导电电感器连接部(埠)500：集成电路封装504：模塑材料层508：导电迹线508a：顶部金属迹线部分508b：底部金属迹线部分508c：通孔530a：第一端/导电电感器连接部(埠)530b：第二端/导电电感器连接部(埠)/第二电感器埠540：有源装置552：第一导电安装部554：第二导电安装部556：第三导电安装部558：第四导电安装部560：第一电连接部570：第二电连接部a-a’：虚线d1、d2、d3：直径d4：横向距离h1：高度l1：总长度t1、t2：厚度w1：总宽度当前第1页12当前第1页12