预间隔物自对准切口形成的制作方法

本发明关于积体电路及半导体装置制作，并且更具体来说，关于形成自对准切口(self-alignedcut)的方法及形成有自对准切口的结构。

背景技术

后段(back-end-of-line；beol)互连结构可用于将前段(front-end-of-line；feol)处理期间基材所制作的诸装置结构彼此连接、以及与芯片的外部环境连接。用于形成beol互连结构的自对准图案化程序涉及当作牺牲特征建立特征间距的心轴(mandrel)。侧壁间隔物具有比目前供光学光刻用的接地规则所允许者更小的厚度，乃形成于与该等心轴的垂直侧壁相邻处。选择性移除心轴之后，例如透过定向反应性离子蚀刻(reactiveionetch；rie)程序将侧壁间隔物当作蚀刻掩膜用于蚀刻下层硬掩膜。图案中的未受掩蔽特征从硬掩膜转移至介电层，以界定内有beol互连件的电线形成的沟槽。

可利用切割掩膜及蚀刻在心轴中形成切口，以便切开该等心轴，并且界定随后用于形成相邻电线的间隙，该等电线以尖部对尖部间隔于其尖部处隔开。可将反映该等切口心轴的图案转移至硬掩膜，并且随后从该硬掩膜转移至图案化的介电层。非心轴切口亦可形成于硬掩膜本身中，并且在形成侧壁间隔物时遭由介电材料填充。亦将这些非心轴切口转移至硬掩膜，并且随后从该硬掩膜转移至图案化的介电层。该等心轴及非心轴切口遭由图案化的介电层的介电材料填充，用以填充该等间隙，并且在该等电线跨该等间隙彼此面向的该等尖部之间提供电隔离。

需要改良型的形成自对准切口的方法及形成有自对准切口的结构。

技术实现要素：

在本发明的一具体实施例中，一种方法包括：在金属硬掩膜层上形成介电层，在该介电层上形成心轴，以及形成穿过该介电层延展至该金属硬掩膜层的切口。在藉由该介电层中该切口所曝露的该金属硬掩膜层的区域上形成金属层的区段。形成该金属层之后，在该心轴的垂直侧壁上形成间隔物。

在本发明的一具体实施例中，一种结构包括具有沟槽及位在该沟槽中的电线的敷金属阶(metallizationlevel)。该电线包括呈平面型的侧壁及自该侧壁向外突出的突片(tab)。

附图说明

附图为合并于本说明书的一部分并构成该部分，绘示本发明的各项具体实施例，并且连同上述对本发明的一般性说明、及下文对具体实施例提供的详细说明，目的是为了阐释本发明的具体实施例。

图1根据本发明的具体实施例，为一种结构在处理方法的初始制作阶段时的俯视图。

图1a为图1的结构大体上沿着图1所示线条1a-1a取看的截面图。

图2至图8及图2a至图8a分别为该结构在该处理方法继图1及图1a后的接续制作阶段时的俯视图及截面图。

图9根据本发明的具体实施例，为一种结构在继处理方法的图1后的制作阶段时的俯视图。

图9a为图9的结构大体上沿着图9所示线条9a-9a取看的截面图。

图10至图14及图10a至图14a为该结构在该处理方法继图9及图9a后的接续制作阶段时的各别俯视图及截面图。

符号说明

10,14介电层

11介电性硬掩膜

12硬掩膜层

13,15顶端表面

16,18,20心轴

17垂直侧壁

22心轴切割掩膜

24,26心轴切口

28非心轴切割掩膜

30,32非心轴切口

34,36,38,40区段

42掩膜层

44侧壁间隔物

45端部

46沟槽

51,53,55,57,59,61,63端部

52,54,56,58,60,62电线

64电线或突片

65,67侧壁

66突片

70窄区段

72宽区段

t厚度

w1,w2宽度。

具体实施方式

请参阅图1、图1a，并且根据本发明的具体实施例，根据处理方法处理介电层10以形成敷金属阶的互连结构。介电层10可由电气绝缘的介电材料所组成，诸如由八甲基环四硅氧烷(omcts)先驱物生成的富含氢的碳氧化硅(sicoh)、或另一类型的低k介电材料。介电层10可位于基材上，该基材包括藉由前段(feol)处理所制作用以形成积体电路的装置结构。介电性硬掩膜11位于介电层10的顶端表面上。介电性硬掩膜11可由透过化学气相沉积(chemicalvapordeposition；cvd)予以沉积的介电材料诸如二氧化硅(sio2)所组成。

硬掩膜层12位于介电性硬掩膜11的顶端表面上。硬掩膜层12可由透过物理气相沉积(physicalvapordeposition；pvd)予以沉积的金属诸如氮化钛(tin)所构成。可采用对介电性硬掩膜11的材料具有选择性的方式，将硬掩膜层12从介电性硬掩膜11移除。在硬掩膜层12上形成介电层14。介电层14可由透过cvd予以沉积的介电材料诸如氮化硅(si3n4)所组成。可采用对硬掩膜层12的材料具有选择性的方式，将介电层14从硬掩膜层12移除。“选择性”一词参照材料移除程序(例如：蚀刻)于本文中使用时，表示目标材料的材料移除率(即蚀刻率)高于经受材料移除程序的至少另一材料的材料移除率(即蚀刻率)。

在介电层14的顶端表面15上形成心轴16、18、20。心轴16、18、20可藉由在介电层14的整个顶端表面15上沉积材料的毯覆层、以及使用光刻堆迭透过光刻及蚀刻将该毯覆层图案化而并行地形成。举例而言，侧壁影像移转(sidewallimagetransfer；sit)程序或自对准双图案化(self-aligneddoublepatterning；sadp)程序可用于将心轴16、18、20图案化。心轴16、18、20可由透过cvd在低温下沉积的硅诸如非晶硅所组成。心轴16、18、20具有相对于介电层14的顶端表面15垂直突出的垂直侧壁17。

请参阅图2、图2a，其中相似的参考元件符号是指图1、图1a中相似的特征，并且在后续制作阶段，于介电层14的顶端表面15上形成心轴切割掩膜22并将该心轴切割掩膜图案化。心轴切割掩膜22可包括藉由旋转涂布在介电层14的顶端表面15上涂敷的有机平坦化层(organicplanarizationlayer；opl)材料。可采用光刻方式将心轴切割掩膜22图案化，以在穿透心轴20的窄心轴切口24、及穿透心轴18的更大心轴切口26的意欲位置界定开口。心轴切口26的形状可在形成心轴切割掩膜22时使用光学邻近校正(opticalproximitycorrection；opc)当作光刻增强技术来最佳化。

心轴切口24、26是在心轴18、20中使用诸如反应性离子蚀刻(rie)将心轴18、20的材料从未遭由心轴切割掩膜22掩蔽的区域移除的程序予以形成。该蚀刻程序亦可移除该等开口位在心轴切割掩膜22中的区域上方介电层14的介电材料，并且在硬掩膜层12的材料上终止。心轴切口24、26移除心轴18、20的各别区段、以及用于形成心轴切口24、26的心轴切割掩膜22中的开口上方硬掩膜层12的曝露区。心轴切口24随后用于在随后形成的电线中施作窄尖部对尖部切口，而心轴切口26用于施作更大面积的切口特征。心轴切口26的宽度可小于或等于心轴18的宽度与随后形成的间隔物的两倍宽度的总和。

请参阅图3、图3a，其中相似的参考元件符号是指图2、图2a中相似的特征，并且在后续制作阶段，藉由清洁程序来移除心轴切割掩膜22，并且在介电层14的顶端表面15上形成非心轴切割掩膜28。非心轴切割掩膜28可包括藉由旋转涂布在介电层14的顶端表面15上涂敷的有机平坦化层(opl)材料。可采用光刻方式将非心轴切割掩膜28图案化，以在介电层14中介于心轴16与心轴18之间窄的非心轴切口30、及介电层14中介于心轴18与心轴20之间较宽的非心轴切口32的意欲位置界定开口。非心轴切口30、32可在介电层14中使用诸如反应性离子蚀刻(rie)将介电层14的材料从未受非心轴切割掩膜28掩蔽的区域移除的蚀刻程序予以形成。非心轴切口30、32移除介电层14的各别区段。非心轴切口30以后用于施作在经形成与切口心轴20连接的诸电线之间具有窄尖部对尖部间隔的切口，而心轴切口26用于在心轴18中施作面积更大的切口。穿过非心轴切口30、32使硬掩膜层12的区域曝露。

请参阅图4、图4a，其中相似的参考元件符号是指图3、图3a中相似的特征，并且在后续制作阶段，藉由清洁程序移除非心轴切割掩膜28。硬掩膜层12的顶端表面13上的各别区域上形成掩膜层42的区段34、36、38、40，该等各别区域是于形成心轴切口24、26及非心轴切口30、32时藉由移除介电层14来显露。在藉由心轴切口24、26所曝露的硬掩膜层12的各别区域上分别形成掩膜层42的区段34、36，而在藉由非心轴切口30、32所曝露的硬掩膜层12的各别区域上分别形成掩膜层42的区段38、40。先形成掩膜层42，再拉引心轴16、18。

掩膜层42的区段34、36、38、40具有在心轴切口24、26及非心轴切口30、32的内缘处匹配边界的外周界。图案化的介电层14就形成掩膜层42的区段34、36、38、40建立模板。在一具体实施例中，掩膜层42可具有与介电层14的厚度t相比更小或相等的厚度。

掩膜层42的区段34具有比心轴18的宽度w2更大的宽度w1。类似的是，掩膜层42的区段36具有比心轴20的宽度w2更大的宽度w1。这些宽度差异随后在藉由蚀刻将硬掩膜层12图案化时、且接着在随后使用图案化的硬掩膜层12蚀刻介电层10时自行彰显。

可选择性沉积掩膜层42，使得其材料在硬掩膜层12的表面上集结及形成而产生区段34、36、38、40，但无法在诸如心轴16及介电层14等非金属物件的顶端表面上集结及形成。藉由处理硬掩膜层12透过对上层介电层14进行图案化而显露的表面区，可促进选择性沉积。掩膜层42可由透过低温cvd或透过原子层沉积(atomiclayerdeposition；ald)予以沉积的金属所组成。在一具体实施例中，掩膜层42可由使用钌的挥发性金属先驱物透过cvd或ald予以形成的钌(ru)所组成。在一具体实施例中，掩膜层42可由使用钴的挥发性金属先驱物透过cvd或ald予以形成的钴(co)所组成。在一具体实施例中，掩膜层42可由透过无电式镀覆予以形成的铜(cu)所组成。

请参阅图5、图5a，其中相似的参考元件符号是指图4、图4a中相似的特征，并且在后续制作阶段，介电层14的顶端表面15上与心轴16、18、20的垂直侧壁相邻的位置、及心轴18在心轴切口24所在处的端部45的位置形成侧壁间隔物44。间隔物44是在执行心轴切口24、26及非心轴切口30、32之后才形成。侧壁间隔物44可藉由沉积诸如二氧化硅(sio2)的介电材料所构成的保形层、以及用诸如反应性离子蚀刻(rie)的异向性蚀刻程序塑形该保形层予以形成。鉴于留下来作为侧壁间隔物44的介电材料，该异向性蚀刻程序优先将介电材料从水平表面移除，诸如介电层14、心轴16、18、20、及掩膜层42的区段34、36、38、40的顶端表面。构成侧壁间隔物44的材料可经选择而要采用对介电层14、心轴16、18、20、及掩膜层42的区段34、36、38、40的材料具有选择性的方式藉由给定蚀刻化学作用予以移除。侧壁间隔物44可由透过原子层沉积(ald)予以沉积的介电材料诸如二氧化硅(sio2)所构成。

侧壁间隔物44具有与被蚀刻的保形层的厚度名义上相等的宽度w3。侧壁间隔物44完整地或完全地包覆掩膜层42的区段34，使得区段34埋置于间隔物44下方，并且垂直介于间隔物44与硬掩膜层12之间。心轴18的切口端部上侧壁间隔物44仅部分包覆掩膜层42的区段36。掩膜层42的区段36的长度是藉由将介电层14中的心轴切口26的对应尺寸减去心轴18的端部45上的间隔物44的宽度、及一心轴(图未示)的端部上的空间的宽度来制定，若有的话，该心轴自端部45起跨心轴切口26具有端部。类似的是，侧壁间隔物44部分包覆非心轴切口30、32中其各别侧缘上方的掩膜层42的区段38、40。

请参阅图6、图6a，其中相似的参考元件符号是指图5、图5a中相似的特征，并且在后续制作阶段，利用具有合适的蚀刻化学作用的蚀刻程序，采用对介电层14、掩膜层42的区段34、36、38、40、及侧壁间隔物44的材料具有选择性的方式来移除心轴16、18、20。顶端表面15上拉引心轴16、18、20时所曝露的区域上方显露介电层14的顶端表面15。

掩膜层42的区段34、36、38、40、及侧壁间隔物44包覆该介电层的顶端表面15的区域。掩膜层42的区段34埋置于侧壁间隔物44的材料下方，其完全地或完整地填充切口心轴18所致两个心轴节段的各别端部或尖部之间的切口24。间隔物44部分地但非完整地包覆掩膜层42的其它区段36、38、40。

请参阅图7、图7a，其中相似的参考元件符号是指图6、图6a中相似的特征，并且在后续制作阶段，继蚀刻程序将心轴16、18、20移除后将介电层14图案化，该蚀刻程序将侧壁间隔物44、及掩膜层42的区段34、36、38、40操作为蚀刻掩膜，敞开介电层14的蚀刻程序可运用一种蚀刻化学作用，其移除介电层14未遭由侧壁间隔物44、及掩膜层42的区段34、36、38、40包覆的材料。蚀刻程序结束后，介电层14的区段垂直位于侧壁间隔物44与硬掩膜层12之间。掩膜层42的区段34、36、38、40与硬掩膜层12直接接触，因为介电层14是在处理方法较早制作阶段中形成掩膜层42时进行图案化。

接着，藉由蚀刻程序将侧壁间隔物44、及掩膜层42的区段34、36、38、40操作为蚀刻掩膜而将硬掩膜层12图案化。该蚀刻程序可运用蚀刻化学作用，采用对侧壁间隔物44及掩膜层42具有选择性的方式、以及采用对将硬掩膜层12图案化时操作为蚀刻终止的介电性硬掩膜11的材料具有选择性的方式，将硬掩膜层12的材料移除。硬掩膜层12的区段于其在侧壁间隔物44所包覆的区域上方蚀刻成细长条状物期间受到保留及留存。硬掩膜层12的区段同样地于其在掩膜层42的区段34、36、38、40所包覆的区域上方蚀刻期间受到保留及留存。

随后，蚀刻介电性硬掩膜11及介电层10以在介电层10中形成沟槽46，但介电层10受硬掩膜层12掩蔽且受保护免于蚀刻移除的那些区域除外。介电层10上的那些受掩蔽区域是基于掩膜层42的区段34、36、38、40、及侧壁间隔物44所包覆的互补区域，藉由硬掩膜层12的图案化予以判定。沟槽46位于未受掩蔽的区域中。

请参阅图8、图8a，其中相似的参考元件符号是指图7、图7a中相似的特征，并且在后续制作阶段，蚀刻介电层10之后，掩膜层42的区段34、36、38、40、侧壁间隔物44、及硬掩膜层12可藉由一或多个蚀刻或清洁程序予以移除。用导体填充介电层10中的沟槽46(图7、图7a)以形成电线52、54、56、58、60、62。可先将钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)或这些材料的分层组合(例如双层ti/tin)所构成的衬垫(图未示)涂敷至该等沟槽，再用金属予以填充。电线52、54、56、58、60、62可由使用沉积程序所形成的低电阻率导体所构成，诸如藉由电镀或无电式沉积所形成的金属，如铜(cu)。

电线52、54、56、58、60、62的形状及几何形态重现硬掩膜层12中图案化特征的形状及几何形态，其藉由掩膜层42的区段34、36、38、40的形状及几何形态、以及侧壁间隔物44的形状及几何形态予以制定。电线52、54、56、58、60、62的相邻对藉由介电层10的电绝缘体的区段彼此分开。蚀刻介电层10时，介电层10的这些区段受硬掩膜层12的条状物掩蔽，在其藉由掩膜层42的区段34、36、38、40、及侧壁间隔物44进行图案化期间，硬掩膜层12受掩蔽的区域上方保留该等条状物。

位于非心轴切口30中的介电层10的介电材料将电线52的端部51与电线54的端部53分开。类似的是，位于心轴切口24中的介电层10的介电材料将电线60的端部59与电线62的端部61分开。在代表性具体实施例中，端部59、61上形成的间隔物44填充介于端部59、61之间的尖部对尖部间隙。代表性具体实施例中将介于电线58的端部59与电线60的端部61之间的尖部对尖部距离绘示成小于或等于侧壁间隔物44的两倍宽度，使得切口24受间隔物材料完整地填充，并且掩膜层42的区段34受到包覆。然而，介于端部59与端部61之间的尖部对尖部距离可大于侧壁间隔物44的两倍宽度，因为掩膜层42的区段34会跨介于端部59上的侧壁间隔物44与端部61上的间隔物44之间的任何开放式间隙将介电层10掩蔽。

与电线58的端部57相邻的介电层10的介电材料填充非心轴切口32，其比心轴切口30具有更大的面积。介电层10的介电材料亦填充心轴切口26，其比心轴切口24具有更大的面积，与电线56的端部55相邻。心轴切口26可大于习知的心轴切口，因为掩膜层42的区段36的长度制定介于电线56的端部55与有端部与电线56的端部55呈尖部对尖部配置的任何相邻电线(图未示)之间的尖部对尖部距离。心轴切口26的尺寸不因间隔物44的宽度而受限。

在代表性具体实施例中，心轴切口26的宽度可小于心轴18的宽度与随后形成的间隔物44的两倍宽度的总和。所以，电线54与58、以及内有形成这些电线54与58的已蚀刻沟槽将会具有彼此朝内突出的各别附加物或突片64、66。电线54可具有呈平面型的垂直侧壁65，而突片64从电线54的侧壁65向外突出以中断其平面性。电线58可具有呈平面型的垂直侧壁67，而突片66从电线58的侧壁67向外突出以中断其平面性。突片64、66侧向位于侧壁65与侧壁67之间。突片64、66的置放缩窄填有介电质的心轴切口26。突片64、66的尺寸可随心轴切口26的尺寸及位置而变。在后者方面，举例而言，若心轴切口26的位置相对于心轴18的中心线充分离心，则突片64、66其中一者可不存在。

心轴切口24、26可为自对准，并且其形成可仅涉及两个掩膜，而不需要另外进行虚设移除。在后者方面，心轴切口26可用于虚设移除，并且依赖用于提供心轴切口24的相同掩膜。突片64、66若一者存在或两者都存在，则可对完整的互连结构提供电阻效益及电容效益。

请参阅图9、图9a，其中相似的参考元件符号是指图1、图1a中相似的特征，并且根据本发明的替代具体实施例，可修改心轴切割掩膜22，使得心轴切割掩膜22中用于形成心轴切口24、26的开口具有双宽度形状。具体而言，心轴切割掩膜22中的各开口具有与心轴20的宽度等宽的窄区段70、及所具宽度比窄区段70的宽度更大的宽区段72。心轴切割掩膜22的窄区段70垂直配置于硬掩膜层12与心轴切割掩膜22的宽区段72之间。宽区段72可藉由部分光刻程序来形成，其将宽区段72与窄区段70分开形成。

心轴切口24、26是在心轴18、20中使用诸如反应性离子蚀刻(rie)的蚀刻程序来形成，其将心轴18、20及介电层14的材料从心轴切割掩膜22中开口的窄区段70内侧未受心轴切割掩膜22掩蔽的区域选择性移除。在这项具体实施例中，缩短心轴切口26以就比心轴切口24所提供的尖部对尖部更宽的尖部对尖部切口绘示该掩蔽。在一替代具体实施例中，与心轴切口24完全一样的另一心轴切口(图未示)可在心轴18中形成，并且可与心轴切口24水平对准以提供长切口。

请参阅图10、图10a，其中相似的参考元件符号是指图9、图9a中相似的特征，并且在后续制作阶段，于硬掩膜层12的顶端表面13上透过心轴切口24、26曝露的区域上形成掩膜层42的区段34、36(图9、图9a)。掩膜层42的区段34、36具有比介电层14的厚度更大或相等的高度，使得区段34、36于介电层14的顶端表面15上面突出。由于心轴切割掩膜22中实施双宽度开口，掩膜层42的区段34具有与心轴18的宽度相等的宽度。更具体来说，掩膜层42的区段34的宽度受限于心轴切口24的下区段70的宽度(图9)，而掩膜层42的区段36的宽度受限于心轴切口26的下区段70的宽度(图9)。

请参阅图11、图11a，其中相似的参考元件符号是指图10、图10a中相似的特征，并且在后续制作阶段，藉由清洁程序来移除心轴切割掩膜22，并且在介电层14的顶端表面15上形成非心轴切割掩膜28。使用非心轴切割掩膜28当作蚀刻掩膜，非心轴切口30、32可在介电层14中使用诸如反应性离子蚀刻(rie)将介电层14的材料从未受非心轴切割掩膜28掩蔽的区域移除的蚀刻程序予以形成。在一替代具体实施例中，与非心轴切口30完全一样的另一非心轴切口(图未示)可在心轴16与心轴18之间形成，并且可与非心轴切口28水平对准以提供长切口。

请参阅图12、图12a，其中相似的参考元件符号是指图11、图11a中相似的特征，并且在后续制作阶段，于硬掩膜层12的顶端表面13上透过非心轴切割掩膜28中的开口、及心轴切口30、32所曝露的区域上形成掩膜层42的区段38、40。掩膜层42的区段38、40具有与介电层14的厚度相等的厚度。

请参阅图13、图13a，其中相似的参考元件符号是指图12、图12a中相似的特征，并且在后续制作阶段，藉由清洁程序移除非心轴切割掩膜28，并且在介电层14的顶端表面15上与心轴16、18、20的垂直侧壁17相邻的位置形成侧壁间隔物44。掩膜层42的区段34、36、38、40在其边缘处仅受侧壁间隔物44部分包覆。

请参阅图14、图14a，其中相似的参考元件符号是指图13、图13a中相似的特征，并且在后续制作阶段，该程序如图6、图6a至图8、图8a的内容中所述持续进行以形成电线52、54、56、58、60、62。因心轴切口26缩短，而另外形成电线64。介电层10的介电材料填充介于电线64的端部63与电线56的端部55之间的心轴切口26。端部55与端部63之间的尖部对尖部距离大于使用心轴切口24所形成电线60的端部59与电线62的端部61之间的尖部对尖部间隔，而且还比侧壁间隔物44的两倍宽度更长。

本方法如以上所述，用于制作积体电路芯片。产生的积体电路芯片可由制作商以空白晶圆形式(例如：作为具有多个未封装芯片的单一晶圆)、当作裸晶粒、或以封装形式来配送。该芯片可与其它芯片、离散电路元件、及/或其它信号处理装置整合，作为中间产品或最终产品某部分。该最终产品可以是包括积体电路芯片的任何产品，诸如具有中央处理器或智能手机的电脑产品。

本文中对“垂直”、“水平”、“侧向”等用语的参照属于举例，并非限制，乃用来建立参考架构。诸如“水平”与“侧向”等用语是指平面中与半导体基材的顶端表面平行的方向，与其实际三维空间方位无关。诸如“垂直”与“正交”等用语是指与“水平”及“侧向”方向垂直的方向。诸如“上面”及“下面”等用语指出元件或结构彼此的相对位置，及/或与半导体基材的顶端表面相对的位置，与相对高度截然不同。

“连接”或“耦接”至另一元件、或与该另一元件“连接”或“耦接”的特征可直接连接或耦接至其它元件，或者，转而可出现一或多个中介元件。如无中介元件，一特征可“直接连接”或“直接耦接”至另一元件。如有至少一个中介元件，一特征可“间接连接”或“间接耦接”至另一元件。

本发明的各项具体实施例的描述已为了说明目的而介绍，但用意不在于穷举或受限于所揭示的具体实施例。许多修改及变例对所属技术领域中具有通常知识者将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语是为了最佳阐释具体实施例的原理、对市场出现的技术所作的实务应用或技术改良、或让所属技术领域中具有通常知识者能够理解本文中所揭示的具体实施例而选择。