瓦式TR组件毫米波可扩展芯片架构的制作方法

本发明涉及一种可广泛应用于通信、雷达、制导、遥感、频谱学及生物效应等多种领域毫米波相控阵天线tr组件中的可扩展芯片架构。所谓“相控阵”是指天线上成千上万个辐射元有规律地排列，每个辐射元的相位受到有规律的控制。

背景技术

二维有源相控阵天线，以其扫描波束无惯性捷变，优异的射频性能，良好的通道冗余性等特点，近年来得到迅速发展和广泛应用。此类天线的最大特点就是tr组件有源收发通道在二维平面内按1/2λg(工作波长)间距周期性扩展，这也形成了tr组件布局中最基本也是最重要的约束条件，即单个通道tr链路功能的集成实现总是约束在λg/2×λg/2区间及其投影方向闭合空间中。根据tr链路功能在组件中铺展维度，tr组件形成了砖式(z向铺展)和瓦式(x-y平面铺展)两种典型架构。这两种架构的实现主要由两个层面的技术来支撑：芯片级一次集成和子阵级二次集成。由于众所周知的原因，基于半导体集成工艺的芯片级一次集成，对tr组件尤其是毫米波频段tr组件的架构实现，功能密度和集成密度的提升以及低成本的实现都起着至关重要的作用。

砖式tr组件先于瓦式tr组件发展和成熟，这主要是由其架构的实现难度决定的。砖式架构每个tr通道链路功能可沿z向铺展布局，避开了x-y平面内单通道投影面积不大于λg/2×λg/2的尺寸约束。采用分离收发套片搭建的砖式tr组件开始成熟并应用在低频段有源相控阵天线中。随半导体射频芯片由单一功能向单芯片多功能的技术跨越，砖式tr组件逐渐覆盖了ka频段以下毫米波二维有源相控阵的工程应用需求，但砖式架构在应用中暴露出不少问题：单通道芯片占高，如目前集成度相对较高的“两片式”方案(收发芯片+幅相调制核心芯片)，单通道芯片数量仍在两只以上，面积超过12mm²，导致tr组件成本难以显著下降；由于链路功能沿z向铺展，tr组件纵向尺寸较大，在毫米波频段难以满足小型化天线所要求的低剖面、轻薄化需求；tr组件主要热交换区居于外围，各射频通道散热路径不一致，尤其在高功率应用中会出现较高温度梯度而影响芯片性能和稳定性。

瓦式架构的出现，是对tr组件通道集成密度和功能密度的一次显著提升，也为tr组件解决上述问题提供了有效技术途径。由于tr链路射频功能沿x-y平面铺展，最直接的好处即是显著减少tr组件z向占用尺寸，非常利于tr组件轻小型化的实现，对毫米波相控阵天线轻薄化、共形阵的实现起到至关重要的作用；其次每个通道的有源芯片(热源)的散热路径均可设计为相互平行且垂直朝下直贴冷板，即各通道的散热路径是一致且最短，因此瓦式tr组件具有天然的高效散热特性。但其设计难点也是显而易见的：x-y平面的电路布局受到λg/2×λg/2口径限制，尤其到毫米波频段工作波长更短、阵元间距更小，传统砖式tr组件单通道多功能套片(如“两片式”)的芯片集成架构已无法满足薄片化毫米波相控阵天线更小单元间距、更高集成密度的应用需求，成为毫米波瓦式tr组件实现中最突出的矛盾和问题，也给毫米波瓦式tr组件的实现带来极大难度。同时，根据工程实践和公开文献报道，毫米波tr组件成本中芯片占比约60～70％左右，显而易见降低芯片成本是实现低成本tr组件的关键环节。以生产阶段为例，相同半导体工艺和制程前提下，芯片成本与芯片面积强相关：首先单只芯片面积越小，同尺寸晶圆能出芯片数量越多，芯片加工中最贵的制版成本可以分摊的更低；其次面积越小的芯片消耗的材料成本越低；再者单只芯片越小，受晶圆工艺坏点影响的数量占比越低，成品率会更高。虽然在只关注芯片的集成度和单通道芯片面积的条件下，tr组件芯片soc(system-on-chip)化是首选，但在目前及未来较长一段时期，还很难找到一种兼具强大数模混合集成能力、规模化低成本生产和优良射频性能的全能半导体工艺，这意味着soc方案必然会付出性能和成本上的代价，单只芯片实际尺寸过大导致的良品率下降，也会反作用于成本。因此，如何针对毫米波瓦式tr组件芯片级集成的需求和特点，在实现tr链路功能、满足毫米波瓦式tr子阵布局要求的基础上，提出一种全新的可灵活扩展的专用芯片架构，尽量减少单通道芯片占比和芯片面积，进而显著降低tr组件成本，成为亟待解决的问题。

技术实现要素：

本发明针对毫米波瓦式tr组件在更小单元间距的平面周期性布局中，要求芯片集成度更高，功能划分更合理，生产成本更低，而传统砖式tr组件芯片集成方案很难满足需要的突出问题，提出一种平面对称可扩展，功能密度和通道密度高，单通道芯片占比低，性能/成本配比更均衡的通用化低成本毫米波瓦式tr组件专用芯片架构。

为实现上述目的，本发明通过以下措施来达到。一种瓦式tr组件毫米波芯片可扩展架构，包括：在x-y平面无间隙拼装，集成了多种数模混合功能的幅相调制芯片1和采用双通道平行集成布局的多功能芯片2；其特征在于：幅相调制芯片1四路幅相调制通道左右对称，设置在幅相调制芯片1中央的一分四功率分配合成网络17对应四路幅相调制通道连接幅相调制单元18，一分四功率分配合成网络17通过相连的公共通道增益补偿单元16连接天线波束形成网络对接公共口的射频口3，射频口3对侧设有数字功能单元19，四个对称幅相调制单元18各自通过幅相调制芯片1两侧对应相连的四通道射频口对称连接多功能芯片2中的低噪声/功率放大单元20，从而形成与各自对应子阵天线互联射频接口21连通的可扩展基本单元。

本发明相比于现有技术具有如下有益效果:

本发明采用在x-y平面无间隙拼装，集成了多种数模混合功能的幅相调制芯片1和采用双通道平行集成布局的多功能芯片2，在瓦式tr组件布局构架下，有效提高了芯片所承载的功能密度和通道密度。克服了现有技术受x-y平面λg/2×λg/2有限空间的布局限制，避免了传统单通道多功能套片芯片集成架构很难满足毫米波频段更小单元间距，更高集成密度的应用需求的不足。

本发明从毫米波瓦式tr组件二维平面内周期性、小间距铺展的布局特点入手，选择以四通道为可扩展基本单元，将一只四通道集成幅相调制芯片1居中放置，各两通道左右对称，公共口居中，片内集成增益补偿单元、四路功分合成、幅相调制、温度增益闭环补偿以及spi驱动等数模混合功能；同时将两只双通道多功能芯片2分别放置于该芯片左右两侧，三只芯片无间隙拼装为一个集成四通道完整tr链路功能的可扩展基本单元，以多通道多功能单芯片集成方式，有效解决了布局空间与芯片集成度的矛盾。

可显著降低芯片级集成成本。本发明将设置在幅相调制芯片1中央的一分四功率分配合成网络17对应四路幅相调制通道连接幅相调制单元18，一分四功率分配合成网络17通过相连的公共通道增益补偿单元16连接天线波束形成网络对接公共口的射频口3，在单只芯片内集成了四个通道的幅相调制功能，以及串口驱动、温度补偿等数字功能；在单只多功能芯片2中集成了双通道收/发放大功能。即本发明提出的可扩展芯片架构，以三只芯片直接拼装的组合方式，实现了四通道tr组件链路功能，单通道芯片占比3/4只，明显低于传统砖式tr组件“两片式”解决方案的单通道2只的芯片占比，并且减少了电路连接环节，降低了损耗，提高了电路性能和可靠性。因此，受益于功能密度和通道密度的提升，单通道芯片数量占比和芯片绝对面积的显著下降，对应tr组件单通道芯片级集成成本也随之降低。

本发明四个对称幅相调制单元18各自通过幅相调制芯片1两侧对应相连的四通道射频口对称连接多功能芯片2中的低噪声/功率放大单元20，形成与各自对应子阵天线互联射频接口21连通的可扩展基本单元，有效兼顾集成密度和工艺可实现性，更利于链路功能的合理划分，保证小空间高性能链路的稳定工作。本发明提出的可扩展单元，基于现有成熟半导体工艺，采用异质芯片平面拼装的方案，一方面针对各部分链路功能及其对应的最优工艺进行了重新梳理和优化配置，尽量将相同工艺实现的功能集中到同一只芯片中，这样每只芯片可以依托最匹配的工艺追求集成度密度最大化和性能指标的最优化；可实现性高密度集成的芯片集成度更高，使电路稳定、可靠工作。通过在电路性能、效费比等核心因素间寻找平衡点，将有源增益尽量均分到不同芯片中，避免了链路局部增益过高的问题，保证了在毫米波频段小空间高密度集成环境下链路的稳定工作。

优良的通用性和高密度可扩展特性。本发明提出的可扩展芯片架构为左右对称的四通道5口网络，各通道路径对称一致，平面对称可扩展，有利于阵列各单元幅相一致性的控制，具有优良的通用性和适配性。功能密度和通道密度高，单通道芯片占比低，性能/成本配比更均衡。在组阵排布时，以该5口网络为基本单元，两两相对，可以快速方便地在x-y平面内通过波束形成网络搭建出2ⁿ规模阵元，十分契合二维有源相控阵天线周期性、等间距平面铺展的布局需求，可以覆盖多个应用平台、多种工作模式的毫米波瓦式tr组件的应用，如ka频段卫通平台的发射组件、接收组件，毫米波数据链等平台的收发半双工tr组件，在毫米波机载卫星通信、机间数据链、弹载雷达导引头等平台中具有良好的通用性。

附图说明

图1是本发明瓦式tr组件毫米波芯片可扩展架构的示意图。

图2是图1所示架构的扩展应用示意图。

图中：1幅相调制芯片，2多功能芯片，3射频口，4、5、6、7四通道射频口，14、12、8、10双通道射频口，9、11、13、15y向引出射频接口，9’、11’、13’、15’x向引出射频接口，16增益补偿单元，17一分四功率分配合成网络，18幅相调制单元，19数字功能单元，20低噪声/功率放大单元，21天线互联射频接口。

具体实施方式

参阅图1、图2。在以下描述的实施例中，一种瓦式tr组件毫米波芯片可扩展架构，包括：在x-y平面无间隙拼装，集成了多种数模混合功能的幅相调制芯片1和采用双通道平行集成布局的多功能芯片2；其中，幅相调制芯片1四路幅相调制通道左右对称，设置在幅相调制芯片1中央的一分四功率分配合成网络17对应四路幅相调制通道连接幅相调制单元18，一分四功率分配合成网络17通过相连的公共通道增益补偿单元16连接天线波束形成网络对接公共口的射频口3，射频口3对侧设有数字功能单元19，四个对称幅相调制单元18各自通过幅相调制芯片1两侧对应相连的四通道射频口对称连接多功能芯片2中的低噪声/功率放大单元20，从而形成与各自对应子阵天线互联射频接口21连通的可扩展基本单元。

可扩展基本单元在阵列周期性布局中可在x和y向上都按间距λg均匀铺展，但基本单元内通道间距不需要一定满足λg/2要求，即该可扩展基本单元可占用有效面积为边长为λg的正方形区域，区域内四组天线互联射频接口21间距可根据需要灵活设计。扩展应用时，每两组可扩展基本单元的射频口3面面相对，通过一分二功分网络连接，扩展为8通道子阵，以此类推构成2ⁿ通道规模。

一只集成多种数模混合功能的幅相调制芯片1与两只多功能芯片2在x-y平面无间隙拼装，无间隙拼装构成瓦式tr组件专用芯片架构的可扩展基本单元，为完整的不可再分割的功能要素，所有价值和效用均由该基本单元承载和体现。

多功能芯片2采用双通道平行集成布局，构成沿x轴左右对称的4口射频网络；射频口3为与天线波束形成网络对接的公共口，四通道射频口4、5、6、7分别与左右双通道射频口14、12、8、10一一对应无间隙拼装，并通过金丝或金带键合连接。

多功能芯片2功能配置包括：沿x向平行集成两路独立的低噪声/功率放大单元20，并根据应用需求不同，该低噪声/功率放大单元20可配置为包含接收低噪声放大器、发射功率放大器以及由单刀双掷开关实现收发切换功能的双向两口射频网络，也可配置为仅包含功率放大器或低噪声放大器的单向两口射频网络。考虑到幅相调制芯片1和多功能芯片2构成可扩展基本单元时，实际沿x轴向展开。在毫米波频段工作频率较高、二维通道间距较小时，为节约x轴方向布局空间，多功能芯片2朝向天线侧射频口9、11、13、15均沿y轴正负方向对称引出，即在多功能芯片2中，每路射频信号流向都有90度转弯。在频率相对较低单元间距相对较大时，多功能芯片2可沿x轴正负方向引出射频口9’、11’、13’、15’。

具体实施时，幅相调制芯片1与多功能芯片2为芯片级异质或同质拼装方式。其中幅相调制芯片1选用可兼容集成数模混合信号处理功能的半导体工艺实现，包括但不限于gaas-e/d、rf-cmos或sige等。

幅相调制芯片1采用四通道左右对称布局，构成沿y轴左右对称的5口射频网络，幅相调制芯片1片内集成公共通道增益补偿单元16，一分四功率分配合成网络17和四路相同的具有射频移相衰减功能的幅相调制单元18，且沿y向左右对称布置；包含但不限于具有数字spi接口驱动、温度闭环增益控制、数字信号存储的数字功能单元19，且该芯片的数字控制接口均在数字功能单元19靠近芯片边缘侧引出。幅相调制芯片1对毫米波信号构成公共口居中、四路幅相调制通道左右布局的双向5口网络。多功能芯片2选用射频性能优异的化合物半导体工艺实现，包括但不限于gaas、gan或inp等。多功能芯片2片内置两路沿接收通道x方向独立平行集成的低噪声/功率放大单元20，并根据应用需求不同，低噪声/功率放大单元20采用具有高增益和低噪声系数接收低噪声放大器，以满足接收灵敏度要求。发射功率放大器以及由单刀双掷开关实现收发切换功能的双向双口网络，也可是仅包含功率放大器或低噪声放大器的单向双口网络。

如图2所示毫米波芯片可扩展架构所组成的可扩展基本单元在阵列周期性布局中，沿x和y向上都按间距λg均匀铺展，但基本单元内通道间距不需要一定满足λg/2要求，即该可扩展基本单元可占用有效面积为边长为λg的正方形区域，扩展应用时，每组可扩展基本单元的y向引出射频接口分别与对应的天线互联射频接口21连接，每两组可扩展基本单元的射频口3面面相对，通过一分二功分网络连接，扩展为8通道子阵，以此类推构成2ⁿ通道规模。

以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。