本公开要求2017年5月8日提交并且名称为“形成含硅外延层的方法和相关半导体装置结构(methodsforformingsilicon-containingepitaxiallayersandrelatedsemiconductordevicestructures)”的美国临时专利申请第62/503,192号的权益，其以引用的方式并入本文中。
本公开大体上涉及形成含硅外延层的方法和包括含硅外延层的相关半导体装置结构。本公开大体上还涉及通过化学气相沉积形成掺杂硅外延层的方法和包括掺杂硅外延层的相关半导体装置结构。
背景技术
在含硅外延层的化学气相沉积(cvd)领域中，趋势倾向于降低cvd方法的沉积温度，主要是因为制造目前先进技术的半导体装置结构，例如互补型金属氧化物半导体(cmos)装置结构需要减少热预算。
cvd方法生长温度的降低可能限制含硅外延层的生长速率，并且因此减少半导体沉积设备对半导体装置晶片的产量。另外，cvd方法生长温度的降低还可能限制含硅外延层中并入的掺杂剂物种的浓度，其反过来可能对半导体装置性能具有不利的效果。
针对具有有利的生长速率和选择性的低温沉积可以使用循环沉积和蚀刻方法(cde)。然而，不利用cde方法的cvd方法可以是合乎需要的，所述cvd方法能够在降低的沉积温度和增加的特定掺杂剂并入下沉积含硅外延层。
技术实现要素：
根据本公开的至少一个实施例，公开用于形成含硅外延层的方法。所述方法可以包含，将衬底加热至小于大约950℃的温度，将所述衬底暴露于包含氢化硅前体的第一硅源、第二硅源、掺杂剂源以及卤素源。所述方法还可以包含沉积含硅外延层，其中所述含硅外延层内的掺杂剂浓度大于3×1021个原子/立方厘米。
根据本公开的另一实施例，可以提供用于通过化学气相沉积形成掺杂硅外延层的方法。所述方法可以包含：将安置于反应室内的衬底加热至小于大约950℃的温度并且将衬底暴露于气体混合物，其中所述气体混合物包含有包含硅烷的第一硅源、包含氯化硅前体的第二硅源、卤素源以及掺杂剂源。所述方法还可以包含在衬底上沉积掺杂硅层，其中所述掺杂硅外延层内的掺杂剂浓度大于3×1021个原子/立方厘米。
附图说明
尽管本说明书以具体地指出并且明显地要求本发明的实施例的权利要求结束，但是当结合附图阅读时，可以从本公开的实施例的某些实例的描述中更容易地确定本公开的实施例的优势，在附图中：
图1说明工艺流程图，所述工艺流程图说明根据本公开实施例的示范性沉积方法；并且
图2说明包括通过本公开的实施例形成的含硅层的半导体装置结构。
应了解，图中的元件仅为简单和清晰起见而进行说明，且不一定按比例绘制。举例来说，图中的一些元件的尺寸可能相对于其它元件放大，以有助于改进对本公开的所说明实施例的理解。
具体实施方式
尽管下文公开某些实施例和实例，但所属领域的技术人员将理解，本发明延伸超出了所具体公开的实施例和/或本发明的用途和显而易见的修改以及其等效物。因此，预期本发明所公开的范围不应受下文所描述具体公开实施例的限制。
如本文所用，术语“衬底”可以指代任何底层材料，或可以使用的，或上面可以形成有装置、电路或膜的材料。
如本文所用，术语“外延层”可以指在底层大致上单晶衬底上的大致上单晶层。
如本文所用，术语“氢化硅源”可以指氢并入其中的硅源。
如本文所用，术语“氯化硅源”可以指氯并入其中的硅源。
如本文所用，术语“化学气相沉积”可以指其中衬底暴露于一种或多种挥发性前体的任何方法，所述前体在衬底表面上反应和/或分解产生所期望沉积。
本公开的实施例可以包括形成含硅外延层的方法，并且尤其用于以降低的沉积温度和增加的掺杂剂并入形成含硅外延层。作为非限制性实例，本公开的方法可以使得能够沉积含有大于3×1021个原子/立方厘米的掺杂剂浓度的含硅外延层。本公开的含硅外延层可以通过并入高掺杂而应变，其转而可以改进所沉积外延层的电荷传输性质，例如通过提高含硅外延层中的电荷载流子迁移率。在本公开的一些实施例中，含硅外延层可以充分应变，即所述层不含应变弛豫并且因此可以大体上不含由于应变弛豫过程而形成的位错。
可以参考图1理解本公开的方法，所述图说明用于形成含硅外延层的方法的非限制性例示实施例。举例来说，图1可以说明用于形成含硅外延层的方法100，所述方法可以包含过程框110，在所述过程框中可以将衬底提供至反应室中。作为非限制性实例，反应室可以包含化学气相沉积系统的反应室。然而，此外预期还可以采用来自其它制造商的其它反应室和替代化学气相沉积系统来执行本公开的实施例。
在本公开的一些实施例中，衬底可以包含平面衬底或图案化衬底。图案化衬底可以包含如下衬底，所述衬底可以包括形成于衬底中或衬底表面上的半导体装置结构，例如图案化衬底可以包含部分经装配的半导体装置结构，如晶体管和存储单元。衬底可以含有单晶表面和/或一个或多个次表面，所述次表面可以包含非单晶表面，如多晶表面和非晶型表面。单晶表面可以包含例如以下一种或多种：硅(si)、硅锗(sige)、硅锗锡(sigesn)或碳化硅(sic)。多晶或非晶型表面可以包括电介质材料，如氧化物、氮氧化物或氮化物，例如氧化硅和氮化硅。
继续参考图1，方法100可以通过在反应室内将衬底加热至所期望处理温度来继续进行，如通过过程框120说明。在本公开的一些实施例中，方法100可以包含加热衬底至小于大约950℃的温度，或加热至小于大约900℃的温度，或加热至小于大约850℃的温度，或加热至小于大约800℃的温度，或加热至小于大约750℃的温度，或加热至小于大约700℃的温度，或加热至小于大约650℃的温度，或甚至加热至小于大约600℃的温度。
一旦将衬底加热至所期望的处理温度，方法100可以通过将衬底暴露于气体混合物来继续进行，如通过图1的过程框130说明。在本公开的一些实施例中，将衬底暴露于气体混合物可以包含将衬底暴露于包含氢化硅前体的第一硅源、第二硅源、掺杂剂源以及卤素源。
在本公开的一些实施例中，气体混合物可以包含氢化硅前体，例如包括氢的硅蒸汽前体。举例来说，方法100可以包含选择包含以下至少一种的氢化硅源：硅烷(sih4)、二硅烷(si2h6)、三硅烷(si3h8)或四硅烷(si4h10)。另外，氢化硅源可以包含通用实验式为sixh(2x+2)的高阶硅烷。在一些实施例中，氢化硅前体例如硅烷(sih4)进入反应室的流动速率可以小于大约50sccm，或小于大约30sccm，或甚至小于10sccm。在本公开的替代实施例中，氢化硅前体可以由氯化硅源替代，其实例在本文中描述。
在本公开的一些实施例中，气体混合物还可以包含第二硅源，并且在其它实施例中第二硅源可以包含氯化硅前体，即包括氯物种的硅前体或硅反应物。举例来说，在本公开的一些实施例中方法100可以包含选择包含单氯硅烷(mcs)、二氯硅烷(dcs)、三氯硅烷(tsc)、六氯二硅烷(hcds)、八氯三硅烷(octs)或四氯化硅(stc)中的至少一种的氯化硅前体。在一些实施例中，氯化硅前体例如二氯硅烷(dcs)进入反应室中的流动速率可以小于大约1000sccm，或小于大约900sccm，或小于大约800sccm，或小于大约700sccm，或小于大约600sccm，或小于大约500sccm，或甚至小于大约400sccm。在本公开的替代实施例中，氯化硅前体可以由氢化硅源替代，其实例在本文中描述。
在本公开的一些实施例中，气体混合物可以进一步包含掺杂剂源，使得所沉积含硅外延膜可以沉积为具有所期望的导电特征和/或合金组成。举例来说，在本公开的一些实施例中，方法100可以包含选择包含以下至少一种的掺杂剂源：磷、硼、砷、镓、铝、锡、或锗。掺杂剂源即掺杂剂前体的一个实例可以包含以下至少一种：膦(ph3)、锗烷(geh4)、二锗烷(ge2h6)、二硼烷(b2h6)、甲烷(ch4)、氯化锡(sncl4)、胂(ash3)或单甲基硅烷(mms)。在一些实施例中，掺杂剂源例如膦(ph3)进入反应室中的流动速率可以小于大约3000sccm，或小于大约1500sccm，或小于大约800sccm，或甚至小于大约400sccm。
在一些实施例中掺杂剂可以包含胂(ash3)，并且在所述实施例中胂掺杂剂可能更有效地降低包含锡(sn)的材料的电阻率，即在例如锗锡(gesn)和硅锗锡(sigesn)的材料中。另外，采用胂(ash3)作为掺杂剂物种可以有助于锡(sn)并入至所沉积材料中并且还可以帮助减少所沉积层的瑕疵。在本公开的一些实施例中，来自胂(ash3)掺杂剂气体的砷的相对并入速率相比于利用膦(ph3)气体作为掺杂剂源时的磷的相对并入速率可以近似大十倍。另外，利用胂(ash3)作为掺杂剂气体将砷并入至所沉积材料中相比于利用膦(ph3)时将磷并入至所沉积材料中可以更具电活性。
在本公开的一些实施例中气体混合物可以进一步包含卤素源。举例来说，在本公开的一些实施例中，方法100可以包含选择卤素源，例如包含以下至少一种的卤素前体：盐酸(hcl)或氯(cl2)。在一些实施例中，卤素源例如盐酸(hcl)进入反应室中的流动速率可以小于大约150sccm，或小于大约100sccm，或甚至小于大约50sccm。
在本公开的一些实施例中气体混合物可以进一步包含一种或多种运载气体用于将前体反应物传递至经加热衬底以沉积含硅外延层，例如可以采用氢气(h2)和/或氮气(n2)作为运载气体。
图1的方法100可以用过程框140继续进行，其中所述方法进一步包含例如通过沉积含硅外延层在衬底上形成含硅外延层。在本公开的一些非限制性例示实施例中，含硅外延层可以包含以下至少一种：硅(si)、硅锗(sige)、硅锗锡(sigesn)或碳化硅(sic)。在本公开的其它实施例中，含硅外延层可以包含一种或多种形成材料的掺杂剂，例如但不限于磷掺杂硅(si:p)、硼掺杂硅(si:b)、砷掺杂硅(si:as)、镓掺杂硅(si:ga)、磷掺杂硅锗(sige:p)、硼掺杂硅锗(sige:b)、砷掺杂硅锗(sige:as)、镓掺杂硅锗(sige:ga)、磷掺杂硅锗锡(sigesn:p)、硼掺杂硅锗锡(sigesn:b)、砷掺杂硅锗锡(sigesn:as)或镓掺杂硅锗锡(sigesn:ga)。
本文呈现的本公开的例示实施例可以允许以高掺杂剂浓度在降低的沉积温度下形成含硅外延层。举例来说，在本公开的一些实施例中，形成含硅外延层可以包含形成如下含硅外延层，其中含硅外延层内的掺杂剂浓度大于3×1021个原子/立方厘米，或其中含硅外延层内的掺杂剂浓度大于1×1021个原子/立方厘米，或甚至其中含硅外延层内的掺杂剂浓度大于1×1020个原子/立方厘米。作为本发明的非限制性例示实施例，方法100可能能够形成磷掺杂剂浓度大于3×1021个原子/立方厘米的硅外延层。
除了提供以高掺杂剂浓度在低沉积温度下形成含硅外延层的方法以外，本公开的方法可以提供充分应变的含硅外延层。换句话说，本公开的方法可以包含形成含硅外延层，其中沉积含硅外延层进一步包含沉积充分应变的含硅外延层。在此类方法中，含硅外延层充分应变至底层结晶衬底或材料并且因此至少大体上不含位错，所述位错是因为结晶结构中的应变弛豫过程而形成。
方法100可以包含在衬底上将含硅外延层形成为厚度大于大约15纳米，或厚度大于大约30纳米，或厚度大于大约50纳米，或甚至厚度大于大约100纳米。举例来说，本公开的方法可以提供用于将含硅外延层沉积为厚度大于50纳米的方法，其中含硅外延层充分应变并且至少大体上不含应变弛豫。在本公开的其它实施例中，本公开的方法可以提供用于将含硅外延层沉积为厚度大于75纳米的方法，其中含硅外延充分应变并且至少大体上不含应变弛豫。在本公开的又其它实施例中，本公开的方法可以提供用于将含硅外延层沉积为厚度大于100纳米的方法，其中含硅外延层充分应变并且至少大体上不含应变弛豫。
方法100还可以包含在衬底上形成具有改进的厚度均匀性的含硅外延层。举例来说，在本公开的一些实施例中方法可以包含形成含硅外延层，其中含硅外延层的厚度不均匀性小于3％1-σ。举例来说，由本公开实施例形成的含硅外延膜的表面粗糙度可以通过原子力显微镜(afm)在100微米×100微米的测量区域上测量。
除先前描述的益处以外，本公开的实施例还可以提供用于以比先前获得的含硅外延层更大的沉积速率形成即沉积含硅外延层，同时在外延层内仍维持高掺杂剂浓度的方法。举例来说，方法100可以提供以大于大约
作为本公开的非限制性例示实施例，方法可以在大于大约
本公开的实施例还可以提供包含由本文所描述的方法形成的含硅外延层的半导体装置结构。举例来说，图2说明半导体装置结构200的非限制性实例，其中半导体装置结构包含部分经装配的双栅mosfet，通常称为finfet。半导体装置结构200可以包含衬底202、初始鳍结构204以及由本公开的实施例形成的第二鳍层206。在本公开的一些实施例中，第二鳍层206可以包含掺杂剂浓度大于3×1021个原子/立方厘米的硅外延层。在本公开的一些实施例中，第二鳍层206可以利用选择性沉积工艺沉积。
上文所描述的本公开的例示实施例不限制本发明的范围，这是因为这些实施例仅仅是本发明的实施例的实例，本发明由所附权利要求书和其法定等效物限定。任何等效实施例都意图在本发明的范围内。实际上，除本文中所展示和描述的如所描述元件的替代适用组合的内容以外，对于所属领域的技术人员来说，本公开的各种修改将从描述变得显而易见。此类修改和实施例也意图属于所附权利要求书的范围内。