本发明涉及半导体集成电路技术领域，尤其涉及一种基于soi的高频复合应变si/sige异质结双极晶体管及其制备方法。
背景技术：
集成电路发展到目前的极大规模的纳米时代，随着芯片集成度的进一步提高，即器件特征尺寸得进一步缩小将面临大量的问题，因此必须在器件物理、材料、器件结构、关键工艺、集成技术等基础领域寻求突破。同时硅基电路进入太赫兹波应用领域，如77ghz汽车雷达系统和94ghz成像系统等汽车工业、4g/5g无线和光纤通信、射频及军事应用领域，对sigebicmos(硅锗双极cmos)高性能和低功耗方面的要求越来越高。硅工艺技术适于大规模、高集成的电路应用，由于与硅基工艺完全兼容，在现有的cmos工艺中上嵌入sige双极工艺模块制作的sigebicmos器件在器件理论和工艺技术上都已经十分成熟，因此著名学者j.d.cressler指出sige＝sigebicmos。
与传统体硅衬底相比，绝缘体上硅(soi)衬底结构具有超浅结易于实现、短沟道效应小、无穿通效应、消除寄生闩锁效应、集成密度高、提高抗辐照性能及特别适用于低压、低功耗电路等显著优势，将其应用于sigebicmos技术中特别有吸引力(即soisigebicmos技术)，已成为二十一世纪集成电路研究发展的热点和重点。
sige异质结双极晶体管(hbt)是将si基双极结型晶体管(bjt)的基区加入了少量的ge组分。基区采用sige材料，显著的提高了器件性能，使得sigehbt已成为高速应用中的标准双极晶体管。超高频半导体器件的两个关键指标是截止频率(ft)和最高振荡频率(fmax)。在成熟的硅工艺基础上开发出来的基于锗硅(sige)工艺异质结双极晶体管(hbt)利用了“能带工程”的优势，从根本上解决了提高放大倍数与提高频率特性的矛盾。由于与成熟的硅工艺完全兼容，并且ft和fmax可以与iii-v族化合物hbt接近甚至可以相比拟，目前sigehbt以其独特的优势广泛应用于高性能微波射频器件与电路之中。
将soi技术和应变技术同时引入到sigehbt器件结构中，复合应力的引入进一步提高了载流子的迁移率，进而提高了器件的工作频率，同时soi技术的引入，还可以进一步提高击穿电场(电压)，即在高速的同时还可以实现高压大功率。是面向未来工作于太赫兹频段的soc(system-on-chip)首选方案。
技术实现要素：
本发明目的在于提供一种高载流子迁移率、高器件工作速度、高集电区击穿电压的太赫兹soi复合应变si/sige异质结双极晶体管及制备方法。
为实现上述目的，采用了以下技术方案：本发明主要包括soi衬底、埋氧层和n型硅集电区，所述晶体管选取soi(silicononinsulator)结构，在soi衬底上设有埋氧层，在埋氧层上设有n型硅集电区，在n型硅集电区两端形成sti(shallowtrenchisolation)隔离区结构；在n型硅集电区的一端注入高剂量的磷用以形成亚集电区；通过掩膜光刻显影，在亚集电区上方淀积绝缘层用以定义有源区位置；在两个绝缘层之间依次外延双轴应变si1-xgex基区和si帽层；采用和cmos兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的si1-xgex基区和si帽层的两端，将刻蚀出来的凹坑处，选择性外延si1-ygey层；在两组绝缘层和外延si1-ygey层的表面依次淀积氮化物层和氧化物层，在两组氮化物层和氧化物层之间的区域进行一次光刻后形成eb边墙氧化层；在eb边墙氧化层上淀积多晶硅作为发射极；在该发射极、eb边墙氧化层、氧化物层上方设有表面覆盖层；刻蚀氮化物层，选择性外延多晶sige作为非本征基区；选择性淀积多晶sige层作为器件的非本征基区；刻蚀发射极、非本征基区和亚集电区，淀积cosi2硅化物以形成金属接触，形成基极接触、集电极接触和发射极接触。
进一步的，所述的选择性外延的si1-ygey材料，在器件的基区和发射区同时引入应变，形成双轴和单轴的复合应变。
进一步的，在集电区注入c，形成sic结构。
进一步的，在si1-xgex基区和硅帽层上引入平行衬底方向的单轴应变。
一种太赫兹soi复合应变si/sige异质结双极晶体管制备方法，步骤如下：
步骤1，采用soi硅基结构，埋氧层上n型硅作为器件的集电区；
步骤2，在soi器件两端形成sti结构，作为器件间的隔离区域；
步骤3，在硅集电区的一端进行高剂量的磷注入，形成亚集电区；
步骤4，通过掩膜光刻显影，刻蚀后留下的绝缘层，该绝缘层定义了hbt的有源区位置；
步骤5，在绝缘层之间，依次选择性外延p型si1-xgex基区和si帽层；
步骤6，采用和cmos兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的si1-xgex基区和si帽层的两端，将刻蚀出来的凹坑处，选择性外延si1-ygey层；
步骤7，在步骤6形成的器件的表面分别淀积氮化物层和氧化物层；
步骤8，在步骤7形成的器件表面淀积一层氧化层，进行一次光刻后，形成eb边墙氧化层；
步骤9，选择性外延n+多晶硅发射极，并进行cmp刻蚀；
步骤10，在cmp后的器件表面外延一层氧化层作为表面覆盖层；
步骤11，采用湿法刻蚀氮化物层，以形成非本征的基区；
步骤12，选择性淀积多晶sige层，作为器件的非本征基区；
步骤13，刻蚀发射极、非本征基区和亚集电区，进而淀积cosi2等硅化物以形成金属接触，进而形成基极接触、集电极接触和发射极接触。
与现有技术相比，本发明具有如下优点：将成熟的硅基cmos工艺与sige技术、应变硅技术和soi技术这四者有机结合，通过在基区和发射区区域引入复合应力来形成一种新的太赫兹频段下的soi复合应变si/sigehbt新结构，每个区域所施加的单轴和双轴应力均可以大幅提高纵向少数载流子的迁移率，从而提高器件的高频特性。同时由于采用了soi结构，提高了集电结的击穿电压，进而提高器件的功率特性，可实现混合高压高速器件的集成。
附图说明
图1是本发明的剖面示意图。
图2a—图2j为本发明制备方法示意图。
附图标号：100-soi衬底、101-埋氧层、102-sti结构、103-n型si集电区、104-n+亚集电区、105-绝缘层、106-掺c的集电区sic、107-p型应变si1-xgex基区、108-si帽层、109-选择性外延的si1-ygey层、110-氮化物层、111-氧化物层、112-eb边墙氧化层、113-n+发射极、114-表面覆盖氧化层、115-刻蚀后的氧化层、116-非本征基区、117-基极接触、118-集电极接触、119-发射极接触。
具体实施方式
下面结合附图对本发明做进一步说明：
如图1所示，本发明所述选取soi结构；在所述soi结构两端形成sti隔离区结构；在衬底表面淀积绝缘介质用以定义有源区位置；在有源区依次外延双轴应变si1-xgex基区和si帽层；利用自对准工艺在所述有源区进行刻蚀，并选择性外延si1-ygey；在器件表面淀积氮化物和氧化层，在氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶sige作为非本征基区；分别刻蚀发射极、非本征基区和集电区以形成发射极、基极和集电极接触。所述的选择性外延的si1-ygey材料，由于和基区si1-xgex材料以及发射区si材料晶格的差异，在器件的基区和si帽层同时引入应变，特别在基区，形成了双轴和单轴的复合应变。
一种太赫兹soi复合应变si/sige异质结双极晶体管制备方法，制备步骤如下：
步骤1，soi结构，如图2a所示；包括soi衬底100、埋氧层101和n型硅集电区103；
soi衬底的引入提高了集电结的击穿电场/电压，进而提高器件的功率特性，可以实现混合高速高压器件的集成，进而实现soc系统的集成；
步骤2，在n型硅集电区103的两端形成sti结构102，作为器件间的隔离区域；
步骤3，在n型硅集电区103的一端进行高剂量的磷注入，形成亚集电区104，如图2b所示；
步骤4，通过掩膜光刻显影，刻蚀后留下两个绝缘层105，如图2c所示，该绝缘层定义了hbt的有源区位置；
步骤5，在两个绝缘层105之间，依次选择性外延p型si1-xgex基区107和si帽层108，如图2d所示；
由于基区si1-xgex和si集电区以及si帽层晶格的差异，可采用uhv/cvd的方法，赝晶生长的si1-xgex基区107，沿着衬底平面方向具有双轴的张应变；同时在集电区103注入c，形成sic结构106，在掺c的目的是为了抑制掺入的高剂量硼的进一步扩散，如图2d所示；
步骤6，采用和cmos兼容的自对准工艺，沿着垂直衬底方向刻蚀有源区的si1-xgex基区和si帽层的两端，将刻蚀出来的凹坑处，选择性外延si1-ygey层109，如图2e所示；
外延生长的si1-ygey，由于ge组分的不同，在器件的si1-xgex基区107和硅帽层108进一步引入了平行衬底方向的单轴应变；
应力的引入，可以降低载流子的有效质量，提高载流子的迁移率；
复合应力的引入，将大幅度提高载流子的迁移率，进而提高器件的频率特性；
步骤7，在步骤6形成的器件的表面依次淀积氮化物层110和氧化物层111，并进行一次光刻，如图2f所示；
步骤8，在步骤7形成的器件表面淀积一层氧化层，进行一次光刻后，形成eb边墙氧化层112，如图2g所示；
步骤9，选择性外延n+多晶硅发射极，并进行cmp刻蚀后形成如图2g所示的n+发射极113；
步骤10，在cmp后的器件表面外延一层氧化层作为表面覆盖层114，如图2h所示；
步骤11，采用湿法刻蚀氮化物层110，以形成非本征的基区；同时光刻氧化层111和114，刻蚀后的氧化层结构为氧化层115，如图2i所示；
步骤12，选择性淀积多晶sige层，作为器件的非本征基区116，并进行一次光刻，如图2j所示；
步骤13，刻蚀发射极113、非本征基区116和亚集电区104，进而淀积cosi2等硅化物以形成金属接触，进而形成基极接触117、集电极接触118和发射极接触119，如图1所示。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。