本申请涉及半导体器件技术领域，特别涉及一种常关型氮化镓hemt器件及其制备方法。
背景技术：
氮化镓基高迁移率晶体管（hemt）因其导通电阻小，耐高温高压等特点正在取得越来越多的关注。常关型(normally-off)的hemt器件在此类器件中有着更为广阔的前景。目前，实现常关型hemt器件的主流技术路线是通过gate下方的p型gan层(pgan)耗尽algan势垒层(alganbarrier)和gan通道层(ganchannel)之间的二维电子气(2deg)，从而实现器件的关断。源(source)和漏(drain)电极的形成则是通过——的方式刻蚀掉源漏下方的pgan层后，在algan势垒层表面沉积金属电极。因此，精准的刻蚀是非常重要的步骤。
现有的常关型hemt器件，由于为了沉积形成源极和漏极，在刻蚀过程中会将势垒层蚀刻从而导致势垒层减薄，进而导致二维电子气浓度降低，导致hemt器件的导通电阻增大。如图2所示，现有的常关型hemt器件，源极和漏极插接在势垒层中，导致势垒层减薄。
现有技术中至少存在如下问题：在刻蚀过程中会将势垒层蚀刻从而导致势垒层减薄，进而导致二维电子气浓度降低，导致hemt器件的导通电阻增大。
技术实现要素：
本申请实施例的目的是提供一种常关型氮化镓hemt器件及其制备方法，以防止势垒层被刻蚀而减薄，从而避免二维电子气浓度的降低，降低导通电阻。
本申请实施例提供一种常关型氮化镓hemt器件及其制备方法是这样实现的：
一种常关型氮化镓hemt器件，包括异质结构和与所述异质结构连接的源极、漏极和栅极，所述异质结构包括：
作为沟道层的第一半导体层和作为势垒层的第二半导体层，所述第二半导体层形成在所述第一半导体层上，所述第一半导体层与所述第二半导体层之间形成有二维电子气；
所述第二半导体层上形成有半导体插入层，所述半导体插入层上形成有p型半导体层，所述栅极设置在所述p型半导体层的上表面，与所述p型半导体层电性接触；
所述源极和所述漏极通过刻蚀工艺，穿过所述p型半导体层沉积形成在所述半导体插入层的上表面。
优选实施例中，所述半导体插入层的组成材料包括aln、alxga(1-x)n中的任意一种或两种的组合，其中，x＞30%；
所述半导体插入层与所述第二半导体层的刻蚀选择比，大于所述p型半导体层与所述第二半导体层的刻蚀选择比。
优选实施例中，所述半导体插入层的厚度大于等于0.5纳米且小于等于3纳米。
优选实施例中，所述p型半导体的组成材料为p型氮化镓，所述p型半导体的厚度大于等于50纳米且小于等于150纳米。
优选实施例中，所述第一半导体层的组成材料为氮化镓，所述第一半导体层的厚度大于等于50纳米且小于等于350纳米。
优选实施例中，所述第二半导体层的组成材料为alxga(1-x)n，所述第二半导体层的厚度大于等于10纳米且小于等于30纳米，其中，10%≤x≤30%。
优选实施例中，所述器件还包括衬底，所述衬底与所述第一半导体层之间分布有缓冲层。
优选实施例中，所述衬底的组成材料包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合，所述缓冲层的组成材料包括氮化镓或氮化铝镓。
一种上述各实施例所述的常关型氮化镓hemt器件的制备方法，所述方法包括：
在衬底上分布设置缓冲层，在所述缓冲层上依次生长形成作为沟道层的第一半导体层和作为势垒层的第二半导体层；
在所述第二半导体层上生长形成半导体插入层，在所述半导体插入层上生长形成p型半导体层；
采用电感耦合等离子体对所述p型半导体层进行刻蚀，在所述半导体插入层停止所述刻蚀，得到分别与源极和漏极相匹配的沉积槽；
在与所述源极相匹配的沉积槽中沉积金属形成所述器件的源极，在所述与漏极相匹配的沉积槽中沉积金属形成所述器件的漏极；
在所述第二半导体层上形成所述器件的栅极。
优选实施例中，所述半导体插入层与所述第二半导体层的刻蚀选择比，大于所述p型半导体层与所述第二半导体层的刻蚀选择比。
利用本申请实施例提供的一种常关型氮化镓hemt器件，可以通过在作为势垒层的所述第二半导体层和所述p型半导体之间生长形成半导体插入层，有效避免源极和漏极刻蚀时刻蚀掉所述第二半导体层的一部分，有效避免势垒层减薄。从而可以避免二维电子气浓度降低，进而有效降低所述hemt器件的导通电阻。利用本申请实施例提供的一种常关型氮化镓hemt的制备方法，通过在作为势垒层的所述第二半导体层上生长形成半导体插入层，然后再对p型半导体层进行刻蚀以沉积所述器件的源极和漏极，由于所述半导体插入层与所述第二半导体层的刻蚀选择比，大于所述p型半导体层与所述第二半导体层的刻蚀选择比。这样，刻蚀时就可以精准地停止在所述半导体层插入层处，这样就可以有效避免作为势垒层的第二半导体层被刻蚀，有效避免二维电子气被减薄，从而可以制备出导通电阻相较于现有hemt器件更低的常关型hemt器件。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的一种常关型氮化镓hemt器件的结构示意图；
图2是现有的一种常关型氮化镓hemt器件的结构示意图；
图3是本申请一个实施例提供的一种常关型氮化镓hemt器件的制备方法的方法流程示意图。
具体实施方式
本申请实施例提供一种常关型氮化镓hemt器件及其制备方法。
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
图1是本申请所述一种常关型氮化镓hemt器件一种实施例的结构示意图。虽然本申请提供了如下述实施例或附图所示的方法操作步骤或结构，但基于常规或者无需创造性的劳动在所述方法或器件中可以包括更多或者更少的操作步骤或模块单元。在逻辑性上不存在必要因果关系的步骤或结构中，这些步骤的执行顺序或器件的模块结构不限于本申请实施例或附图所示的执行顺序或结构。
具体的，如图1所述，本申请提供的一种常关型氮化镓hemt器件的一种实施例可以包括异质结构和与所述异质结构连接的源极5、漏极6和栅极7，所述异质结构包括：
作为沟道层的第一半导体层1和作为势垒层的第二半导体层2，所述第二半导体层2形成在所述第一半导体层1上，所述第一半导体层1与所述第二半导体层2之间形成有二维电子气，如图1中虚线表示所述二维电子气所在位置；
所述第二半导体层2上形成有半导体插入层3，所述半导体插入层3上形成有p型半导体层4，所述栅极7设置在所述p型半导体层4的上表面，与所述p型半导体层4电性接触；
所述源极5和所述漏极6通过刻蚀工艺，穿过所述p型半导体层4沉积形成在所述半导体插入层3的上表面。
本例中，所述半导体插入层3的组成材料包括aln、alxga(1-x)n中的任意一种或两种的组合，其中，x＞30%；
所述半导体插入层3与所述第二半导体层2的刻蚀选择比，大于所述p型半导体层4与所述第二半导体层2的刻蚀选择比。
本例中，所述半导体插入层3的厚度大于等于0.5纳米且小于等于3纳米。
本例中，所述p型半导体4的组成材料为p型氮化镓，所述p型半导体的厚度大于等于50纳米且小于等于150纳米。
本例中，所述第一半导体层1的组成材料为氮化镓，所述第一半导体层1的厚度大于等于50纳米且小于等于350纳米。
本例中，所述第二半导体层2的组成材料为alxga(1-x)n，所述第二半导体层的厚度大于等于10纳米且小于等于30纳米，其中，10%≤x≤30%。
本例中，所述器件还包括衬底9，所述衬底9与所述第一半导体层1之间分布有缓冲层8。
本例中，所述衬底9的组成材料包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合，所述缓冲层9的组成材料包括氮化镓或氮化铝镓。
利用上述实施例提供的一种常关型氮化镓hemt器件的实施方式，可以通过在作为势垒层的所述第二半导体层和所述p型半导体之间生长形成半导体插入层，有效避免源极和漏极刻蚀时刻蚀掉所述第二半导体层的一部分，有效避免势垒层减薄。从而可以避免二维电子气浓度降低，进而有效降低所述hemt器件的导通电阻。
基于上述的常关型氮化镓hemt器件，本申请还提供一种上述实施例中所述的常关型氮化镓hemt器件的制备方法，图3是本申请一个实施例提供的一种常关型氮化镓hemt器件的制备方法的方法流程示意图，具体的，如图3所述，所述方法可以包括：
s1：在衬底上分布设置缓冲层，在所述缓冲层上依次生长形成作为沟道层的第一半导体层和作为势垒层的第二半导体层。
s2：在所述第二半导体层上生长形成半导体插入层，在所述半导体插入层上生长形成p型半导体层。
其中，所述半导体插入层与所述第二半导体层的刻蚀选择比，大于所述p型半导体层与所述第二半导体层的刻蚀选择比。
s3：采用电感耦合等离子体对所述p型半导体层进行刻蚀，在所述半导体插入层停止所述刻蚀，得到分别与源极和漏极相匹配的沉积槽。
s4：在与所述源极相匹配的沉积槽中沉积金属形成所述器件的源极，在所述与漏极相匹配的沉积槽中沉积金属形成所述器件的漏极。
s5：在所述第二半导体层上形成所述器件的栅极。
本例中，所述半导体插入层的厚度大于等于0.5纳米且小于等于3纳米。
本例中，所述p型半导体的组成材料为p型氮化镓，所述p型半导体的厚度大于等于50纳米且小于等于150纳米。
本例中，所述第一半导体层的组成材料为氮化镓，所述第一半导体层的厚度大于等于50纳米且小于等于350纳米。
本例中，所述第二半导体层的组成材料为alxga(1-x)n，所述第二半导体层的厚度大于等于10纳米且小于等于30纳米，其中，10%≤x≤30%。
本例中，所述衬底的组成材料包括硅、蓝宝石、碳化硅、氮化镓、氮化铝中的任意一种或两种以上的组合，所述缓冲层的组成材料包括氮化镓或氮化铝镓。
利用上述实施例提供的一种常关型氮化镓hemt的制备方法，通过在作为势垒层的所述第二半导体层上生长形成半导体插入层，然后再对p型半导体层进行刻蚀以沉积所述器件的源极和漏极，由于所述半导体插入层与所述第二半导体层的刻蚀选择比，大于所述p型半导体层与所述第二半导体层的刻蚀选择比。这样，刻蚀时就可以精准地停止在所述半导体层插入层处，这样就可以有效避免作为势垒层的第二半导体层被刻蚀，有效避免二维电子气被减薄，从而可以制备出导通电阻相较于现有hemt器件更低的常关型hemt器件。
本说明书中的各个实施例采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
虽然通过实施例描绘了本申请，本领域普通技术人员知道，本申请有许多变形和变化而不脱离本申请的精神，希望所附的权利要求包括这些变形和变化而不脱离本申请的精神。