用于制造半导体器件的方法与流程

2017年6月14日提交的日本专利申请第2017-116478号包括说明书、附图和摘要的公开结合于此作为参考。

本发明涉及用于制造半导体器件的方法，并且优选可应用于例如用于制造半导体器件的方法，其具有将抗蚀剂图案用作掩模来执行离子注入的步骤。

背景技术

半导体器件的制造步骤包括离子注入步骤。通过离子注入步骤，将抗蚀剂图案用作掩模，执行离子注入。这可以防止杂质离子被注入到不应经受离子注入的区域中。

日本未审查专利申请公开第2001-110913号(专利文献1)描述了将抗蚀剂用作掩模执行离子注入的技术。

日本未审查专利申请公开第2010-245518号(专利文献2)描述了使用抗蚀剂的技术。

引用文献

专利文献

[专利文献1]日本未审查专利申请公开第2001-110913号

[专利文献2]日本未审查专利申请公开第2010-245518号

技术实现要素：

在将抗蚀剂图案用作掩模执行离子注入的步骤中，抗蚀剂图案也经受离子注入，使得可以在抗蚀剂图案的表面层部分处形成固化层。抗蚀剂图案的表面层部分处的固化层的形成会在去除抗蚀剂图案时引起缺陷或者其他问题，导致半导体器件的可靠性的降低。

其他目标和新颖特征将从本说明书和附图的描述中变得明显。

根据一个实施例，通过用于制造半导体器件的方法，在半导体衬底之上形成抗蚀剂图案。然后，以覆盖抗蚀剂图案的这种方式在半导体衬底之上形成第一膜。然后，通过用第一膜覆盖的抗蚀剂图案，杂质被离子注入到半导体衬底中。此后，通过湿蚀刻去除第一膜，然后去除抗蚀剂图案。

根据一个实施例，可以提高半导体器件的可靠性。

附图说明

图1是示出与研究示例的离子注入相关的步骤的截面图；

图2是示出跟在图1之后的关于离子注入的步骤的截面图；

图3是示出跟在图2之后的关于离子注入的步骤的截面图；

图4是示出跟在图3之后的关于离子注入的步骤的截面图；

图5是用于示出研究示例的问题的截面图；

图6是用于示出研究示例的问题的截面图；

图7是示出与本实施例的离子注入相关的步骤的步骤流程；

图8是示出与本实施例的离子注入相关的步骤的截面图；

图9是跟在图8之后的与离子注入相关的步骤的截面图；

图10是跟在图9之后的与离子注入相关的步骤的截面图；

图11是跟在图10之后的与离子注入相关的步骤的截面图；

图12是跟在图11之后的与离子注入相关的步骤的截面图；

图13是制造步骤期间的一个实施例的半导体器件的主要部分截面图；

图14是跟在图13之后的制造步骤期间的半导体器件的主要部分截面图；

图15是跟在图14之后的制造步骤期间的半导体器件的主要部分截面图；

图16是跟在图15之后的制造步骤期间的半导体器件的主要部分截面图；

图17是跟在图16之后的制造步骤期间的半导体器件的主要部分截面图；

图18是跟在图17之后的制造步骤期间的半导体器件的主要部分截面图；

图19是跟在图18之后的制造步骤期间的半导体器件的主要部分截面图；

图20是跟在图19之后的制造步骤期间的半导体器件的主要部分截面图；

图21是跟在图20之后的制造步骤期间的半导体器件的主要部分截面图；

图22是跟在图21之后的制造步骤期间的半导体器件的主要部分截面图；

图23是跟在图22之后的制造步骤期间的半导体器件的主要部分截面图；

图24是跟在图23之后的制造步骤期间的半导体器件的主要部分截面图；

图25是跟在图24之后的制造步骤期间的半导体器件的主要部分截面图；

图26是跟在图25之后的制造步骤期间的半导体器件的主要部分截面图；

图27是跟在图26之后的制造步骤期间的半导体器件的主要部分截面图；

图28是跟在图27之后的制造步骤期间的半导体器件的主要部分截面图；

图29是跟在图28之后的制造步骤期间的半导体器件的主要部分截面图；

图30是跟在图29之后的制造步骤期间的半导体器件的主要部分截面图；

图31是跟在图30之后的制造步骤期间的半导体器件的主要部分截面图；

图32是跟在图31之后的制造步骤期间的半导体器件的主要部分截面图；

图33是跟在图32之后的制造步骤期间的半导体器件的主要部分截面图；

图34是制造步骤期间的另一实施例的半导体器件的主要部分截面图；

图35是跟在图34之后的制造步骤期间的半导体器件的主要部分截面图；

图36是跟在图35之后的制造步骤期间的半导体器件的主要部分截面图；

图37是跟在图36之后的制造步骤期间的半导体器件的主要部分截面图；

图38是跟在图37之后的制造步骤期间的半导体器件的主要部分截面图；

图39是跟在图38之后的制造步骤期间的半导体器件的主要部分截面图；

图40是跟在图39之后的制造步骤期间的半导体器件的主要部分截面图；

图41是跟在图40之后的制造步骤期间的半导体器件的主要部分截面图；

图42是跟在图41之后的制造步骤期间的半导体器件的主要部分截面图；

图43是跟在图42之后的制造步骤期间的半导体器件的主要部分截面图；

图44是制造步骤期间的又一实施例的半导体器件的主要部分截面图；

图45是跟在图44之后的制造步骤期间的半导体器件的主要部分截面图；

图46是跟在图45之后的制造步骤期间的半导体器件的主要部分截面图；

图47是跟在图46之后的制造步骤期间的半导体器件的主要部分截面图；

图48是跟在图47之后的制造步骤期间的半导体器件的主要部分截面图；

图49是跟在图48之后的制造步骤期间的半导体器件的主要部分截面图；

图50是跟在图49之后的制造步骤期间的半导体器件的主要部分截面图；以及

图51是跟在图50之后的制造步骤期间的半导体器件的主要部分截面图。

具体实施方式

在以下实施例的描述中，如果需要的话，可以为了方便在多个划分部分或实施例中描述实施例。然而，除非另有指定，否则它们相互不独立，而是具有一个是另一个的部分或整体的修改示例、详细描述、补充说明等的关系。此外，在以下实施例中，除非另有指定，否则当提到多个元件等时(包括数字、数值、量、范围等)元件的数字不限于具体数字，而是可以大于或小于具体数字，除了数字明显限于该具体数字的情况或者除了其他情况。此外，在以下实施例中，应理解，除非另有指定，否则组成元件(包括元件步骤等)不总是必要的，除了原理上明显认为它们是主要的或者除了其他情况。类似地，在以下实施例中，当提到组成元件等的形状、位置关系等时，理解为它们包括与形状等基本相似或类似的形状、位置关系等，除非原理上明显认为如此或者除了其他情况。这同样适用于前述数值和范围。

下面，将通过参考附图详细描述实施例。顺便说一下，在用于描述实施例的所有附图中，具有相同功能的成员被给出相同的参考符号和数字，并且省略对其的重复描述。此外，在以下实施例中，原则上不再重复对相同或相似部分的描述，除非另有要求。

此外，在实施例使用的附图中，即使在剖视图中，也可以为了附图的理解而省略剖面线。然而，为了容易理解附图，甚至可以在平面图中添加剖面线。

第一实施例

关于研究的细节

本发明的发明人已经在半导体器件的制造步骤中对将抗蚀剂图案用作掩模来执行离子注入的步骤进行了研究。通过将抗蚀剂图案用作掩模来执行离子注入，可以实施以下步骤：杂质离子被注入到应经受离子注入的区域中，但是防止杂质离子注入到不应经受离子注入的区域中。

图1至图4均是示出关于由发明人研究的研究示例的离子注入的步骤的截面图。

首先，如图1所示，在半导体衬底sb的主面之上形成由氧化硅膜等形成的绝缘膜zm101。然后，在绝缘膜zm101之上，使用光刻技术来形成光致抗蚀剂图案(抗蚀剂图案)rp101。顺便提及，光刻技术是以下技术：使用旋涂(旋涂法)等来形成抗蚀剂层；然后，抗蚀剂层经受曝光和显影，从而被图案化；因此，形成抗蚀剂图案。绝缘膜zm101具有作为注入防止膜的功能。

然后，如图2所示，将抗蚀剂图案rp101用作掩模，半导体衬底sb经受离子注入im101。图2通过箭头示意性示出了离子注入im101。通过离子注入im101，杂质离子被注入到没有被抗蚀剂图案rp101覆盖的区域中的半导体衬底sb中，从而形成半导体区域sm101。当离子注入im101中注入的杂质离子是n型杂质离子时，半导体区域sm101是n型半导体区域。当离子注入im101中注入的杂质离子是p型杂质离子时，半导体区域sm101是p型半导体区域。在离子注入im101中，抗蚀剂图案rp101用作掩模(离子注入禁止掩模)。为此，杂质离子不被注入到被抗蚀剂图案rp101覆盖的区域中的半导体衬底sb中。

然后，如图3所示，通过灰化等去除抗蚀剂图案rp101。然后，如图4所示，通过湿蚀刻等去除绝缘膜zm101。

然后，将通过参照图5和图6来描述由发明人发现的问题。图5和图6均是用于示出图1至图4的研究示例的步骤中的问题的截面图。图5对应于与图2相同的步骤阶段。图6对应于与图3相同的步骤阶段。

即，如上所述，由氧化硅膜等形成的绝缘膜zm101形成在半导体衬底sb的主面之上。然后，在绝缘膜zm101之上，形成抗蚀剂图案rp101，得到图1的结构。然后，如图5所示，将抗蚀剂图案rp101用作掩模，半导体衬底sb经受离子注入im101。通过离子注入im101，杂质离子被注入到没有被抗蚀剂图案rp101覆盖的区域中的半导体衬底sb中，从而形成半导体区域sm101。在离子注入im101中，抗蚀剂图案rp101用作掩模。为此，杂质离子不被注入到被抗蚀剂图案rp101覆盖的区域中的半导体衬底sb中。

然而，通过离子注入im101，杂质离子也被注入到抗蚀剂图案rp101的表面层部分中。这是因为在暴露抗蚀剂图案rp101的情况下执行离子注入im101。如图5所示，当离子注入im101的剂量较大时，通过离子注入im101将杂质离子注入到抗蚀剂图案rp101中导致在抗蚀剂图案rp101的表面(表面层部分)处通过离子注入损伤的固化层(改性层)kl的形成。固化层kl是通过离子撞击的损伤进行修改的区域。

固化层kl变得硬于除固化层kl之外的抗蚀剂图案rp101(即，抗蚀剂图案rp101的未改性区域)，并且难以通过灰化处理(例如，氧等离子体处理)或湿式处理来去除。为此，当在抗蚀剂图案rp101的表面(表面层部分)处形成固化层kl时，变得难以执行抗蚀剂图案rp101的去除步骤。

例如，当在离子注入im101之后试图通过灰化处理去除抗蚀剂图案rp101时，灰化处理进行到抗蚀剂图案rp101的未改性区域(没有变为固化层kl的区域)趋于通过灰化处理分解的状态，但是固化层kl不太可能被分解。为此，在灰化处理中，只有抗蚀剂图案rp101的未改性区域被分解，但是固化层kl难以分解。因此，会引起所谓的爆裂现象。爆裂现象是分解的抗蚀剂材料(未改性区域)穿透固化层、导致抗蚀剂图案的爆裂的现象。图6示意性示出了在通过灰化处理去除抗蚀剂图案rp101时引起的爆裂现象的状态。此外，由抗蚀剂图案rp101的未改性区域的热膨胀系数和固化层kl的热膨胀系数之间的差所引起的膨胀和收缩也会引起爆裂现象。

当引发爆裂现象时，爆裂的抗蚀剂图案(固化层kl和抗蚀剂材料)会分散到不期望的位置，从而保留为外来物(颗粒)。外来物的形成会导致将被制造的半导体器件的可靠性和制造产量的降低，因此是不期望的。此外，当引发爆裂现象时，爆裂的抗蚀剂图案作为外来物分散到制造设备(灰化设备)中，这会不利地影响使用该制造设备执行的下一处理。

此外，固化层kl也难以通过湿式处理去除。为此，即使在离子注入im101之后，通过湿式处理去除抗蚀剂图案rp101时，形成在抗蚀剂图案rp101的表面(表面层部分)处的固化层kl难以去除。因此，抗蚀剂图案rp101不能被完全去除，使得抗蚀剂图案rp101的一部分(残留物)可以保留为外来物(颗粒)。外来物的形成会导致将被制造的半导体器件的可靠性和制造产量的降低，因此是不期望的。

为此，当通过离子注入im101在抗蚀剂图案rp101的表面(表面层部分)处形成固化层kl时，变得难以在使用灰化处理的情况或者使用湿式处理来去除抗蚀剂图案rp101的情况下执行抗蚀剂图案rp101的去除步骤。这会导致将被制造的半导体器件的可靠性和制造产量的降低。

为了提高将被制造的半导体器件的可靠性和制造产量，期望防止通过离子注入在抗蚀剂图案的表面(表面层部分)处形成固化层所引起的缺陷。

顺便提及，在图1至图4的研究示例的步骤中，可以想到省略绝缘膜zm101的形成。此外，在这种情况下，可以引发参照图5和图6所描述的问题。为此，参照图5和图6描述的问题是不管是否存在绝缘膜zm101都会引起的问题。

关于离子注入的步骤

图7是示出与本实施例的离子注入相关的步骤的步骤流程图。图8至图12均是示出关于该实施例的离子注入的步骤的截面图，并且每一个都示出从抗蚀剂图案形成步骤通过离子注入步骤到达抗蚀剂图案去除步骤。

首先，如图8所示，在半导体衬底sb的主面之上，使用光刻技术将抗蚀剂图案(抗蚀剂图案或掩模层)rp1形成为光致抗蚀剂图案(图7的步骤s1)。

然后，如图9所示，在半导体衬底sb的主面之上，以覆盖抗蚀剂图案rp1的方式形成保护膜(绝缘膜)hg1(图7的步骤s2)。保护膜hg1由容易通过湿蚀刻去除的材料形成，并且优选由氧化硅膜或氮化硅膜形成，并且更优选由氧化硅膜形成。

可优选使用cvd(化学气相沉积)方法或ald(原子层沉积)方法来形成保护膜hg1。通过cvd方法或ald方法形成保护膜hg1可以形成具有期望厚度的保护膜hg1，其具有良好的可控性和精度。通过使用cvd方法或ald方法，在抗蚀剂图案rp1的顶面上方和侧面之上，保护膜hg1形成为具有几乎相同的厚度。即，当使用cvd方法或ald方法时，形成在抗蚀剂图案rp1的顶面之上的保护膜hg1的厚度(膜厚度)t1和形成在抗蚀剂图案rp1的侧面之上的保护膜hg1的厚度(膜厚度)t2几乎彼此相等(t1＝t2)。此外，与热cvd方法相比，等离子体cvd方法或ald方法能够在更低的温度处沉积，并且更有利地抑制或防止抗蚀剂图案rp1的改性(热分解)。为此，保护膜hg1更优选使用等离子体cvd方法或ald方法来形成。此外，与等离子体cvd方法相比，ald方法在膜厚度的可控性方面更加优越。为此，更优选使用ald方法来形成保护膜hg1。因此，作为保护膜hg1的沉积方法，可以优选使用cvd方法或ald方法。为了能够在低温下沉积，等离子体cvd方法或ald方法更加优选。考虑到膜厚度的可控性，ald方法最优选。

当保护膜hg1的沉积温度太高时，抗蚀剂图案rp1会在保护膜hg1的沉积期间改性(热分解)。为此，保护膜hg1优选在相对较低的温度下形成。保护膜hg1的沉积温度(沉积期间半导体衬底sb的温度)优选为200℃以下。这可以确保在保护膜hg1的沉积期间防止抗蚀剂图案rp1的改性(热分解)。为此，作为保护膜hg1的沉积方法，低温(200℃以下，诸如100到200℃)下的等离子体cvd方法或ald方法尤其优选。

然后，如图10所示，将抗蚀剂图案rp1用作掩模，半导体衬底sb经受离子注入im1(图7的步骤s3)。在图10中，离子注入im1用箭头示意性示出。

通过用保护膜hg1覆盖抗蚀剂图案rp1，执行离子注入im1。因此，在离子注入im1中，抗蚀剂图案rp1以及覆盖抗蚀剂图案rp1的保护膜hg1可用作掩模(离子注入禁止掩模)。即，抗蚀剂图案rp1、抗蚀剂图案rp1的上表面之上的保护膜hg1以及抗蚀剂图案rp1的侧面之上的保护膜hg1可用作掩模。

在步骤s3中，通过离子注入im1，杂质离子被注入到没有被抗蚀剂图案rp1覆盖的区域中的半导体衬底sb中，从而形成半导体区域sm1。当在离子注入im1中注入的杂质离子是n型杂质离子时，半导体区域sm1是n型半导体区域。当在离子注入im1中注入的杂质离子是p型杂质离子时，半导体区域sm1是p型半导体区域。在步骤s3的离子注入im1中，抗蚀剂图案rp1用作掩模(离子注入禁止掩模)。因此，杂质离子没有注入到被抗蚀剂图案rp1覆盖的区域中的半导体衬底sb中。

在图5的步骤中，在暴露抗蚀剂图案rp1的情况下，执行离子注入im101。为此，在抗蚀剂图案rp1处形成固化层kl。然而，抗蚀剂图案rp1处将称为固化层kl的部分是容易被离子注入损伤(通过离子撞击损伤)的表面层部分(抗蚀剂图案rp1的表面层部分)。

然而，在步骤s3中，在抗蚀剂图案rp1暴露的情况下不执行离子注入im1，而是在保护膜hg1覆盖抗蚀剂图案rp1的情况下来执行。抗蚀剂图案rp1被保护膜hg1覆盖，因此变得不太容易受到离子注入im1所引起的损伤(通过离子撞击引起的损伤)。这防止了在抗蚀剂图案rp1处形成固化层kl，即使在执行离子注入im1时。

然后，如图11所示，通过湿蚀刻处理去除保护膜hg1(图7的步骤s4)。在步骤s4中，去除保护膜hg1，从而暴露抗蚀剂图案rp1。

此外，在步骤s4中，在保护膜hg1趋于被蚀刻的条件下蚀刻保护膜hg1。为此，在步骤s4中，在保护膜hg1比抗蚀剂图案rp1更可能被蚀刻的条件下蚀刻保护膜hg1。即，在步骤s4中，在保护膜hg1的蚀刻率大于抗蚀剂图案rp1的蚀刻率的条件下蚀刻保护膜hg1。换句话说，在步骤s4中，在抗蚀剂图案rp1比保护膜hg1更不可能被蚀刻的条件下蚀刻保护膜hg1。为此，在步骤s4中，可以选择性地蚀刻和去除保护膜hg1。

顺便提及，表述“b比a更可能被蚀刻”对应于表述“b的蚀刻率大于a的蚀刻率”。相反，表述“b比a更不可能被蚀刻”对应于表述“b的蚀刻率小于a的蚀刻率”。此外，蚀刻率较小与蚀刻率较低同义。相反，蚀刻率较大与蚀刻率较快同义，并且还与蚀刻率较高同义。当蚀刻更容易时，蚀刻率增加。当蚀刻更难时，蚀刻率降低。

此外，在步骤s4中，在保护膜hg1的下层(这里为半导体衬底sb)比保护膜hg1更不可能被蚀刻的条件下蚀刻保护膜hg1。因此，在步骤s4中，即使当去除保护膜hg1并且暴露保护膜hg1的下层(这里为半导体衬底sb)时，可以抑制或防止下层(这里为半导体衬底sb)被蚀刻。

通过离子注入im1将杂质离子注入到保护膜hg1中。然而，作为用于保护膜hg1的材料，先前选择了容易通过湿蚀刻去除的材料。为此，即使当通过离子注入im1将杂质离子注入到保护膜hg1中时，通过在离子注入im1之后执行湿蚀刻处理，可以容易且可靠地去除保护膜hg1。

换句话说，如“关于研究的细节”部分所描述的，当在抗蚀剂图案处通过大剂量的离子注入形成固化层时，难以通过灰化或通过湿式处理去除固化层，因此会在去除抗蚀剂图案时引起缺陷。然而，保护膜hg1由容易通过湿蚀刻去除的材料原始地形成，因此即使当被离子注入im1损伤时，也可以容易且可靠地通过湿蚀刻去除。为此，通过在离子注入im1之后执行湿蚀刻处理，可以容易且可靠性地去除保护膜hg1。

为了利于在步骤s4中通过湿蚀刻去除保护膜hg1，预先选择了保护膜hg1的材料。从这一观点来看，保护膜hg1优选由氧化硅膜或氮化硅膜形成，更优选由氧化硅膜形成。当保护膜hg1是氧化硅膜时，在步骤s4中，氢氟酸可优选被用作蚀刻剂。顺便提及，在本申请中，术语“氢氟酸”还包括稀释氢氟酸。备选地，当保护膜hg1是氮化硅膜时，在步骤s4中，热磷酸(加热的磷酸)可优选用作蚀刻剂。

然后，如图12所示，去除抗蚀剂图案rp1(图7的步骤s5)。

在用保护膜hg1覆盖抗蚀剂图案rp1的情况下执行离子注入im1。为此，即使当执行离子注入im1时，也不在抗蚀剂图案rp1处形成固化层(kl)。因此，在步骤s5中，基本上仅去除其中没有形成固化层(kl)的抗蚀剂图案rp1。为此，在步骤s5中，可以容易且可靠地去除抗蚀剂图案rp1。

即，当在步骤s5中通过灰化处理(例如，氧等离子体处理)去除抗蚀剂图案rp1时，灰化处理在抗蚀剂图案rp1处没有形成固化层(kl)的情况下进行。因此，在灰化处理中，整个抗蚀剂图案rp1被分解，使得抗蚀剂图案rp1可以被去除而不生成抗蚀剂图案rp1的残留物。在没有在其中形成固化层(kl)的情况下，抗蚀剂图案rp1经受灰化处理。这可以防止发生通过抗蚀剂图案的固化层(kl)所引起的爆裂现象的发生。

备选地，在步骤s5中，还可以通过湿式处理去除抗蚀剂图案rp1。在湿式处理中，使用化学物(抗蚀剂释放溶液)来去除抗蚀剂图案(这里为抗蚀剂图案rp1)。在这种情况下，在抗蚀剂图案rp1处不形成固化层(kl)的情况下执行湿式处理。因此，在湿式处理中，整个抗蚀剂图案rp1被分解，使得抗蚀剂图案rp1可以被去除而不生成抗蚀剂图案rp1的残留物。

此外，当步骤s5被执行为湿式处理时，步骤s4中使用的化学物(蚀刻剂)和步骤s5中使用的化学物(抗蚀剂释放溶液)相互不同。可以在不同的处理罐中执行步骤s4和步骤s5。然而，根据处理设备的规格，步骤s4和步骤s5也可以通过使用相同的处理罐以及替换化学物来执行。

以这种方式，可以执行关于离子注入的步骤。此后，如果需要，执行这里未示出且未描述的下一步骤。

在本实施例中，在没有暴露抗蚀剂图案rp1但是用保护膜hg1覆盖抗蚀剂图案rp1的情况下执行步骤s3的离子注入im1。为此，即使当执行离子注入im1时，也防止在抗蚀剂图案rp1处形成固化层(kl)。在步骤s5中，基本上仅去除其中形成的不包括固化层(kl)的抗蚀剂图案rp1。因此，可以容易且可靠地去除抗蚀剂图案rp1。可以防止通过离子注入在抗蚀剂图案的表面(表面层部分)处形成固化层所引起的缺陷(例如，在去除抗蚀剂图案时的爆裂现象)。为此，可以提高将被制造的半导体器件的可靠性。此外，可以提高半导体器件的制造产量。

此外，在步骤s3的离子注入im1中，杂质离子穿过保护膜hg1注入到半导体衬底sb中。这可以抑制或防止离子注入施加于半导体衬底sb的损伤(由于离子撞击所引起的损伤)。因此，可以提高所制造的半导体器件的性能。

此外，在步骤s3的离子注入im1中，杂质离子可以穿过保护膜hg1，也被注入到抗蚀剂图案rp1中。然而，当给定的膜经受离子注入时，由于离子注入所引起的损伤仅被施加于膜表面附近非常浅的区域中。在膜中，注入杂质离子的内部区域中的损伤相对较小。原因如下：由于离子注入引起的损伤主要是由于离子撞击引起的损伤，并且由于离子撞击引起的损伤集中于离子撞击的膜表面及其附近。为此，在步骤s3的离子注入im1中，当杂质离子穿过保护膜hg1将被注入到抗蚀剂图案rp1中时，保护膜hg1的介入使得将被散布的杂质离子到达抗蚀剂图案rp1的表面。这可以防止注入的离子物质集中于抗蚀剂图案rp1的表面。换句话说，抗蚀剂图案rp1之上的保护膜hg1不是必须完全阻碍杂质离子穿过其中(保护膜hg1不是必须形成为如此厚)。穿过保护膜hg1达到抗蚀剂图案rp1的杂质离子被散布。这可以防止在抗蚀剂图案rp1处形成固化层(kl)，从而可以防止爆裂现象。

从这一观点来看，步骤s2中形成的保护膜hg1的厚度(膜厚度)优选为10nm以上。通过这种配置，可以在步骤s3的离子注入im1中确保防止在抗蚀剂图案rp1处形成固化层(kl)。

然而，当保护膜hg1不是必须制造得较厚时，变得难以通过保护膜hg1将杂质离子注入到半导体衬底sb中。为此，步骤s2中形成的保护膜hg1的厚度(膜厚度)更优选为10至20nm。

顺便提及，当执行离子注入im101时，如图5所示，通过离子注入损伤抗蚀剂图案rp1，这会导致固化层kl的形成。然而，其中极其可能形成固化层kl的部分是抗蚀剂图案rp101的上表面的附近。固化层kl不太可能形成在抗蚀剂图案rp101的侧面上。原因如下：与大量杂质离子从抗蚀剂图案rp101的上表面注入到抗蚀剂图案rp1中的事实相比，杂质离子从抗蚀剂图案rp101的侧面注入到抗蚀剂图案rp1中几乎没有或者少量注入(如果有的话)。为此，其是覆盖抗蚀剂图案rp1的保护膜hg1的、形成在抗蚀剂图案rp1的上表面之上的保护膜hg1的部分，主要具有防止抗蚀剂图案rp1处与离子注入相关联的固化层(kl)的形成的作用。因此，为了确保防止在步骤s3的离子注入im1中在抗蚀剂图案rp1处形成固化层(kl)，形成在抗蚀剂图案rp1的侧面之上的保护膜hg1的厚度(膜厚度t2)不重要，而是在步骤s2中形成在抗蚀剂图案rp1的上表面之上的保护膜hg1的厚度(膜厚度)t1是重要的。

为此，保护膜hg1的优选厚度被尤其有效地应用于抗蚀剂图案rp1的上表面之上形成的保护膜hg1的厚度。即，形成在抗蚀剂图案rp1的上表面之上的保护膜hg1的厚度t1优选为10nm以上。形成在抗蚀剂图案rp1的上表面之上的保护膜hg1的厚度t1优选为10至20nm。这同样适用于稍后描述的保护膜hg1a、hg1b、hg1c、hg1d、hg1e和hg1f。即，形成在稍后描述的抗蚀剂图案rp4p的上表面之上的稍后描述的保护膜hg1a的厚度t1a(图23)以及形成在稍后描述的抗蚀剂图案rp4n的上表面上方的稍后描述的保护膜hg1b的厚度t1b(图28)均优选为10nm以上，更优选为10至20nm。此外，形成在稍后描述的抗蚀剂图案rp4p的上表面之上的稍后描述的保护膜hg1c的厚度t1c(图35)以及形成在稍后描述的抗蚀剂图案rp4n的上表面之上的稍后描述的保护膜hg1d的厚度t1d(图39)均优选为10nm以上，更优选为10至20nm。此外，形成在稍后描述的抗蚀剂图案rp4p的上表面之上的稍后描述的保护膜hg1e的厚度t1e(图44)以及形成在稍后描述的抗蚀剂图案rp4n的上表面之上的稍后描述的保护膜hg1f的厚度t1d(图48)均优选为10nm以上，更优选为10至20nm。因此，可以确保防止通过离子注入在抗蚀剂图案(rp1、rp4p或rp4n)处形成固化层(kl)。

此外，当在暴露抗蚀剂图案的情况下执行离子注入时，抗蚀剂图案处形成固化层(kl)的风险随着离子物的重量的增加以及离子注入的剂量的增加而增加。发明人进行的研究如下：在离子注入的离子物(剂量物质)为p(磷)且剂量为1x10¹⁵/cm²以上的情况下，当暴露抗蚀剂图案的情况下执行离子注入时，可以在抗蚀剂图案处形成固化层(kl)。为此，图7至图12的步骤在应用于离子注入im1的剂量为1x10¹⁵/cm²以上的情况下时产生较大效果，并且在离子注入im1的离子物为p(磷)的情况下产生更大效果。

另一方面，在离子注入的剂量小于1x10¹⁵/cm²的情况下，即使当在暴露抗蚀剂图案的情况下执行离子注入时，在抗蚀剂图案处形成固化层(kl)的风险也相对较小。为此，当离子注入的剂量小于1x10¹⁵/cm²时，也可以应用图7至图12的步骤。然而，即使当不应用步骤时，在抗蚀剂图案处形成固化层(kl)的风险也相对较小。当不应用图7至图12的步骤时(即，不执行步骤s2和s4时)，也可以抑制半导体器件的制造步骤的数量。

关于半导体器件的制造步骤的应用示例

图7至图12的步骤可应用于将杂质离子注入到半导体衬底中的各种步骤。下面，将给出对步骤应用于形成具有源极/漏极的高杂质密度的半导体区域的步骤的情况的描述。

将参照图13至图33描述应用图7至图12的半导体器件的具体制造步骤。图13至图33都是制造步骤期间的本实施例的半导体器件的主要部分截面图。图13至图33的每个截面图都示出了nmisfet形成区域1a和pmisfet形成区域1b的主要部分截面图，并且示出了在nmisfet形成区域1a中形成n沟道型misfet(金属绝缘体半导体场效应晶体管)且在pmisfet形成区域1b中形成p沟道型misfet的方式。

首先，如图13所示，提供例如由p型单晶硅(具有约1至10ωcm的电阻率)形成的半导体衬底(半导体晶圆)sb。半导体衬底sb具有nmisfet形成区域1a和pmisfet形成区域1b。

这里，nmisfet形成区域1a是半导体衬底sb的主面的将要形成n沟道型misfet的区域。而pmisfet形成区域1b是半导体衬底sb的主面的将要形成p沟道型misfet的区域。nmisfet形成区域1a和pmisfet形成区域1b存在于相同的半导体衬底sb处。即，nmisfet形成区域1a和pmisfet形成区域1b对应于同一半导体衬底sb的主面的相互不同的规划区域。

然后，如图13所示，在半导体衬底sb的主面中，形成用于限定(划分)有源区域的元件隔离区域st。例如，可通过sti(浅沟槽隔离)方法形成元件隔离区域st。

然后，如图14和图15所示，在nmisfet形成区域1a中，从半导体衬底sb的主面开始形成预定深度的p型阱(p型半导体区域)pw。在pmisfet形成区域1b中，从半导体衬底sb的主面开始形成预定深度的n型阱(n型半导体区域)nw。

为了形成p型阱pw，首先，如图14所示，使用光刻技术，在半导体衬底sb的主面之上形成覆盖pmisfet形成区域1b但暴露nmisfet形成区域1a的抗蚀剂图案(抗蚀剂图案或掩模层)rp2p。然后，将抗蚀剂图案rp2p用作掩模(离子注入禁止掩模)，p型杂质(例如，硼)被离子注入到nmisfet形成区域1a中的半导体衬底sb中。因此，如图14所示，可以形成p型阱pw。在形成p型阱pw之后，通过灰化等去除抗蚀剂图案rp2p。此外，为了形成n型阱nw，首先，如图15所示，使用光刻技术，在半导体衬底sb的主面之上形成覆盖nmisfet形成区域1a但暴露pmisfet形成区域1b的抗蚀剂图案(抗蚀剂图案或掩模层)rp2n。然后，将抗蚀剂图案rp2n用作掩模(离子注入禁止掩模)，n型杂质(例如，磷)被离子注入到pmisfet形成区域1b中的半导体衬底sb中。因此，如图15所示，可以形成n型阱pw。在形成n型阱nw之后，通过灰化等去除抗蚀剂图案rp2n。可以首先形成p型阱pw或n型阱nw。

此外，这里，图7至图12的步骤不应用于通过离子注入形成p型阱pw的步骤和通过离子注入形成n型阱nw的步骤。然而，作为另一方面，图7至图12的步骤也可以应用。然而，通过用于形成p型阱pw的离子注入和用于形成n型阱nw的离子注入，剂量不是很大。为此，即使在暴露抗蚀剂图案(rp2p或rp2n)的情况下执行离子注入时，在抗蚀剂图案(rp2p或rp2n)处形成固化层(kl)的风险也相对较小。为此，图7至图12的步骤可应用于通过离子注入形成p型阱pw的步骤和通过离子注入形成n型阱nw的步骤，但是图7至图12的步骤不是必须要求应用。通过不应用这些步骤，可以抑制半导体器件的制造步骤的数量。

顺便提及，当通过离子注入将图7至图12的步骤应用于形成p型阱pw的步骤时，在图7至图12的步骤中，抗蚀剂图案rp1对应于抗蚀剂图案rp2p，并且半导体区域sm1对应于p型阱pw。此外，当通过离子注入将图7至图12的步骤应用于形成n型阱nw的步骤时，在图7至图12的步骤中，抗蚀剂图案rp1对应于抗蚀剂图案rp2n，并且半导体区域sm1对应于p型阱nw。

然后，例如，通过使用氢氟酸(稀释氢氟酸)的湿蚀刻，清洁半导体衬底sb(p型阱pw和n型阱nw)的表面。然后，如图16所示，在半导体衬底sb的表面(p型阱pw和n型阱nw的表面)处，形成用于栅极绝缘膜的绝缘膜gf。绝缘膜gf例如由薄氧化硅膜形成，并且可以通过热氧化方法等形成。

然后，如图17所示，形成栅电极ge1和ge2。例如，可按照以下方式形成栅电极ge1和ge2。

即，在半导体衬底sb的主面(整个主面)之上，即在nmisfet形成区域1a和pmisfet形成区域1b中的绝缘膜gf之上，硅膜(掺杂多晶膜)形成为用于栅电极的导电膜。然后，使用光刻技术和蚀刻技术来图案化硅膜。因此，可以形成栅电极ge1和ge2。在这种情况下，栅电极ge1和ge2均由图案化硅膜(掺杂多晶硅膜)形成。用于栅电极的硅膜由多晶硅膜(多晶硅膜)形成，并且可以使用cvd(化学气相沉积)方法等形成。然而，以下方式也是可以的：在沉积期间，膜形成为非晶硅膜；然后，通过随后的热处理，非晶硅膜变为多晶硅膜。绝缘膜gf没有被栅电极ge1和ge2覆盖的部分可以通过用于图案化硅膜的干蚀刻、随后的湿蚀刻等来去除。

将成为n沟道型misfet的栅电极的栅电极ge1经由绝缘膜gf形成在nmisfet形成区域1a中的p型阱pw之上。保留在栅电极ge1下方的绝缘膜gf的部分变为n沟道型misfet的栅极绝缘膜。而将成为p沟道型misfet的栅电极的栅电极ge1经由绝缘膜gf形成在pmisfet形成区域1b中的n型阱nw之上。保留在栅电极ge2下方的绝缘膜gf的部分变为p沟道型misfet的栅极绝缘膜。

然后，如图18所示，在半导体衬底sb之上，使用光刻技术，形成覆盖pmisfet形成区域1b且暴露nmisfet形成区域1a的抗蚀剂图案(抗蚀剂图案或掩模层)rp3p。pmisfet形成区域1b中的n型阱nw和栅电极ge2被抗蚀剂图案rp3p覆盖。然而，nmisfet形成区域1a中的p型阱pw和栅电极ge1没有被抗蚀剂图案rp3p覆盖。

然后，如图18所示，诸如磷(p)或砷(s)的n型杂质被离子注入到nmisfet形成区域1a中的半导体衬底sb(p型阱pw)的栅电极ge1的相反侧上的区域中。因此，形成(一对)n-型半导体区域(延伸区域)ex1。用于形成n-型半导体区域ex1的离子注入用符号im2表示，并且称为离子注入im2。在图18中，离子注入im2示意性地用箭头表示。

在离子注入im2期间，在nmisfet形成区域1a中，栅电极ge1用作掩模(离子注入禁止掩模)。为此，p型阱pw刚好位于栅电极ge1下方的区域被栅电极ge1遮蔽，使得杂质不注入其中。因此，n-型半导体区域ex1与栅电极ge1的相对侧面自对准地形成。而在离子注入im2期间，pmisfet形成区域1b用抗蚀剂图案rp3p覆盖。抗蚀剂图案rp3p用作掩模(离子注入禁止掩模)。为此，杂质不注入到pmisfet形成区域1b中的半导体衬底(n型阱nw)和栅电极ge2中。此后，通过灰化等去除抗蚀剂图案rp3p。

然后，如图19所示，在半导体衬底sb之上，使用光刻技术，形成覆盖nmisfet形成区域1a且暴露pmisfet形成区域1b的抗蚀剂图案(抗蚀剂图案或掩模层)rp3n。nmisfet形成区域1a中的p型阱pw和栅电极ge1被抗蚀剂图案rp3n覆盖。然而，pmisfet形成区域1b中的n型阱nw和栅电极ge2没有被抗蚀剂图案rp3n覆盖。

然后，如图19所示，诸如硼(b)的p型杂质被离子注入到pmisfet形成区域1b中的半导体衬底sb(n型阱nw)的栅电极ge2的相反侧上的区域中。因此，形成(一对)p-型半导体区域(延伸区域)ex2。用于形成p-型半导体区域ex2的离子注入用符号im3表示，并且称为离子注入im3。在图19中，离子注入im3示意性地用箭头表示。

在离子注入im3期间，在pmisfet形成区域1b中，栅电极ge2用作掩模(离子注入禁止掩模)。为此，n型阱nw的刚好位于栅电极ge2下方的区域被栅电极ge2遮蔽，使得杂质不注入其中。因此，p-型半导体区域ex2与栅电极ge2的相对侧面自对准地形成。相反，在离子注入im3期间，nmisfet形成区域1a用抗蚀剂图案rp3n覆盖。抗蚀剂图案rp3n用作掩模(离子注入禁止掩模)。为此，杂质不注入到nmisfet形成区域1a中的半导体衬底(p型阱pw)和栅电极ge1中。此后，通过灰化等去除抗蚀剂图案rp3n。图20示出了该阶段。

顺便提及，这里给出了以下情况的描述：首先执行形成n-型半导体区域ex1的步骤(图18的步骤)，然后执行形成p-型半导体区域ex2的步骤(图19的步骤)。然而，可以首先形成n-型半导体区域ex1或p-型半导体区域ex2。也可以应用以下情况：在首先执行形成p-型半导体区域ex2的步骤(图19的步骤)之后，执行形成n-型半导体区域ex1的步骤(图18的步骤)。

然后，如图21所示，侧壁间隔件sw形成在栅电极ge1和ge2的对应相对侧面之上作为侧壁绝缘膜。可以以下方式执行侧壁间隔件sw形成步骤。

即，首先，在半导体衬底sb的整个主面之上，使用cvd方法等，以覆盖栅电极ge1和ge2的方式沉积用于形成侧壁间隔件sw的绝缘膜。形成绝缘膜的侧壁间隔件sw例如由氧化硅膜或氮化硅膜或它们的层压膜形成。然后，形成绝缘膜的侧壁间隔件sw被各向异性地蚀刻(回蚀)。因此，如图21所示，绝缘膜(形成绝缘膜的侧壁间隔件sw)留在栅电极ge1的相对侧面之上以及栅电极ge2的相对侧面之上，从而形成侧壁间隔件sw。顺便提及，以下，在nmisfet形成区域1a中，形成在栅电极ge1的每个侧面之上的侧壁间隔件sw用符号sw1表示，并且被称为侧壁间隔件sw1，并且在pmisfet形成区域1b中，形成在栅电极ge2的每个侧面之上的侧壁间隔件sw用符号sw2表示，并且被称为侧壁间隔件sw2。

然后，如图22所示，在半导体衬底sb之上，使用光刻技术形成覆盖pmisfet形成区域1b但暴露nmisfet形成区域1a的抗蚀剂图案(抗蚀剂图案或掩模层)rp4p。pmisfet形成区域1b中的n型阱nw、栅电极ge2和侧壁间隔件sw2被抗蚀剂图案rp4p覆盖。然而，nmisfet形成区域1a中的p型阱pw、栅电极ge1和侧壁间隔件sw1没有被抗蚀剂图案rp4p覆盖。

然后，如图23所示，在半导体衬底sb的主面之上，以覆盖抗蚀剂图案rp4p的这种方式形成保护膜(绝缘膜)hg1a。保护膜hg1a对应于保护膜hg1，并且抗蚀剂图案rp4p对应于抗蚀剂图案rp1。稍后描述的n+型半导体区域sd1对应于半导体区域sm1。

在pmisfet形成区域1b中，形成抗蚀剂图案rp4p。为此，以覆盖抗蚀剂图案rp4p的这种方式形成保护膜hg1a。在nmisfet形成区域1a中，不形成抗蚀剂图案rp4p。为此，以覆盖栅电极ge1和侧壁间隔件sw1的这种方式形成保护膜hg1a。保护膜hg1a优选由氧化硅膜或氮化硅膜形成，并且更优选由氧化硅膜形成。

可优选使用cvd方法或ald方法来形成保护膜hg1a。因此，可以以良好的可靠性形成具有期望厚度的保护膜hg1a。cvd方法或ald方法的使用使得在抗蚀剂图案rp4p的上表面之上和侧表面之上形成具有几乎相同厚度的保护膜hg1a。此外，为了防止在保护膜hg1a的沉积期间的抗蚀剂图案rp4p的改性，保护膜hg1a优选在相对较低的温度下形成，并且保护膜hg1a的沉积温度优选为200℃以下。保护膜hg1a可优选使用cvd方法或ald方法形成，更优选使用等离子体cvd方法或ald方法形成，进一步优选使用ald方法。

然后，如图24所示，诸如磷(p)或砷(as)的n型杂质被离子注入到nmisfet形成区域1a中的半导体衬底sb(p型阱pw)的栅电极ge1和侧壁间隔件sw1的相对侧上的区域中。因此，形成(一对)n+型半导体区域sd1。用于形成n+型半导体区域sd1的离子注入用符号im4表示，并且被称为离子注入im4。在图24中，离子注入im4示意性用箭头表示。

在离子注入im4期间，在nmisfet形成区域1a中，栅电极ge1、侧壁间隔件sw1以及每个侧壁间隔件sw1的侧壁(侧表面)之上的保护膜hg1a用作掩模(离子注入禁止掩模)。为此，在离子注入im4中，杂质不注入到p型阱pw中的刚好位于栅电极ge1下方和刚好位于侧壁间隔件sw1下方的区域中。每个n+型半导体区域sd1与栅电极ge1的侧表面通过侧壁间隔件sw1的厚度(栅极长度方向上的厚度)和保护膜hg1a的厚度的总厚度隔开形成。此外，在离子注入im4期间，用抗蚀剂图案rp4p覆盖pmisfet形成区域1b。抗蚀剂图案rp4p用作掩模(离子注入禁止掩模)。因此，杂质不注入到pmisfet形成区域1b中的半导体衬底sb(n型阱nw)和栅电极ge2中。

在离子注入im4中，杂质离子穿过保护膜hg1a，注入到半导体衬底sb(p型阱pw)中。因此，形成n+型半导体区域sd1。这可以抑制或防止由于离子注入im4引发的损伤施加于半导体衬底sb。

此外，在离子注入im4中，杂质离子可以穿过保护膜hg1a，也被注入到抗蚀剂图案rp4p中。然而，当膜经受离子注入时，由离子注入引起的损伤仅在膜表面附近非常浅的区域中引发。膜中注入杂质离子的内部区域中的损伤相对较小。为此，在离子注入im4中，即使当杂质离子穿过保护膜hg1a注入到抗蚀剂图案rp4p中时，到达抗蚀剂图案rp4p的表面的杂质离子被分散。因此，注入的离子物不集中在抗蚀剂图案rp4p的表面上。这可以防止抗蚀剂图案rp4p处形成固化层(kl)。杂质离子不直接注入到抗蚀剂图案rp4p中，而是杂质离子穿过保护膜hg1a注入。这可以防止在抗蚀剂图案rp4p处形成固化层(kl)。

然后，如图25所示，通过湿蚀刻处理去除保护膜hg1a。保护膜hg1a由容易通过湿蚀刻去除的材料原始地形成。为此，即使当通过离子注入im4损伤时，保护膜hg1a也可以容易且可靠地通过湿蚀刻去除。从这一观点看，保护膜hg1a优选由氧化硅膜或氮化硅膜形成，并且更优选由氧化硅膜形成。当保护膜hg1a为氧化硅膜时，氢氟酸可优选用作蚀刻剂。当保护膜hg1a为氮化硅膜时，热磷酸可优选用作蚀刻剂。

当通过湿蚀刻处理去除保护膜hg1a时，在保护膜hg1a比抗蚀剂图案rp4p更可能被蚀刻并且半导体衬底sb与保护膜hg1a相比不太可能被蚀刻的条件下，选择性地蚀刻保护膜hg1a。

然后，如图26所示，通过灰化处理或湿式处理去除抗蚀剂图案rp4p。在抗蚀剂图案rp4p处，不形成固化层kl的等效物。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4p。

然后，如图27所示，在半导体衬底sb之上，使用光刻技术形成覆盖nmisfet形成区域1a但暴露pmisfet形成区域1b的抗蚀剂图案(抗蚀剂图案或掩模层)rp4n。nmisfet形成区域1a中的p型阱pw、栅电极ge1和侧壁间隔件sw1被抗蚀剂图案rp4n覆盖。然而，pmisfet形成区域1b中的n型阱nw、栅电极ge2和侧壁间隔件sw2没有被抗蚀剂图案rp4n覆盖。

然后，如图28所示，在半导体衬底sb的主面之上，以覆盖抗蚀剂图案rp4n的这种方式形成保护膜(绝缘膜)hg1b。保护膜hg1b对应于保护膜hg1，并且抗蚀剂图案rp4n对应于抗蚀剂图案rp1。稍后描述的p+型半导体区域sd1对应于半导体区域sm1。

在nmisfet形成区域1a中，形成抗蚀剂图案rp4n。因此，以覆盖抗蚀剂图案rp4n的这种方式形成保护膜hg1b。在pmisfet形成区域1b中，不形成抗蚀剂图案rp4n。因此，以覆盖栅电极ge2和侧壁间隔件sw2的这种方式形成保护膜hg1b。保护膜hg1b优选由氧化硅膜或氮化硅膜形成，并且更优选由氧化硅膜形成。

可优选使用cvd方法或ald方法来形成保护膜hg1b。因此，可以以良好的可靠性形成具有期望厚度的保护膜hg1b。cvd方法或ald方法的使用使得在抗蚀剂图案rp4n的上表面之上和侧表面之上形成具有几乎相同厚度的保护膜hg1b。此外，为了防止在保护膜hg1b的沉积期间的抗蚀剂图案rp4n的改性，保护膜hg1b优选在相对较低的温度下形成，并且保护膜hg1b的沉积温度优选为200℃以下。保护膜hg1b可优选使用cvd方法或ald方法形成，更优选使用等离子体cvd方法或ald方法形成，进一步优选使用ald方法。

然后，如图29所示，诸如硼(b)的p型杂质被离子注入到pmisfet形成区域1b中的半导体衬底sb(n型阱nw)的栅电极ge2和侧壁间隔件sw2的相对侧上的区域中。因此，形成(一对)p+型半导体区域sd2。用于形成p+型半导体区域sd2的离子注入用符号im5表示，并且被称为离子注入im5。在图29中，离子注入im5示意性用箭头表示。

在离子注入im5期间，在pmisfet形成区域1b中，栅电极ge2、侧壁间隔件sw2以及每个侧壁间隔件sw2的侧壁(侧表面)之上的保护膜hg1b用作掩模(离子注入禁止掩模)。为此，在离子注入im5中，杂质不注入到n型阱nw中的刚好位于栅电极ge2下方和刚好位于侧壁间隔件sw2下方的区域中。每个p+型半导体区域sd2与栅电极ge2的侧表面通过侧壁间隔件sw2的厚度(栅极长度方向上的厚度)和保护膜hg1b的厚度的总厚度隔开形成。此外，在离子注入im5期间，用抗蚀剂图案rp4n覆盖pmisfet形成区域1a。抗蚀剂图案rp4n用作掩模(离子注入禁止掩模)。因此，杂质不注入到nmisfet形成区域1a中的半导体衬底sb(p型阱pw)和栅电极ge1中。

在离子注入im5中，杂质离子穿过保护膜hg1b，注入到半导体衬底sb(n型阱nw)中。因此，形成p+型半导体区域sd2。这可以抑制或防止由于离子注入im5引发的损伤施加于半导体衬底sb。

此外，在离子注入im5中，杂质离子可以穿过保护膜hg1b，被注入到抗蚀剂图案rp4n中。然而，当膜经受离子注入时，由离子注入引起的损伤仅在膜表面附近非常浅的区域中引发。膜中注入杂质离子的内部区域中的损伤相对较小。为此，在离子注入im5中，即使当杂质离子穿过保护膜hg1b注入到抗蚀剂图案rp4n中时，到达抗蚀剂图案rp4n的表面的杂质离子被分散。因此，注入的离子物不集中在抗蚀剂图案rp4n的表面上。这可以防止抗蚀剂图案rp4n处形成固化层(kl)。杂质离子不直接注入到抗蚀剂图案rp4n中，而是杂质离子穿过保护膜hg1b注入。这可以防止在抗蚀剂图案rp4n处形成固化层(kl)。

然后，如图30所示，通过湿蚀刻处理去除保护膜hg1b。保护膜hg1b由容易通过湿蚀刻去除的材料原始地形成。为此，即使当通过离子注入im5损伤时，保护膜hg1b也可以容易且可靠地通过湿蚀刻去除。从这一观点看，保护膜hg1b优选由氧化硅膜或氮化硅膜形成，并且更优选由氧化硅膜形成。当保护膜hg1b为氧化硅膜时，氢氟酸可优选用作蚀刻剂。当保护膜hg1b为氮化硅膜时，热磷酸可优选用作蚀刻剂。

当通过湿蚀刻处理去除保护膜hg1b时，在保护膜hg1b比抗蚀剂图案rp4n更可能被蚀刻并且半导体衬底sb与保护膜hg1a相比不太可能被蚀刻的条件下，选择性地蚀刻保护膜hg1b。

然后，如图31所示，通过灰化处理或湿式处理去除抗蚀剂图案rp4n。在抗蚀剂图案rp4n处，不形成固化层kl的等效物。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4n。

顺便提及，这里给出以下情况的描述：首先执行形成n+型半导体区域sd1的步骤(图22至图26的步骤)，然后执行形成p+型半导体区域sd2的步骤(图27至图31的步骤)。然而，可以首先形成n+型半导体区域sd1或p+型半导体区域sd2。以下情况也是可以的：在首先执行形成p+型半导体区域sd2的步骤(图27至图31的步骤)之后，执行形成n+型半导体区域sd1的步骤(图22至图26的步骤)。

然后，执行用于激活掺杂到该点的杂质的退火处理(激活退火或热处理)。因此，可以激活掺杂到n-型半导体区域ex1、n+型半导体区域sd1、p-型半导体区域ex2、p+型半导体区域sd2等中的杂质。

以这种方式，在nmisfet形成区域1a中，n沟道型misfet2被形成为场效应晶体管。相反，在pmisfet形成区域1b中，p沟道型misfet3被形成为场效应晶体管。这得到图31的结构。n沟道信型misfet2可认为是n沟道型场效应晶体管。p沟道型misfet3可以认为是p沟道型场效应晶体管。

与n-型半导体区域ex1相比，n+型半导体区域sd1的杂质密度更大且结深度更深。为此，离子注入im4的剂量大于离子注入im2的剂量。顺便提及，剂量对应于每单位面积注入的杂质离子的量。n-型半导体区域ex1与n沟道型misfet2的沟道形成区域(刚好在栅电极ge1下方的衬底区域)相邻，并且n+型半导体区域sd1与n沟道型misfet2的沟道形成区域分离。n-型半导体区域ex1夹置在n+型半导体区域sd1和n沟道型misfet2的沟道形成区域之间。与形成用作n沟道型misfet2的源极/漏极区域(用于源极或漏极的半导体区域)的n型半导体区域相比，n-型半导体区域ex1和n+型半导体区域sd1具有更高的杂质密度。因此，n沟道型misfet2的源极/漏极区域具有ldd(轻掺杂漏极)结构。栅电极ge1用作n沟道型misfet2的栅电极。

此外，与p-型半导体区域ex2相比，p+型半导体区域sd2的杂质密度更大且结深度更深。为此，离子注入im5的剂量大于离子注入im3的剂量。p-型半导体区域ex2与p沟道型misfet3的沟道形成区域(刚好在栅电极ge2下方的衬底区域)相邻，并且p+型半导体区域sd2与p沟道型misfet3的沟道形成区域分离。p-型半导体区域ex2夹置在p+型半导体区域sd2和p沟道型misfet3的沟道形成区域之间。与形成用作p沟道型misfet3的源极/漏极区域(用于源极或漏极的半导体区域)的p型半导体区域相比，p-型半导体区域ex2和p+型半导体区域sd2具有更高的杂质密度。因此，p沟道型misfet3的源极/漏极区域具有ldd结构。栅电极ge2用作p沟道型misfet3的栅电极。

然后，如图32所示，形成金属硅化物层sl。可通过执行所谓的硅化(自对准硅化处理)来形成金属硅化物层。具体地，可按照以下方式形成金属硅化物层sl。

即，首先，在半导体衬底sb的整个主面之上，包括在栅电极ge1和ge2、n+型半导体区域sd1和p+型半导体区域sd2的上表面之上，以覆盖栅电极ge1和ge2以及侧壁间隔件sw1和sw2的这种方式形成用于形成金属硅化物层sl(未示出)的金属膜。对于金属膜来说，可以使用简单物质的金属膜(纯金属膜)或合金膜。金属膜例如由钴膜、镍膜或镍铂合金膜形成，并且可以使用溅射方法等形成。然后，半导体衬底sb经受热处理(用于形成金属硅化物层sl的热处理)。这使得栅电极ge1和ge2、n+型半导体区域sd1和p+型半导体区域sd2的对应上层部分与金属膜反应。因此，如图32所示，在栅电极ge1和ge2、n+型半导体区域sd1和p+型半导体区域sd2的对应顶部(上层部分)处形成金属硅化物层sl。此后，通过湿蚀刻等去除金属膜的未反应部分。图32示出了该阶段的截面图。此外，在去除金属膜的未反应部分之后，可进一步执行热处理。当金属膜是钴膜时，金属硅化物层sl由硅化钴层形成。当金属膜是镍膜时，金属硅化物层由硅化镍层形成。当金属膜是镍铂合金膜时，金属硅化物层sl由掺杂铂的硅化镍层形成。

因此，通过执行所谓的硅化处理，在栅电极ge1和ge2、n+型半导体区域sd1和p+型半导体区域sd2的对应顶部处形成金属硅化物层sl。因此，可以减小接触电阻、扩散电阻等。

然后，如图33所示，在半导体衬底sb的整个主面之上，以覆盖栅电极ge1和ge2以及侧壁间隔件sw1和sw2的这种方式，绝缘膜(层间绝缘膜)il1形成为层间绝缘膜。

绝缘膜il1由氧化硅膜的简单物质膜或者氮化硅膜和位于氮化硅膜之上的氧化硅膜(厚于氮化硅膜)的层压膜来形成，并且例如可以使用cvd方法来形成。在形成绝缘膜il1之后，绝缘膜il1的上表面通过cmp(化学机械抛光)方法来抛光，并且经受其他处理。因此，可以增强绝缘膜il1的上表面的平坦度。

然后，将使用光刻方法形成在绝缘膜il1之上的抗蚀剂图案(未示出)用作蚀刻掩模，蚀刻绝缘膜il1，从而在绝缘膜il1中形成接触孔。然后，在每个接触孔中形成(埋入)导电插塞pg。插塞pg分别形成在n+型半导体区域sd1、p+型半导体区域sd2、栅电极ge1和栅电极ge2等之上，并且分别与其电耦合。

然后，在其中埋入插塞pg的绝缘膜il1之上，形成绝缘膜il2。然后，在绝缘膜il2的每个预定区域中形成线沟槽。然后，使用单镶嵌技术在线沟槽中埋入线m1。例如，线m1是铜线(埋入铜线)，其包括铜作为主要组成。线m1经由插塞pg与n+型半导体区域sd1、p+型半导体区域sd2、栅电极ge1、栅电极ge2等电耦合。以这种方式，可以得到图33的结构。

此后，通过双镶嵌方法等，形成第二以及更多层的线，但是这里没有示出并且没有描述。此外，线m1和更高层的线不限于镶嵌线，可以通过图案化线导体膜形成并且可以例如形成为钨线或铝线。

以至此描述的方式，制造本实施例的半导体器件。

然后，将描述图13至图33的步骤的特征和效果。

参照图5和图6描述的问题趋于在将抗蚀剂图案用作掩模的离子注入步骤中剂量较大时引发。即，在离子注入的剂量较大的情况下，当暴露抗蚀剂图案时，执行离子注入，通过离子注入在抗蚀剂图案处形成固化层kl。这使得抗蚀剂图案的去除步骤变得不太可能被执行的较大可能性。

在用于形成n+型半导体区域sd1的离子注入im4和用于形成p+型半导体区域sd2的离子注入im5中，剂量较大。为此，优选地，参照图7至图12描述的步骤被应用于用于形成n+型半导体区域sd1的离子注入im4和用于形成p+型半导体区域sd2的离子注入im5，使得在用保护膜覆盖抗蚀剂图案的情况下执行离子注入。

即，图22至图26的步骤是用于形成n+型半导体区域sd1所执行的步骤。参照图7至图12描述的步骤适用于该工艺。因此，通过用保护膜hg1a覆盖抗蚀剂图案rp4p，执行离子注入im4。此外，图27至图31的步骤是用于形成p+型半导体区域sd2所执行的步骤。参照图7至图12描述的步骤适用于该工艺。因此，通过用保护膜hg1b覆盖抗蚀剂图案rp4n，执行离子注入im5。

与本实施例不同，当在不形成保护膜hg1a且暴露抗蚀剂图案rp4p的情况下执行离子注入im4时，通过离子注入im4在抗蚀剂图案rp4p处形成固化层kl。因此，当去除抗蚀剂图案rp4p时，会引起缺陷(参照图5和图6描述的缺陷)。此外，与本实施例不同，当在不形成保护膜hg1b且暴露抗蚀剂图案rp4n的情况下执行离子注入im5时，通过离子注入im5在抗蚀剂图案rp4n处形成固化层kl。因此，当去除抗蚀剂图案rp4n时，会引起缺陷。

相反，在本实施例中，用保护膜hg1a覆盖抗蚀剂图案rp4p来执行离子注入im4。这可以防止通过离子注入im4在抗蚀剂图案rp4p处形成固化层(kl)。当去除抗蚀剂图案rp4p时，基本上仅去除其中不包括固化层(kl)的抗蚀剂图案rp4p。为此，可以容易且可靠地去除抗蚀剂图案rp4p。此外，在本实施例中，用保护膜hg1b覆盖抗蚀剂图案rp4n来执行离子注入im5。这可以防止通过离子注入im5在抗蚀剂图案rp4n处形成固化层(kl)。当去除抗蚀剂图案rp4n时，基本上仅去除其中不包括固化层(kl)的抗蚀剂图案rp4n。为此，可以容易且可靠地去除抗蚀剂图案rp4n。这可以防止通过离子注入在抗蚀剂图案rp4p或rp4n的表面(表面层部分)处由固化层的形成所引起的缺陷。为此，可以提高将被制造的半导体器件的可靠性。此外，可以提高半导体器件的制造产量。

参照图5和图6描述的问题趋于在将抗蚀剂图案用作掩模的离子注入步骤中剂量较大时发生。然而，当剂量较小时，发生的可能性降低。此外，参照图7至图12描述的步骤具有能够防止在由于形成保护膜hg1而进行的离子注入期间在抗蚀剂图案处形成固化层kl的优点。然而，与不形成保护膜hg1的情况相比，需要增加步骤的数量。为此，当参照图5和图6描述的问题的发生的风险较低时，即当执行具有小剂量的离子注入时，不应用参照图7至图12描述的步骤，这可以抑制半导体器件的制造步骤的数量。

在用于形成n-型半导体区域ex1的离子注入im2以及用于形成p-型半导体区域ex2的离子注入im3中，剂量较小。具体地，离子注入im2的剂量小于离子注入im4的剂量。而离子注入im3的剂量小于离子注入im5的剂量。为此，对于用于形成n-型半导体区域ex1的离子注入im2以及用于形成p-型半导体区域ex2的离子注入im3，可应用参照图7至图12描述的步骤，但是参照图7至图12描述的步骤不是必须应用。不应用可减少半导体器件的制造步骤的数量。

即，图18的步骤是用于形成n-型半导体区域ex1的步骤。然而，参照图7至图12描述的步骤不应用于该工艺，并且不形成覆盖抗蚀剂图案rp3p的保护膜且暴露抗蚀剂图案rp3p(具体地，暴露抗蚀剂图案rp3p的上表面和侧表面)，执行离子注入im2。相反，图19的步骤是用于形成p-型半导体区域ex2的步骤。然而，参照图7至12描述的步骤不应用于该工艺，并且不形成覆盖抗蚀剂图案rp3n的保护膜且暴露抗蚀剂图案rp3n(具体地，暴露抗蚀剂图案rp3n的上表面和侧表面)，执行离子注入im3。在离子注入im2和im3的每一个中，剂量较小。为此，即使当暴露抗蚀剂图案执行离子注入时，通过离子注入在抗蚀剂图案处形成固化层(kl)的风险也相对较小。因此，在去除抗蚀剂图案时发生缺陷(参照图5和图6描述的缺陷)的风险相对较小。为此，对于离子注入im2和im3，通过暴露抗蚀剂图案执行离子注入，可以减少半导体器件的制造步骤的数量。

因此，关注点集中于离子注入im2、im3、im4和im5的每一个剂量。对于具有较大剂量的离子注入im4和im5来说，用保护膜覆盖抗蚀剂图案来执行离子注入。对于具有较小剂量的离子注入im2和im3来说，不形成保护膜且暴露抗蚀剂图案来执行离子注入。这可以有效地降低离子注入期间在抗蚀剂图案处形成固化层(kl)的风险，同时减少半导体器件的制造步骤的数量。为此，可以有效地防止通过离子注入在抗蚀剂图案的表面层部分处形成固化层而引起的缺陷，从而提高将被制造的半导体器件的可靠性。此外，可以减少半导体器件的制造步骤的数量，从而降低半导体器件的制造成本。因此，半导体器件的可靠性的提高以及半导体器件的制造成本的降低可以相互兼容。

此外，通过在pmisfet形成区域1b中用保护膜hg1a覆盖抗蚀剂图案rp4p以及在nmisfet形成区域1a中用保护膜hg1a覆盖栅电极ge1和侧壁间隔件sw1，执行用于形成n+型半导体区域sd1的离子注入im4。为此，对于离子注入im4，在nmisfet形成区域1a中，除了栅电极ge1和侧壁间隔件sw1，侧壁间隔件sw1的侧表面之上的保护膜hg1a也可以用作掩模。为此，通过侧壁间隔件sw1的厚度和保护膜hg1a的厚度的总厚度将n+型半导体区域sd1的端部与栅电极ge1的侧面分离。为此，还考虑保护膜hg1a的厚度，设置侧壁间隔件sw1的厚度。这可以将n+型半导体区域sd1和栅电极ge1之间的间隔(栅极长度方向上的间隔)控制为期望值。即，与不形成保护膜hg1a而执行离子注入im4的情况相比，当形成保护膜hg1a执行离子注入im4时，基本上仅将侧壁间隔件sw1的厚度减少保护膜hg1a的厚度。

这同样适用于用于形成p+型半导体区域sd2的离子注入im5。对于离子注入im5，在pmisfet形成区域1b中，除了栅电极ge2和侧壁间隔件sw2，位于侧壁间隔件sw2的侧表面之上的保护膜hg1b也用作掩模。为此，还考虑保护膜hg1b的厚度，设置侧壁间隔件sw2的厚度。这可以将p+型半导体区域sd2与栅电极ge2之间的间隔(栅极长度方向上的间隔)控制为期望值。

另一方面，在不形成保护膜hg1的等效物的情况下执行用于形成n-型半导体区域ex1的离子注入im2。当在形成保护膜hg1的等效物的情况下执行离子注入im2时，发生n-型半导体区域ex1的端部与栅电极ge1的侧表面分离保护膜的厚度的现象。然而，当不形成保护膜hg1的等效物执行离子注入im2时，防止发生这种现象。为此，在不形成保护膜hg1的等效物的情况下执行离子注入im2。因此，可以与栅电极ge1的侧表面粗略对准的这种方式来形成n-型半导体区域ex1。这同样适用于用于形成p-型半导体区域ex2的离子注入im3。在不形成保护膜hg1的等效物的情况下执行离子注入im3。因此，可以与栅电极ge1的侧表面粗略对准的这种方式来形成p-型半导体区域ex2。在不形成保护膜hg1的等效物的情况下执行离子注入im2和im3，并且在形成保护膜hg1的等效物的情况下执行离子注入im4和im5。因此，可以容易且确定地形成ldd结构，其中低杂质密度区域(ex1和ex2)分别与它们对应的栅电极对准，并且高杂质质密度区域(sd1和sd2)分别与它们对应的栅电极隔开。

第二实施例

图34至图43是制造步骤期间的第二实施例的半导体器件的主要部分截面图。此外，在第二实施例中，直到用于得到图21的结构的侧壁间隔件sw的形成的步骤几乎与第一实施例的制造步骤相同。为此，这里将省略重复描述，并且将给出在得到图21的结构之后的制造部分的描述。

在以与第一实施例相同的方式得到图21的结构之后，在第二实施例中，如图34所示，在半导体衬底sb的整个主面之上，以覆盖栅电极ge1和ge2以及侧壁间隔件sw1和sw2的这种方式形成绝缘膜zm1。绝缘膜zm1优选由氧化硅膜或氮化硅膜形成，并且可以使用cvd方法等形成。

然后，如图35所示，在绝缘膜zm1之上，使用光刻技术形成覆盖pmisfet形成区域1b并暴露nmisfet形成区域1a的抗蚀剂图案(抗蚀剂图案)rp4p。第二实施例在形成抗蚀剂图案rp4p的平面区域中与第一实施例相同，但是与第一实施例不同在于，在绝缘膜zm1之上形成抗蚀剂图案rp4p。

然后，在绝缘膜zm1之上，以覆盖抗蚀剂图案rp4p的这种方式形成保护膜hg1c。保护膜hg1c对应于第一实施例的保护膜hg1a。保护膜hg1c优选由硅膜(更优选地，非晶硅膜)形成。为了防止抗蚀剂图案rp4p在保护膜hg1c的沉积期间的改性，优选在相对较低的温度下形成保护膜hg1c。保护膜hg1c的沉积温度优选为200℃以下。可以优选使用cvd方法或ald方法来形成保护膜hg1c，更优选使用等离子体cvd方法或ald方法，进一步优选使用ald方法。

然后，如图36所示，通过离子注入im4，形成n+型半导体区域sd1。第二实施例与第一实施例在通过离子注入im4形成n+型半导体区域sd1的步骤中基本相同，但是与第一实施例不同在于以下几点。

即，在第一实施例中，在离子注入im4中，杂质离子穿过保护膜hg1a注入到半导体衬底sb中。因此，形成n+型半导体区域sd1。然而，在第二实施例中，在离子注入im4中，杂质离子穿过保护膜hg1c和绝缘膜zm1，注入到半导体衬底sb中。因此，形成n+型半导体区域sd1。至于其他，第二实施例在通过离子注入im4形成n+型半导体区域sd1的步骤中与第一实施例相同，因此这里不再重复描述。

与第一实施例相同，在第二实施例中，也用保护膜(hg1c)覆盖抗蚀剂图案rp4p来执行离子注入im4。因此，抗蚀剂图案rp4p几乎不被离子注入im4损伤。为此，不在抗蚀剂图案rp4p处形成固化层(kl)。

顺便提及，在第二实施例中，对于离子注入im4，在nmisfet形成区域1a中，除了栅电极ge1和侧壁间隔件sw1，位于侧壁间隔件sw1的侧表面之上的绝缘膜zm1和保护膜hg1c也可用作掩模。类似地，对于稍后执行的离子注入im5，在pmisfet形成区域1b中，除了栅电极ge2和侧壁间隔件sw2，位于侧壁间隔件sw2的侧表面之上的绝缘膜zm1和保护膜hg1d也可用作掩模。因此，在第二实施例的情况下，与第一实施例的情况相比，基本仅将侧壁间隔件sw1和sw2的每个厚度预先设置为更小，差值为绝缘膜zm1的厚度。

然后，如图37所示，通过湿蚀刻处理去除保护膜hg1c。当通过湿蚀刻处理去除保护膜hg1c时，在保护膜hg1c比抗蚀剂图案rp4p更可能被蚀刻并且绝缘膜zm1比保护膜hg1c更不可能被蚀刻的条件下，选择性地蚀刻保护膜hg1c。绝缘膜zm1可用作蚀刻停止膜。保护膜hg1c由容易通过湿蚀刻去除的材料原始地形成。为此，即使被离子注入im4损伤时，也可以容易且可靠地通过湿蚀刻去除保护膜hg1c。

为了能够选择性蚀刻保护膜hg1c同时抑制绝缘膜zm1的蚀刻，期望保护膜hg1c由与绝缘膜zm1不同的材料形成，并且作为用于保护膜hg1c的材料，选择能够相对于绝缘膜zm1增加蚀刻选择性的材料。此外，作为用于保护膜hg1c的材料，期望材料趋于选择被湿蚀刻。从这一点来看，保护膜hg1c优选由硅膜(更具体地，非晶硅膜)形成。当保护膜hg1c是硅膜时，作为用于去除保护膜hg1c的蚀刻剂，例如，可以优选使用氢氟酸(氢氟酸的水溶液)。备选地，当绝缘膜zm1是氧化硅膜或氮化硅膜时，作为保护膜hg1c，硅膜是优选的。然而，除此之外，以下也是可以的：氧化硅膜被用作绝缘膜zm1，并且氮化硅膜被用作保护膜hg1c。当绝缘膜zm1是氧化硅膜并且保护膜hg1c是氮化硅膜时，作为用于去除保护膜hg1c的蚀刻剂，可优选使用热磷酸。

然后，如图38所示，通过灰化处理或湿式处理去除抗蚀剂图案rp4p。不在抗蚀剂图案rp4p处形成固化层(kl)。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4p。此外，即使当执行抗蚀剂图案rp4p的去除步骤时，也几乎不去除绝缘膜zm1，并以层的形式保留。

然后，如图39所示，在绝缘膜zm1之上，使用光刻技术形成覆盖nmisfet形成区域1a并且暴露pmisfet形成区域1b的抗蚀剂图案(光致抗蚀剂图案)rp4n。第二实施例也在形成抗蚀剂图案rp4n的平面区域中与第一实施例相同，但是与第一实施例不同在于，抗蚀剂图案rp4n形成在绝缘膜zm1之上。

然后，在绝缘膜zm1之上，以覆盖抗蚀剂图案rp4n的这种方式形成保护膜hg1d。保护膜hg1d对应于第一实施例的保护膜hg1b。保护膜hg1d优选由硅膜(更优选地，非晶硅膜)形成。为了防止抗蚀剂图案rp4n在保护膜hg1d的沉积期间的改性，优选在相对较低的温度下形成保护膜hg1d。保护膜hg1d的沉积温度优选为200℃以下。可以优选使用cvd方法或ald方法来形成保护膜hg1d，更优选使用等离子体cvd方法或ald方法，进一步优选使用ald方法。

然后，如图40所示，通过离子注入im5，形成p+型半导体区域sd2。第二实施例与第一实施例在通过离子注入im5形成p+型半导体区域sd2的步骤中基本相同，但是与第一实施例不同在于以下几点。

即，在第一实施例中，在离子注入im5中，杂质离子穿过保护膜hg1b注入到半导体衬底sb中。因此，形成p+型半导体区域sd2。然而，在第二实施例中，在离子注入im5中，杂质离子穿过保护膜hg1d和绝缘膜zm1，注入到半导体衬底sb中。因此，形成p+型半导体区域sd2。至于其他，第二实施例在通过离子注入im5形成p+型半导体区域sd2的步骤中与第一实施例相同，因此这里不再重复描述。

与第一实施例相同，在第二实施例中，也用保护膜(hg1d)覆盖抗蚀剂图案rp4n来执行离子注入im5。因此，抗蚀剂图案rp4n几乎不被离子注入im5损伤。为此，不在抗蚀剂图案rp4n处形成固化层(kl)。

然后，如图41所示，通过湿蚀刻处理去除保护膜hg1d。当通过湿蚀刻处理去除保护膜hg1d时，在保护膜hg1d比抗蚀剂图案rp4n更可能被蚀刻并且绝缘膜zm1比保护膜hg1d更不可能被蚀刻的条件下，选择性地蚀刻保护膜hg1d。绝缘膜zm1可用作蚀刻停止膜。保护膜hg1d由容易通过湿蚀刻去除的材料原始地形成。为此，即使被离子注入im5损伤时，也可以容易且可靠地通过湿蚀刻去除保护膜hg1d。

为了能够选择性蚀刻保护膜hg1d同时抑制绝缘膜zm1的蚀刻，期望保护膜hg1d由与绝缘膜zm1不同的材料形成，并且作为用于保护膜hg1d的材料，选择能够相对于绝缘膜zm1增加蚀刻选择性的材料。此外，作为用于保护膜hg1d的材料，期望材料趋于选择被湿蚀刻。从这一点来看，保护膜hg1d优选由硅膜(更具体地，非晶硅膜)形成。当保护膜hg1d是硅膜时，作为用于去除保护膜hg1d的蚀刻剂，例如，可以优选使用氢氟酸(氢氟酸的水溶液)。备选地，当绝缘膜zm1是氧化硅膜或氮化硅膜时，作为保护膜hg1d的材料，硅膜是优选的。然而，除此之外，以下也是可以的：氧化硅膜被用作绝缘膜zm1，并且氮化硅膜被用作保护膜hg1d。当绝缘膜zm1是氧化硅膜并且保护膜hg1d是氮化硅膜时，作为用于去除保护膜hg1d的蚀刻剂，可优选使用热磷酸。

然后，如图42所示，通过灰化处理或湿式处理去除抗蚀剂图案rp4n。不在抗蚀剂图案rp4n处形成固化层(kl)。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4n。此外，即使当执行抗蚀剂图案rp4n的去除步骤时，也几乎不去除绝缘膜zm1，并以层的形式保留。

然后，去除绝缘膜zm1。绝缘膜zm1可使用湿蚀刻去除。例如，当绝缘膜zm1是氧化硅膜时，氢氟酸可优选用作蚀刻剂。当绝缘膜zm1是氮化硅膜时，热磷酸可优选用作蚀刻剂。

顺便提及，这里，给出以下描述：在形成绝缘膜zm1之后，首先执行形成n+型半导体区域sd1的步骤(图35至图38的步骤)；然后，执行形成p+型半导体区域sd2的步骤(图39至图42的步骤)。然而，可首先形成n+型半导体区域sd1和p+型半导体区域sd2。以下情况也是可以的：在形成绝缘膜zm1之后，执行形成p+型半导体区域sd2的步骤(图39至图42的步骤)；然后，执行形成n+型半导体区域sd1的步骤(图35至图38的步骤)。

第二实施例和第一实施例在后续步骤(图32和图33的步骤)中相同。为此，这里，省略重复描述。在第二实施例中，可以在去除绝缘膜zm1之后或者在去除绝缘膜zm1之前执行激活退火。

第二实施例还可以提供与第一实施例几乎相同的效果，但是在以下几方面与第一实施例不同。

即，在第一实施例的情况下，在通过湿蚀刻去除保护膜hg1a时，暴露半导体衬底sb的表面。在暴露半导体衬底sb的表面的情况下执行抗蚀剂图案rp4p的去除步骤。此外，在通过湿蚀刻去除保护膜hg1b时，暴露半导体衬底sb的表面。在暴露半导体衬底sb的表面的情况下执行抗蚀剂图案rp4n的去除步骤。

相反，在第二实施例的情况下，在通过湿蚀刻去除保护膜hg1c时，没有暴露半导体衬底sb的表面。在不暴露半导体衬底sb的表面的情况下执行抗蚀剂图案rp4p的去除步骤。此外，在通过湿蚀刻去除抗蚀剂膜hg1d时，不暴露半导体衬底sb的表面。在不暴露半导体衬底sb的表面的情况下执行抗蚀剂图案rp4n的去除步骤。

为此，与第一实施例相比，第二实施例具有防止半导体衬底sb在抗蚀剂图案rp4p的去除步骤和抗蚀剂图案rp4n的去除步骤中被损伤的优势。第二实施例在这一点上优于第一实施例。

此外，在第一实施例的情况下，在离子注入im4中，杂质离子穿过保护膜hg1a注入到半导体衬底sb中，并且在离子注入im5中，杂质离子穿过保护膜hg1b注入到半导体衬底sb中。相反，在第二实施例的情况下，在离子注入im4中，杂质离子穿过保护膜hg1c和绝缘膜zm1注入到半导体衬底sb中，并且在离子注入im5中，杂质离子穿过保护膜hg1d和绝缘膜zm1注入到半导体衬底sb中。

为此，与第二实施例相比，第一实施例具有以下优势：n+型半导体区域sd1趋于通过离子注入im4形成，并且p+型半导体区域sd2趋于通过离子注入im5形成。第一实施例在这一点更优于第二实施例。

此外，与第二实施例相比，第一实施例还具有以下优势：绝缘膜zm1形成步骤和绝缘膜zm1去除步骤变得不是必须，使得可以减少半导体器件的制造步骤的数量，因此可以降低半导体器件的支持成本。

第三实施例

图44至图51是制造步骤期间的第三实施例的半导体器件的主要部分截面图。此外，在第三实施例中，直到抗蚀剂图案rp4p的形成以及得到图22的结构的步骤几乎与第一实施例的制造步骤相同，因此这里将省略重复描述，并且将给出在得到图22的结构之后的制造部分的描述。

在以与第一实施例相同的方式得到图22的结构之后，在第三实施例中，如图44所示，在半导体衬底sb的主面之上，以覆盖抗蚀剂图案rp4p的这种方式形成保护膜(绝缘膜)hg1e。保护膜hg1e对应于保护膜hg1a。

用于保护膜hg1e的材料与用于保护膜hg1a的材料相同。然而，保护膜hg1e的沉积方法不同于保护膜hg1a的沉积方法。使用cvd方法或ald方法形成保护膜hg1a。相反，在第三实施例中，使用溅射方法形成保护膜hg1e。为了防止抗蚀剂图案rp4p在保护膜hg1e的沉积期间的改性，保护膜hg1e的沉积温度优选为200℃以下。

在第一实施例中，利用cvd方法或ald方法形成保护膜hg1a。反映于此，如图23所示，形成在抗蚀剂图案rp4p的上表面之上的保护膜hg1a的厚度t1a、形成在抗蚀剂图案rp4p的侧表面之上的保护膜hg1a的厚度t2a、形成在栅电极ge1之上的保护膜hg1a的厚度t3a以及形成在侧壁间隔件sw1的侧表面之上的保护膜hg1a的厚度t4a彼此几乎相等。即，大致保持t1a＝t2a＝t3a＝t4a。

相反，在第三实施例中，利用溅射方法形成保护膜hg1e。反映于此，形成在抗蚀剂图案rp4p的上表面之上的保护膜hg1e的厚度t1e以及形成在栅电极ge1之上的保护膜hg1e的厚度t3e变得大致彼此相等。然后，与厚度t1e和t3e相比，形成在抗蚀剂图案rp4p的侧表面之上的保护膜hg1e的厚度t2e以及形成在侧壁间隔件sw1的侧表面之上的保护膜hg1e的厚度t4e变得非常小。即，大致保持t1e＝t3e，t2e＝t4e，t1e>t2e且t3e>t4e。备选地，保护膜hg1e可以不形成在抗蚀剂图案rp4p的侧表面之上以及侧壁间隔件sw1的侧表面之上(即，当t2e＝t4e＝0时)。

即，具有预定厚度的保护膜hg1e形成在抗蚀剂图案rp4p的上表面之上和栅电极ge1之上。相反，保护膜hg1e不形成在抗蚀剂图案rp4p的侧表面之上以及侧壁间隔件sw1的侧表面之上。备选地，形成抗蚀剂图案rp4p的上表面之上具有的厚度(t2e)小于保护膜hg1e的厚度(t1e)的保护膜hg1e。

顺便提及，在第三实施例的情况下，减小侧壁间隔件sw1的侧表面之上的保护膜的厚度。因此，基本上仅将侧壁间隔件sw1的厚度设置得大于第一实施例情况下的侧壁间隔件sw1的厚度，以便在第三实施例和第一实施例之间均衡n+型半导体区域sd1的端部的位置。

然后，以与第一实施例相同的方式，在第三实施例中，如图45所示，也通过离子注入im4形成n+型半导体区域sd1。

与第三实施例不同，当不形成保护膜hg1e执行离子注入im4时，抗蚀剂图案rp4p通过离子注入被损伤，这会导致固化层kl的等效物的形成。很大可能性形成固化层kl的部分是抗蚀剂图案rp4p的上表面的附近。固化层kl不太可能形成在抗蚀剂图案rp4p的侧表面侧上。原因如下：与大量杂质离子从抗蚀剂图案rp4p的上表面开始注入到抗蚀剂图案rp4p的事实相比，杂质离子几乎不从抗蚀剂图案rp4p的侧表面注入到抗蚀剂图案rp4p或者少量注入(如果有的话)。

为此，当如在第三实施例中在用保护膜hg1e覆盖抗蚀剂图案rp4p的上表面的情况下执行离子注入im4时，在抗蚀剂图案rp4的上表面处，可以防止由离子注入引起的损伤，从而防止形成固化层(kl)。另一方面，在第三实施例中，在抗蚀剂图案rp4p的侧表面处，不形成保护膜hg1e，或者形成非常薄的保护膜hg1e。然而，即使在这种情况下，在抗蚀剂图案rp4p的侧表面处，几乎不形成固化层kl或者少量形成(如果有的话)。因此，当稍后去除抗蚀剂图案rp4p时，可以防止由固化层(kl)引起的缺陷(参照图5和图5描述的缺陷)的发生。

然后，与第一实施例一样，在第三实施例中，如图46所示，也通过湿蚀刻处理去除保护膜hg1e。通过湿蚀刻处理去除保护膜hg1e的步骤基本上与第一实施例中通过湿蚀刻处理去除保护膜hg1a的步骤相同，因此这里不再重复描述。

然后，与第一实施例相同，在第三实施例中，如图47所示，也通过灰化处理或湿式处理去除抗蚀剂图案rp4p。去除抗蚀剂图案rp4p的步骤在第三实施例和第一实施例之间基本相等，因此这里不再重复描述。在抗蚀剂图案rp4p处，几乎不形成固化层(kl)或者少量形成(如果有的话)。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4p。

然后，与第一实施例相同，在第三实施例中，如图48所示，也在半导体衬底sb之上使用光刻技术形成覆盖nmifet形成区域1a并且暴露pmisfet形成区域1b的抗蚀剂图案(光致抗蚀剂图案)rp4n。

然后，如图48所示，在半导体衬底sb的主面之上，以覆盖抗蚀剂图案rp4n的这种方式形成保护膜(绝缘膜)hg1f。保护膜hg1f对应于保护膜hg1b。

用于保护膜hg1f的材料与用于保护膜hg1b的材料相同。然而，保护膜hg1f的沉积方法不同于保护膜hg1b的沉积方法。在第三实施例中，保护膜hg1f也使用与保护膜hg1e相同的溅射方法形成。为了防止在保护膜hg1f的沉积期间的抗蚀剂图案rp4n的改性，保护膜hg1f的沉积温度优选为200℃以下。

在第一实施例中，利用cvd方法或ald方法形成保护膜hg1b。反映于此，如图28所示，形成在抗蚀剂图案rp4n的上表面之上的保护膜hg1b的厚度t1b、形成在抗蚀剂图案rp4n的侧表面之上的保护膜hg1b的厚度t2b、形成在栅电极ge2之上的保护膜hg1b的厚度t3b以及形成在侧壁间隔件sw3的侧表面之上的保护膜hg1b的厚度t4b变得大致彼此相等。即，大致保持t1b＝t2b＝t3b＝t4b。

相反，在第三实施例中，利用溅射方法形成保护膜hg1f。反映于此，形成在抗蚀剂图案rp4n的上表面之上的保护膜hg1f的厚度t1f以形成在栅电极ge2之上的保护膜hg1f的厚度t3f大致彼此相等。然后，与厚度t1f和t3f相比，形成在抗蚀剂图案rp4n的侧表面之上的保护膜hg1f的厚度t2f以及形成在侧壁间隔件sw2的侧表面之上的保护膜hg1f的厚度t4f变得相当薄。即，大致保持t1f＝t3f，t2f＝t4f，t1f>t2f且t3f>t4f。备选地，可以存在保护膜hg1f不形成在抗蚀剂图案rp4n的侧表面之上以及侧壁间隔件sw2的侧表面之上的情况(即，t2f＝t4f＝0的情况)。

即，具有预定厚度的保护膜hg1f形成在抗蚀剂图案rp4n的上表面之上以及栅电极ge2之上。相反，在抗蚀剂图案rp4n的侧表面之上以及侧壁间隔件sw2的侧表面之上，不形成保护膜hg1f，或者形成具有的厚度(t2f)小于抗蚀剂图案rp4n的上表面之上的保护膜hg1f的厚度(t1f)的保护膜hg1f。

顺便提及，在第三实施例的情况下，减小了侧壁间隔件sw2的侧表面之上的保护膜的厚度。因此，基本上仅将侧壁间隔件sw2的厚度设置得大于第一实施例情况下的侧壁间隔件sw2的厚度，以便均衡第三实施例和第一实施例之间的p+型半导体区域sd2的端部的位置。

然后，以与第一实施例相同的方式，在第三实施例中，如图49所示，通过离子注入im5形成p+型半导体区域sd2。

与第三实施例不同，当在不形成保护膜hg1f的情况下执行离子注入im5时，抗蚀剂图案rp4n被离子注入损伤，这会导致固化层kl的等效物的形成。其中较大可能性形成固化层kl的部分是抗蚀剂图案rp4n的上表面的附近。固化层kl不太可能形成在抗蚀剂图案rp4n的侧表面侧上。原因如下：与大量的杂质离子从抗蚀剂图案rp4n的上表面开始注入到抗蚀剂图案rp4n的事实相比，杂质离子几乎不从抗蚀剂图案rp4n的侧表面开始注入到抗蚀剂图案rp4n中或者少量注入(如果有的话)。

为此，当如第三实施例在用保护膜hg1f覆盖抗蚀剂图案rp4n的上表面的情况下执行离子注入im5时，在抗蚀剂图案rp4n的上表面处，可以防止由离子注入引起的损伤，从而防止形成固化层(kl)。另一方面，在第三实施例中，在抗蚀剂图案rp4n的侧表面处，不形成保护膜hg1f，或者形成非常薄的保护膜hg1e。然而，即使在这种情况下，在抗蚀剂图案rp4n的侧表面处，几乎不形成固化层kl或者少量形成(如果有的话)。因此，当稍后去除抗蚀剂图案rp4n时，可以防止由固化层(kl)引起的缺陷(参照图5和图6描述的缺陷)的发生。

然后，与第一实施例相同，在第三实施例中，如图50所示，也通过湿蚀刻处理去除保护膜hg1f。通过湿蚀刻处理去除保护膜hg1f的步骤基本与第一实施例中通过湿蚀刻处理去除保护膜hg1b的步骤相同，因此这里不再重复描述。

然后，与第一实施例相同，在第三实施例中，如图51所示，也通过灰化处理或湿式处理去除抗蚀剂图案rp4n。去除抗蚀剂图案rp4n的步骤在第三实施例和第一实施例之间基本相同，因此这里不再重复描述。固化层(kl)几乎不形成在抗蚀剂图案rp4n处，或者少量形成(如果有的话)在抗蚀剂图案rp4n的侧表面处。为此，可以容易且可靠地通过灰化处理或湿式处理去除抗蚀剂图案rp4n。

后续步骤(图32和图33的步骤)与第一实施例的步骤相同，因此这里不再重复描述。

备选地，第三实施例可以与第二实施例组合。在这种情况下，只有以下是主要的：在第二实施例中，以与第三实施例的保护膜hg1f形成区域相同的方式执行形成保护膜hg1c的步骤(即，利用溅射方法形成的保护膜hg1c)；此外，以与第三实施例的保护膜hg1f形成区域相同的方式执行形成保护膜hg1d的步骤(即，利用溅射方法形成的保护膜hg1d)。在这种情况下，第二实施例中的保护膜hg1c的厚度变得等于第三实施例的保护膜hg1e的厚度，并且第二实施例中的保护膜hg1d的厚度变得等于第三实施例的保护膜hg1f的厚度。

第三实施例还可以提供与第一实施例几乎相同的效果，但是在以下几方面与第一实施例不同。

在第三实施例中，在抗蚀剂图案rp4p的侧表面之上，不形成保护膜hg1e，或者即使形成也可以减小厚度。为此，抗蚀剂图案rp4p的裕度(尺寸裕度)可以设置得较大。此外，在抗蚀剂图案rp4n的侧表面之上，不形成保护膜hg1f，或者即使形成也可以减小厚度。因此，可以增加抗蚀剂图案rp4n的裕度。为此，第三实施例可以提供有利于使用光刻技术执行抗蚀剂图案rp4p形成步骤和抗蚀剂图案rp4n形成步骤的优势。

另一方面，在第三实施例中，使用溅射方法形成保护膜(hg1e或hg1f)。相反，在第一实施例中，使用cvd方法或ald方法形成保护膜(hg1a或hg1b)。然而，通过cvd方法或ald方法，沉积期间的可控性更好，并且可以比溅射方法以更高的精度形成期望厚度的膜。为此，使用cvd方法或ald方法形成保护膜(hg1a或hg1b)的第一实施例可以提供能够以良好的可控性和精度形成具有期望厚度的保护膜的优势。

至此，通过实施例具体描述了发明人完成的发明。自然可以理解，本发明不限于实施例，并且可以在不背离其精神的情况下进行各种改变。