本发明涉及一种半导体集成电路制造领域，特别涉及一种cmos图像传感器；本发明还涉及一种cmos图像传感器的制作方法。
背景技术
现有cmos图像传感器(cmosimagesensor，cis)由像素(pixel)单元电路和cmos电路构成，相对于ccd图像传感器，cmos图像传感器因为采用cmos标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
根据现有cmos图像传感器的像素单元电路所含晶体管数目，其主要分为3t型结构和4t型结构。
如图1所示，是现有3t型cmos图像传感器的像素单元电路的等效电路示意图；现有3t型cmos图像传感器的像素单元电路包括感光二极管d1和cmos像素读出电路。所述cmos像素读出电路为3t型像素电路，包括复位管m1、放大管m2、选择管m3，三者都为nmos管。
所述感光二极管d1的n型区和所述复位管m1的源极相连。
所述复位管m1的栅极接复位信号reset，所述复位信号reset为一电位脉冲，当所述复位信号reset为高电平时，所述复位管m1导通并将所述感光二极管d1的电子吸收到读出电路的电源vdd中实现复位。当光照射的时候所述感光二极管d1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管m3的栅极接行选择信号rs，用于选择将放大后的电信号输出即输出信号vout。
如图2所示，是现有4t型cmos图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管m4，所述转移晶体管4的源区为连接所述感光二极管d1的n型区，所述转移晶体管4的漏区为浮空有源区(floatingdiffusion，fd)，所述转移晶体管4的栅极连接传输控制信号tx。所述感光二极管d1产生光生电子后，通过所述转移晶体管4转移到浮空有源区中，然后通过浮空有源区连接到放大管m2的栅极实现信号的放大。
通常，感光二极管d1采用钳位光电二极管(pinnedphotodiode，ppd)，ppd的n型注入区的表面形成有表面p+层，所以n型注入区呈埋层结构故也称为n型埋层，n型埋层形成于p型半导体衬底如p型硅衬底表面，由叠加由所述p型半导体衬底、所述n型埋层和所述表面p+层叠加形成所述钳位光电二极管。如图3所示，是现有cmos图像传感器的各像素单元的感光二极管的结构示意图，cmos图像传感器形成于p型半导体衬底101上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述p型半导体衬底101中的n型埋层和形成于所述n型埋层表面的表面p+层104且由所述p型半导体衬底101、所述n型埋层和所述表面p+层104叠加形成所述钳位光电二极管。
图3中，所述n型埋层包括深n阱103a、n阱103b和表面n型层103c，所述深n阱103a的结深大于所述n阱103b的结深且所述n阱103b形成于所述深n阱103a中，所述表面n型层103c形成于所述n阱103b的表面；所述表面p+层104形成于所述表面n型层103c的表面。
相邻的所述表面钳位光电二极管之间的所述p型半导体衬底101表面形成有场氧层105。所述场氧层105为浅沟槽场氧。
在所述场氧层105的底部形成有掺杂隔离区106，掺杂隔离区106采用p阱(pw)形成。在掺杂隔离区106的底部则依然保留为所述p型半导体衬底101的掺杂。
在所述钳位光电二极管的n型埋层的底部的所述p型半导体衬底101中形成有用于实现衬底噪声隔离的p型掺杂隔离区102。图3所示的结构中，为了实现衬底噪声隔离，p型掺杂隔离区102和n型埋层底部的间距控制的较小，这使得p型掺杂隔离区102的表面位置的深度较浅，这样为了防止p型掺杂隔离区102对形成有cmos电路的逻辑区产生不利影响，p型掺杂隔离区102需要采用光刻进行定义，使得p型掺杂隔离区102仅位于像素单元区中。所以，现有技术中，p型掺杂隔离区102的引入会增加成本。
技术实现要素：
本发明所要解决的技术问题是提供一种cmos图像传感器，能保证实现衬底噪声隔离的条件下节省成本。为此，本发明还提供一种cmos图像传感器的制造方法。
为解决上述技术问题，本发明提供的cmos图像传感器形成于p型半导体衬底上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述p型半导体衬底中的n型埋层和形成于所述n型埋层表面的表面p+层且由所述p型半导体衬底、所述n型埋层和所述表面p+层叠加形成所述钳位光电二极管。
相邻的所述表面钳位光电二极管之间的所述p型半导体衬底表面形成有场氧层。
在所述场氧层的底部形成有第一p型掺杂隔离区，所述第一p型掺杂隔离区的顶部延伸到所述p型半导体衬底表面并将所述场氧层的侧面包围，所述第一p型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的n型埋层的底部表面的深度。
在所述钳位光电二极管的n型埋层的底部的所述p型半导体衬底中形成有第二p型掺杂隔离区，所述第二p型掺杂隔离区为全面注入结构，所述第一p型掺杂隔离区的底部表面的深度大于等于所述第二p型掺杂隔离区的顶部表面的深度，所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区相交叠，通过所述第二p型掺杂隔离区实现衬底噪声隔离。
进一步的改进是，所述cmos图像传感器还包括cmos电路，所述p型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述cmos电路形成于所述逻辑区中，在保证所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区相交叠的条件下，所述第二p型掺杂隔离区的顶部表面的深度越深，所述第二p型掺杂隔离区对所述cmos电路的影响越小。
进一步的改进是，所述n型埋层包括深n阱、n阱和表面n型层，所述深n阱的结深大于所述n阱的结深且所述n阱形成于所述深n阱中，所述表面n型层形成于所述n阱的表面；所述表面p+层形成于所述表面n型层的表面。
进一步的改进是，所述场氧层为浅沟槽场氧。
进一步的改进是，所述第一p型掺杂隔离区包括深p阱和p阱，所述深p阱的结深大于所述p阱的结深且所述p阱形成于所述深p阱中。
进一步的改进是，所述第二p型掺杂隔离区由高压p阱组成。
进一步的改进是，在所述p型半导体衬底的表面还形成有p型外延层，所述第二p型掺杂隔离区位于所述p型外延层中。
进一步的改进是，所述p型半导体衬底为p型硅衬底。
为解决上述技术问题，本发明提供的cmos图像传感器的制造方法中形成cmos图像传感器的各像素单元的步骤包括：
步骤一、提供一p型半导体衬底，采用全面注入工艺在所述p型半导体衬底中形成第二p型掺杂隔离区，通过所述第二p型掺杂隔离区实现衬底噪声隔离。
步骤二、采用光刻定义加离子注入的工艺方法在所述p型半导体衬底的选定区域中形成第一p型掺杂隔离区；所述第一p型掺杂隔离区的底部表面的深度大于等于所述第二p型掺杂隔离区的顶部表面的深度，所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区相交叠。
步骤三、在所述p型半导体衬底选定区域的表面形成场氧层，所述场氧层位于所述第一p型掺杂隔离区的顶部且所述第一p型掺杂隔离区的顶部延伸到所述p型半导体衬底表面并将所述场氧层的侧面包围。
步骤四、在所述场氧层之间的所述n型埋层，所述第一p型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的n型埋层的底部表面的深度。
步骤五、在所述n型埋层表面形成表面p+层，由所述n型埋层底部的所述p型半导体衬底、所述n型埋层和所述表面p+层叠加形成钳位光电二极管。
进一步的改进是，所述cmos图像传感器还包括cmos电路，所述p型半导体衬底上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述cmos电路形成于所述逻辑区中，步骤一中所述第二p型掺杂隔离区同时形成于所述逻辑区中，在保证所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区相交叠的条件下，所述第二p型掺杂隔离区的顶部表面的深度越深，所述第二p型掺杂隔离区对所述cmos电路的影响越小。
进一步的改进是，步骤一中所述第二p型掺杂隔离区采用高压p阱工艺形成。
进一步的改进是，步骤二中所述第一p型掺杂隔离区包括采用深p阱工艺形成的深p阱和采用p阱工艺形成的p阱，所述深p阱的结深大于所述p阱的结深且所述p阱形成于所述深p阱中。
进一步的改进是，步骤三中所述场氧层为浅沟槽场氧，采用浅沟槽隔离工艺形成。
进一步的改进是，步骤四中所述n型埋层包括采用深n阱工艺形成的深n阱、采用n阱工艺形成的n阱和采用表面离子注入形成的表面n型层，所述深n阱的结深大于所述n阱的结深且所述n阱形成于所述深n阱中，所述表面n型层形成于所述n阱的表面；所述表面p+层形成于所述表面n型层的表面。
进一步的改进是，在所述p型半导体衬底的表面还形成有p型外延层，所述第二p型掺杂隔离区位于所述p型外延层中。
本发明cmos图像传感器中，对场氧层的底部的第一p型掺杂隔离区的深度做了特别设定，将第一p型掺杂隔离区的深度设定为大于钳位光电二极管的n型埋层的深度，这样，能够将位于钳位光电二极管底部的用于实现衬底噪声隔离的第二p型掺杂隔离区的表面位置的深度加深，只需保证第一p型掺杂隔离区的底部和第二p型掺杂隔离区相交叠即可，由于第二p型掺杂隔离区的表面位置的深度加深，所以能够实现第二p型掺杂隔离区的全面注入，保证在像素单元区外的其它区域中也能形成第二p型掺杂隔离区，如在形成有cmos电路的逻辑区中也能形成第二p型掺杂隔离区，由于第二p型掺杂隔离区的表面位置较深，故不会对cmos电路产生不利影响，所以本发明能保证实现衬底噪声隔离的条件下节省成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3t型cmos图像传感器的像素单元电路的等效电路示意图；
图2是现有4t型cmos图像传感器的像素单元电路的等效电路示意图；
图3是现有cmos图像传感器的各像素单元的感光二极管的结构示意图；
图4是本发明实施例cmos图像传感器的各像素单元的感光二极管的结构示意图。
具体实施方式
如图4所示，是本发明实施例cmos图像传感器的各像素单元的感光二极管的结构示意图，本发明实施例cmos图像传感器形成于p型半导体衬底1上且包括多个像素单元。
各所述像素单元包括表面钳位光电二极管，所述钳位光电二极管包括形成于所述p型半导体衬底1中的n型埋层和形成于所述n型埋层表面的表面p+层4且由所述p型半导体衬底1、所述n型埋层和所述表面p+层4叠加形成所述钳位光电二极管。
本发明实施例中，所述n型埋层包括深n阱3a、n阱3b和表面n型层3c，所述深n阱3a的结深大于所述n阱3b的结深且所述n阱3b形成于所述深n阱3a中，所述表面n型层3c形成于所述n阱3b的表面；所述表面p+层4形成于所述表面n型层3c的表面。
相邻的所述表面钳位光电二极管之间的所述p型半导体衬底1表面形成有场氧层5。所述场氧层5为浅沟槽场氧。
在所述场氧层5的底部形成有第一p型掺杂隔离区，所述第一p型掺杂隔离区的顶部延伸到所述p型半导体衬底1表面并将所述场氧层5的侧面包围，所述第一p型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的n型埋层的底部表面的深度。
本发明实施例中，所述第一p型掺杂隔离区包括深p阱7和p阱6，所述深p阱7的结深大于所述p阱6的结深且所述p阱6形成于所述深p阱7中。
在所述钳位光电二极管的n型埋层的底部的所述p型半导体衬底1中形成有第二p型掺杂隔离区2，所述第二p型掺杂隔离区2为全面注入结构，所述第一p型掺杂隔离区的底部表面的深度大于等于所述第二p型掺杂隔离区2的顶部表面的深度，所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区2相交叠，通过所述第二p型掺杂隔离区2实现衬底噪声隔离。
本发明实施例中，所述第二p型掺杂隔离区2由高压p阱组成。
所述p型半导体衬底1为p型硅衬底。在所述p型半导体衬底1的表面还形成有p型外延层，所述第二p型掺杂隔离区2位于所述p型外延层中；当然，所述第二p型掺杂隔离区2之上的所述n型埋层和所述表面p+层4也位于所述p型外延层中。
所述cmos图像传感器还包括cmos电路，所述p型半导体衬底1上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述cmos电路形成于所述逻辑区中，在保证所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区2相交叠的条件下，所述第二p型掺杂隔离区2的顶部表面的深度越深，所述第二p型掺杂隔离区2对所述cmos电路的影响越小。
介质层如氧化层8覆盖在所述半导体衬底1的表面。
本发明实施例cmos图像传感器中，对场氧层5的底部的第一p型掺杂隔离区的深度做了特别设定，将第一p型掺杂隔离区的深度设定为大于钳位光电二极管的n型埋层的深度，这样，能够将位于钳位光电二极管底部的用于实现衬底噪声隔离的第二p型掺杂隔离区2的表面位置的深度加深，只需保证第一p型掺杂隔离区的底部和第二p型掺杂隔离区2相交叠即可，由于第二p型掺杂隔离区2的表面位置的深度加深，所以能够实现第二p型掺杂隔离区2的全面注入，保证在像素单元区外的其它区域中也能形成第二p型掺杂隔离区2，如在形成有cmos电路的逻辑区中也能形成第二p型掺杂隔离区2，由于第二p型掺杂隔离区2的表面位置较深，故不会对cmos电路产生不利影响，所以本发明实施例能保证实现衬底噪声隔离的条件下节省成本。
本发明实施例cmos图像传感器的制造方法中形成cmos图像传感器的各像素单元的步骤包括：
步骤一、提供一p型半导体衬底1，采用全面注入工艺在所述p型半导体衬底1中形成第二p型掺杂隔离区2，通过所述第二p型掺杂隔离区2实现衬底噪声隔离。
本发明实施例方法中，所述第二p型掺杂隔离区2采用高压p阱工艺形成。
所述cmos图像传感器还包括cmos电路，所述p型半导体衬底1上分为像素单元区和逻辑区，各所述像素单元形成于所述像素单元区中，所述cmos电路形成于所述逻辑区中，所述第二p型掺杂隔离区2同时形成于所述逻辑区中，在保证后续形成的第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区2相交叠的条件下，所述第二p型掺杂隔离区2的顶部表面的深度越深，所述第二p型掺杂隔离区2对所述cmos电路的影响越小。
步骤二、采用光刻定义加离子注入的工艺方法在所述p型半导体衬底1的选定区域中形成第一p型掺杂隔离区；所述第一p型掺杂隔离区的底部表面的深度大于等于所述第二p型掺杂隔离区2的顶部表面的深度，所述第一p型掺杂隔离区的底部和所述第二p型掺杂隔离区2相交叠。
本发明实施例方法中，所述第一p型掺杂隔离区包括采用深p阱7工艺形成的深p阱7和采用p阱6工艺形成的p阱6，所述深p阱7的结深大于所述p阱6的结深且所述p阱6形成于所述深p阱7中。
步骤三、在所述p型半导体衬底1选定区域的表面形成场氧层5，所述场氧层5位于所述第一p型掺杂隔离区的顶部且所述第一p型掺杂隔离区的顶部延伸到所述p型半导体衬底1表面并将所述场氧层5的侧面包围。
所述场氧层5为浅沟槽场氧，采用浅沟槽隔离工艺形成。
步骤四、在所述场氧层5之间的所述n型埋层，所述第一p型掺杂隔离区的底部表面的深度大于所述钳位光电二极管的n型埋层的底部表面的深度。
本发明实施例方法中，所述n型埋层包括采用深n阱3a工艺形成的深n阱3a、采用n阱3b工艺形成的n阱3b和采用表面离子注入形成的表面n型层3c，所述深n阱3a的结深大于所述n阱3b的结深且所述n阱3b形成于所述深n阱3a中，所述表面n型层3c形成于所述n阱3b的表面。
步骤五、在所述n型埋层表面形成表面p+层4，由所述n型埋层底部的所述p型半导体衬底1、所述n型埋层和所述表面p+层4叠加形成钳位光电二极管。
本发明实施例方法中，所述表面p+层4形成于所述表面n型层3c的表面。
所述p型半导体衬底1为p型硅衬底。在所述p型半导体衬底1的表面还形成有p型外延层，所述第二p型掺杂隔离区2位于所述p型外延层中。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。