存储器装置及其制造方法与流程

本发明实施例涉及半导体制造技术，特别涉及存储器装置及其制造方法。

背景技术：

许多现代电子装置都包含存储器非易失性存储器(non-volatilememory)，其有助于在没有电力的情况下存储数据。例如磁阻式随机存取存储器(magnetoresistiverandom-accessmemory，mram)和电阻式随机存取存储器(resistiverandomaccessmemory，rram)的存储器非易失性存储器，因为相对简单的结构以及他们与互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)逻辑生产工艺的相容性，很有可能成为下一世代的存储器非易失性存储器技术。

技术实现要素：

根据本发明的一些实施例，提供存储器装置。此存储器装置包含底部电极导孔，被下介电层环绕并且设置于基底上方；底部电极，设置于底部电极导孔上；开关介电质，设置于底部电极上方并且具有可变电阻；顶部电极，设置于开关介电质上方；侧壁间隔层，沿着底部电极、开关介电质和顶部电极的多个侧壁往上延伸；下蚀刻停止层，设置于下介电层上方并且衬于侧壁间隔层的外侧壁；以及上介电层，设置于下蚀刻停止层上并且环绕侧壁间隔层的上部；其中下蚀刻停止层是由与侧壁间隔层不同的材料形成。

根据本发明的另一些实施例，提供存储器装置的制造方法。此方法包含在基底上方继续地形成并图案化具有不同尺寸的第一存储单元堆叠和第二存储单元堆叠，这些存储单元堆叠中的每一个包含底部电极、在底部电极上方的开关介电质、在开关介电质上方的顶部电极、以及沿着第一存储单元堆叠和第二存储单元堆叠的多个侧壁的侧壁间隔层；在第一和第二存储单元堆叠之间的基底上方形成上介电层，并且衬于第一和第二存储单元堆叠；在上介电层上方形成上蚀刻停止层；执行第一化学机械研磨工艺，以露出在这些存储单元堆叠正上方的上介电层；以及执行毯覆蚀刻，以移除上蚀刻停止层并且以进一步降低上介电层以及露出第一和第二存储单元堆叠的这些顶部电极。

根据本发明的又另一些实施例，提供存储器装置的制造方法。此方法包含在基底上方继续地形成并且图案化具有不同尺寸的第一存储单元堆叠和第二存储单元堆叠，这些存储单元堆叠中的每一个包含底部电极、在底部电极上方的开关介电质、在开关介电质上方的顶部电极、沿着底部电极、开关介电质和顶部电极的多个侧壁的侧壁间隔层；在第一和第二存储单元堆叠之间的基底上方形成下蚀刻停止层，并且衬于第一和第二存储单元堆叠；在下蚀刻停止层上方形成上介电层；在上介电层上方形成上蚀刻停止层；在上蚀刻停止层上方形成研磨前驱层；执行第一化学机械研磨工艺，以露出在这些存储单元堆叠正上方的上介电层；执行第二化学机械研磨工艺，以降低在这些存储单元堆叠之间的上蚀刻停止层，并且以露出在这些存储单元堆叠正上方的下蚀刻停止层；以及执行毯覆蚀刻，以移除上蚀刻停止层，并且以部分地移除下蚀刻停止层以及露出第一和第二存储单元堆叠的这些顶部电极。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1a示出具有蚀刻停止层的存储器装置的一些实施例的剖面示意图。

图1b示出具有蚀刻停止层的存储器装置的另一些实施例的剖面示意图。

图2示出图1a或图1b的具有存储器装置的集成电路的一些实施例的剖面示意图。

图3-图7示出在制造的各个阶段的存储器装置的一些实施例的一系列剖面示意图。

图8示出存储器装置的制造方法的一些实施例的流程图。

图9-图13示出在制造的各个阶段的存储器装置的另一些实施例的一系列剖面示意图。

图14示出存储器装置的制造方法的另一些实施例的流程图。

附图标记说明：

102、202～基底

104～底部层间介电层

106～底部金属化线

108～下介电层

108a～碳化硅层

108b～富含硅的氧化物层

110～底部电极导孔

112～底部电极

114a～第一存储单元

114b～第二存储单元

116～开关介电质

118～顶部电极

120～下蚀刻停止层

126～侧壁间隔层

132～顶部电极导孔

134～顶部金属化线

136～上介电层

138～顶部层间介电层

142～上互连结构

200～集成电路装置

201～存储单元

204～浅沟槽隔离区

206、208～字元线晶体管

210～字元线栅极

212～字元线介电层

214、216～源极/漏极区

218～后段工艺金属化堆叠

220、228、230～层间介电层

222、234～金属化层

224～下金属化层

226～上金属化层

232～源极线

236～接触件

238～最底部层间介电层

240～导孔

242～介电层

300、400、500、600、700、900、1000、1100、1200、1300～剖面示意图

302a～第一存储单元

302b～第二存储单元

402、1002～上蚀刻停止层

404、1006～研磨前驱层

800、1400～方法

802、804、806、808、810、1402、1404、1406、1408、1410～动作

1004～含氧介电层

具体实施方式

本公开提供了许多不同的实施例或范例，用于实施本公开的不同部件。组件和配置的具体范例描述如下，以简化本公开。当然，这些仅仅是范例，并非用以限定本公开。举例来说，叙述中若提及第一部件形成于第二部件之上或上方，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本公开在不同范例中可重复使用参考数字及/或字母，此重复是为了简化和清楚的目的，并非代表所讨论的不同实施例及/或组态之间有特定的关系。

此外，其中可能用到与空间相对用语，例如“顶部”、“底部”、“在……的下”、“在……下方”、“下方的”、“在……上方”、“上方的”及类似的用词，这些空间相对用语为了便于描述如图所示的一个(些)元件或部件与另一个(些)元件或部件之间的关系，这些空间相对用语包含使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相对形容词也将依转向后的方位来解释。

此外，为了方便描述，于此可能使用“第一”、“第二”、“第三”等，以分辨一附图或一系列附图中的不同元件。“第一”、“第二”、“第三”等并非用于描述对应的元件。因此，结合第一张图描述的“第一介电层”可能不一定对应于结合另一张图描述的“第一介电层”。

存储器非易失性存储器装置包含具有多个存储单元的存储单元阵列。每一个存储单元包含被开关介电质分开的顶部电极和底部电极。取决于施加到这对电极的电压，开关介电质将在与第一数据状态(datastate)(例如“0”或“重设(reset)”)相关的高电阻状态和与第二数据状态(例如“1”或“设定(set)”)相关的低电阻状态之间经历可逆变化。存储单元与互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)逻辑生产工艺相容，并且为了数据存储和传输，可以将存储单元插在下金属化(metallization)线和上金属化线之间。在一些应用中，存储器装置可以包含具有不同尺寸的存储单元。存储单元可以具有不同的横向尺寸以及不同的垂直厚度。因此可以根据存储单元尺寸，改变从下金属化线到存储单元的顶部电极的高度。垂直高度的变化使得在制造期间露出具有不同尺寸的存储单元的顶部电极成为挑战：可能不能良好地露出较小的存储单元的顶部电极，直到损坏较大存储单元的另一顶部电极。

本公开涉及具有衬于(lining)存储单元的蚀刻停止层的改良存储器装置，以及相应的制造方法。在一些实施例中，例如参照图1a或图1b，存储器装置包含设置在基底102上方的第一存储单元114a和第二存储单元114b。每一个存储单元114a(又称为第一存储单元)、114b(又称为第二存储单元)包含底部电极112、设置在底部电极112上方且具有可变电阻的开关介电质116、以及设置在开关介电质116上方的顶部电极118。底部电极112耦接(coupled)至被下介电层108环绕的底部电极导孔(via)110。侧壁间隔层126设置于底部电极导孔110和下介电层108上方，并且沿着底部电极112、开关介电质116和顶部电极118的多个侧壁往上延伸。下蚀刻停止层120设置于下介电层108上方，并且衬于侧壁间隔层126的外侧壁。上介电层136设置于下蚀刻停止层120上，并且环绕侧壁间隔层126的上部。下蚀刻停止层120是由介电材料形成，介电材料可以在用于露出顶部电极的研磨和蚀刻工艺期间保护存储单元114a、114b。举例来说，可以覆盖存储单元114a、114b(例如见图4)形成下蚀刻停止层120和上介电层136，然后经历回蚀刻(etchingback)工艺，以露出顶部电极118(例如见图6)。相对于回蚀刻工艺的蚀刻剂，下蚀刻停止层120可以包含与上介电层136具有不同蚀刻选择性的介电材料，使得下蚀刻停止层120可以被留下并且保护顶部电极118免于损坏。因此，可以更好控制研磨和蚀刻工艺，以及在更精准的控制下蚀刻停止层120的移除之后，可以良好地露出存储单元114a、114b的顶部电极118。

存储单元114a、114b的底部电极112是导电材料，例如氮化钛(titaniumnitride)。举例来说，底部电极112也可以包含钛(titanium)、钽(tantalum)、氮化钽(tantalumnitride)、铂(platinum)、铱(iridium)、钨(tungsten)、钌(ruthenium)或类似的材料。在一些实施例中，存储单元114a、114b是磁阻式随机存取存储器(magnetoresistiverandomaccessmemory，mram)单元，并且电阻开关介电质116可以包含磁性穿隧接面(magnetictunneljunction，mtj)结构，其具有被穿隧阻障层分开的底部铁磁(ferromagnetic)层和顶部铁磁层。在一些其他的实施例中，存储单元114a、114b是电阻式随机存取存储器(resistiverandomaccessmemory，rram)单元，并且电阻开关介电质116可以包含电阻式随机存取存储器介电层。开关介电质116可以是高介电常数(high-k)层(例如具有介电常数k大于3.9的膜层)，举例来说，氧化钽(tantalumoxide)、氧化铪钽(tantalumhafniumoxide)、氧化铝钽(tantalumaluminumoxide)，或其他材料，包含钽、氧和一或多个其他元素。底部电极导孔110是由导电材料形成，例如铂、铱、钌或钨。下介电层108环绕底部电极导孔110并且包含一或多层介电质。下介电层108可以包含碳化硅(siliconcarbide)、氮化硅(siliconnitride)、氧化硅(siliconoxide)或一或多层复合介电膜。举例来说，下介电层108可以包含配置在碳化硅层108a上的富含硅(silicon-rich)的氧化物层108b。如图1a或图1b所示的存储单元114a、114b可以经由底部电极导孔110耦接至设置在底部层间介电层104内的底部金属化线106。底部电极导孔110也作为扩散阻障层，以避免底部金属化线106材料扩散进入底部电极112。举例来说，底部金属化线106可以是金属，例如铜。举例来说，底部层间介电层104可以是氧化物、低介电常数(low-k)介电质(例如具有介电常数k小于二氧化硅的介电质)或极低介电常数介电质(具有介电常数k小于约2的介电质)。

在一些实施例中，顶部电极118可以包含一或多个金属或金属复合物层，举例来说，包含钛、氮化钛、钽、氮化钽或类似的材料。在一些实施例中，经由配置在顶部电极118和顶部金属化线134之间的顶部电极导孔132，顶部电极118电性耦接至上互连结构142的顶部金属化线134。举例来说，顶部电极导孔132可以是导电材料，例如铜、铝或钨。在存储单元114a、114b的操作期间，在顶部电极118和底部电极112之间施加电压，通过形成或破坏开关介电质116的一或多个导电丝(filaments)，以读取、设定或抹去存储单元114a、114b。因此，举例来说，存储单元114a、114b可以在相对低或高电阻状态下具有可变电阻，以代表低或高位元状态(bitstatus)。

如图1a所示，在一些实施例中，侧壁间隔层126直接设置在下介电层108上，并接触底部电极112、开关介电质116和顶部电极118的多个侧壁。侧壁间隔层126保护底部电极112、开关介电质116和顶部电极118免于短路。在一些实施例中，侧壁间隔层126的顶表面低于顶部电极118的顶表面，使得侧壁间隔层126的最上点位于顶部电极118的侧壁面上。下蚀刻停止层120配置在侧壁间隔层126的旁边，并直接位于下介电层108上。在一些实施例中，下蚀刻停止层120在存储单元114a、114b之间横向延伸，并且向上延伸以覆盖侧壁间隔层126的侧壁和顶表面。上介电层136可以直接配置在下蚀刻停止层120上。在一些实施例中，侧壁间隔层126通过下蚀刻停止层120与上介电层136分开。上介电层136可具有通过下蚀刻停止层120与下介电层108的顶表面分开的底表面。下蚀刻停止层120和顶部电极118可以具有对齐或共平面的顶表面，并可以进一步与上介电层136的顶表面共平面。顶部电极118可经由顶部电极导孔132耦接至顶部金属化线134。顶部金属化线134和顶部电极导孔132被顶部层间介电层138环绕。在一些实施例中，顶部金属化线134和顶部层间介电层138的底表面与顶部电极118和下蚀刻停止层120的顶表面共平面。下蚀刻停止层120是由与侧壁间隔层126的介电材料不同的介电材料形成。举例来说，侧壁间隔层126可以包含氮化硅。举例来说，上介电层136可以包含二氧化硅。下蚀刻停止层120可以由氮氧化硅(siliconoxynitride)形成。在制造期间，当露出顶部电极时，下蚀刻停止层120更能抵抗蚀刻剂(相较于上介电层136或侧壁间隔层126)，借此提供顶部电极118额外的支撑或保护以免于损伤。举例来说，下蚀刻停止层120对蚀刻剂的蚀刻速率约10倍小于上介电层136或侧壁间隔层126对蚀刻剂的蚀刻速率。

如图1b所示，在另一些实施例中，侧壁间隔层126直接设置在下介电层108上，并在存储单元114a、114b之间的横向方向上连续延伸，而在图1a所示的实施例中，侧壁间隔层126包含多个分别环绕存储单元114a、114b的分离部分。下蚀刻停止层120直接配置在侧壁间隔层126上。因此，侧壁间隔层126可以将下蚀刻停止层120与下介电层108分开。侧壁间隔层126往上延伸，并且接触底部电极112、开关介电质116和顶部电极118的多个侧壁。在一些实施例中，侧壁间隔层126的顶表面与顶部电极118和下蚀刻停止层120的顶表面共平面。上介电层136可以直接配置在下蚀刻停止层120上，且其可具有与下蚀刻停止层120的顶表面共平面的顶表面。类似于图1a所示的实施例，侧壁间隔层126保护底部电极112、开关介电质116和顶部电极118免于短路。顶部电极118可以经由顶部电极导孔132耦接至顶部金属化线134，其中顶部电极导孔132和顶部金属化线134被顶部层间介电层138环绕。在一些实施例中，顶部金属化线134和顶部层间介电层138的顶表面与顶部电极118、侧壁间隔层126和下蚀刻停止层120的顶表面共平面。下蚀刻停止层120由与侧壁间隔层126的介电材料不同的介电材料形成。举例来说，侧壁间隔层126可以包含氮化硅。举例来说，上介电层136可以包含二氧化硅。下蚀刻停止层120可以由氮氧化硅形成。在生产工艺期间，当露出顶部电极118时，下蚀刻停止层120更能抵抗蚀刻剂(相较于上介电层136或侧壁间隔层126)，借此提供顶部电极118额外的支撑与保护以免于损伤。

图2根据一些额外的实施例示出包含存储单元201的集成电路装置200的剖面示意图。存储单元201的结构可以与图1a或图1b所示且描述如上的存储单元114a、114b的结构相同。如图2所示，存储单元201可以设置于基底202上方。举例来说，基底202可以是块体(bulk)基底(例如块体硅基底)或绝缘体上覆硅(silicon-on-insulator，soi)基底。在基底202中设置一或多个浅沟槽隔离(shallowtrenchisolation，sti)区204或填充氧化物的沟槽。一对字元线(wordline)晶体管206、208间隔在浅沟槽隔离区204之间。字元线晶体管206、208彼此平行延伸，并且包含被字元线介电层212从基底202隔开的字元线栅极210以及源极/漏极区214、216。源极/漏极区214、216嵌在字元线栅极210和浅沟槽隔离区204之间的基底202的表面内。举例来说，字元线栅极210可以是掺杂的多晶硅或金属，例如氮化钛或氮化钽。举例来说，字元线介电层212可以是氧化物，例如二氧化硅。覆盖字元线晶体管206、208设置最底部层间介电层238。最底部层间介电层238可以是氧化物。

后段工艺(back-end-of-line，beol)金属化堆叠218配置于字元线晶体管206、208上方。后段工艺金属化堆叠218包含分别配置在层间介电层220、228、230内的多个层金属化层222、224(又称为下金属化层)、226(又称为上金属化层)。举例来说，金属化层222、224、226可以是金属，例如铜或铝。举例来说，层间介电层220、228、230可以是低介电常数(κ)介电质，例如多孔的未掺杂硅酸盐(silicate)玻璃或氧化物，例如二氧化硅。可以设置介电层108、242以分开层间介电层220、228、230。金属化层222、224、226包含源极线232，其耦接至由字元线晶体管206、208共享的源极/漏极区214。此外，金属化层222、224、226包含位元线(bitline)134(又称为顶部金属化线)，其经由多个金属化线，例如金属化线106(又称为底部金属化线)、234，以及经由多个导孔，例如导孔132(又称为顶部电极导孔)、110(又称为底部电极导孔)、240，连接至存储单元201且进一步连接至字元线晶体管206或字元线晶体管208的源极/漏极区216。接触件236从金属化线234延伸穿过最底部层间介电层238到达源极/漏极区216。举例来说，导孔132、110、240和接触件236可以是金属，例如铜、金或钨。

存储单元201插在顶部金属化线134和底部金属化线106之间。类似于前面关于图1a或图1b所述，存储单元201包含连接或无缝(seamless)接触底部电极导孔110的底部电极112。开关介电质116设置在底部电极112上方。顶部电极118设置于开关介电质116上方。侧壁间隔层126沿着底部电极112、开关介电质116和顶部电极118的多个侧壁向上延伸。下蚀刻停止层120设置在侧壁间隔层126上。上介电层136设置在下蚀刻停止层120上且覆于存储单元201上。上介电层136可以是氧化物。下蚀刻停止层120的蚀刻选择性与上介电层136及/或侧壁间隔层126不同，使得在上介电层136及/或侧壁间隔层126的前驱材料被回蚀刻以露出顶部电极118时，下蚀刻停止层120覆盖且保护顶部电极118。顶部电极导孔132将顶部电极118连接到顶部金属化线134。虽然存储单元201示出成插在图2的上金属化层226和下金属化层224之间，但可理解的是，存储单元201可以插在后段工艺金属化堆叠218的任两层金属化层之间。

图3-图7示出在制造的各个阶段的存储器装置的一些实施例的一系列剖面示意图。

如图3的剖面示意图300所示，通过一系列气相沉积技术(例如物理气相沉积、化学气相沉积等)沉积多层堆叠，然后通过一或多个图案化工艺，在基底102上方继续地形成第一存储单元堆叠302a和第二存储单元堆叠302b。可以形成具有不同尺寸的第一存储单元堆叠302a和第二存储单元堆叠302b。每一个第一和第二存储单元堆叠302a、302b包含底部电极112、在底部电极112上方的开关介电质116、在开关介电质116上方的顶部电极118、以及在底部电极112、开关介电质116和顶部电极118的侧壁旁边的侧壁间隔层126。侧壁间隔层126的形成可以通过在下介电层108的上表面上沉积介电间隔层，上述介电间隔层沿着底部电极112、开关介电质116和顶部电极118的侧壁面延伸，并且覆盖顶部电极118的顶表面。然后可以对介电间隔层执行异向性蚀刻(例如垂直蚀刻)，以移除介电间隔层的横向延展，借此产生侧壁间隔层126。如此一来，侧壁间隔层126即可具有较顶部电极118的顶表面低的顶表面。亦可以使侧壁间隔层126的顶表面对齐或低于顶部电极118的顶表面。介电间隔层可以包含氮化硅、四乙氧基硅烷(tetraethylorthosilicate，teos)、富含硅的氧化物(silicon-richoxide，sro)或类似的复合物介电膜。在一些实施例中，可以通过气相沉积技术(例如物理气相沉积、化学气相沉积等)形成介电间隔层。

如图4的剖面示意图400所示，在第一存储单元堆叠302a和第二存储单元302b之间和上方形成多个层介电层。这些介电层可以包含在基底102上方形成、位于且衬于第一和第二存储单元堆叠302a、302b之间的下蚀刻停止层120、在下蚀刻停止层120上方形成的上介电层136、在上介电层136上方形成的上蚀刻停止层402、以及在上蚀刻停止层402上方形成的研磨前驱层404。下蚀刻停止层120可以由不同于侧壁间隔层126和上介电层136的介电材料形成。举例来说，下蚀刻停止层120可以是氮氧化硅(siliconoxynitride，sion)。举例来说，上介电层136可以是低介电常数或极低介电常数介电质。在一些实施例中，上蚀刻停止层402和下蚀刻停止层120是由相同材料形成。上介电层136和研磨前驱层404可以是二氧化硅且可以通过等离子体增强原子层沉积(plasmaenhancedatomiclayerdeposition，peald)形成。

如图5的剖面示意图500所示，执行第一平坦化/凹蚀工艺，以部分地移除上蚀刻停止层402以及研磨前驱层404。在一些实施例中，第一平坦化/凹蚀工艺是化学机械研磨(chemical-mechanicalpolishing，cmp)工艺。第一平坦化/凹蚀工艺可以大致上对上蚀刻停止层402和研磨前驱层404不具选择性，使得上蚀刻停止层402和研磨前驱层404可以具有共平面的顶表面作为蚀刻的结果。在第一蚀刻之后，通过第一平坦化/凹蚀工艺移除位于第一存储单元堆叠302a和第二存储单元302b正上方的一部分的研磨前驱层404和一部分的上蚀刻停止层402。位于第一存储单元堆叠302a和第二单元堆叠302b之间的研磨前驱层404的剩余部分具有被上蚀刻停止层402的剩余部分环绕的侧壁和底表面。露出在存储单元堆叠302a、302b正上方的一部分的上介电层136。上介电层136的露出部分可具有大致上与上蚀刻停止层402或研磨前驱层404共平面的顶表面。

如图6的剖面示意图600所示，执行第二平坦化/凹蚀工艺以进一步降低这些介电层。可以在存储单元堆叠302a、302b的周边区移除研磨前驱层404，并且可以露出上蚀刻停止层402。露出位于存储单元堆叠302a、302b正上方的一部分的下蚀刻停止层120。在一些实施例中，第二平坦化/凹蚀工艺是化学机械研磨(chemical-mechanicalpolishing，cmp)工艺。相较于上蚀刻停止层402和下蚀刻停止层120，第二平坦化/凹蚀工艺可以对上介电层136具有高度选择性。举例来说，在第二平坦化/凹蚀工艺期间，上介电层136(例如等离子体增强原子层沉积(peald)氧化层)的移除速率约10倍大于下蚀刻停止层120(例如sion层)和上蚀刻停止层402(例如sion层)的移除速率。下蚀刻停止层120更能抵抗蚀刻剂(相较于上介电层136)，借此提供顶部电极118额外的支撑及保护以免于损伤。下蚀刻停止层120可以由蚀刻速率小于(例如小约50％)侧壁间隔层126(例如sin层)的蚀刻速率的材料形成，使得在第一和第二平坦化/凹蚀工艺期间，可通过下蚀刻停止层120和上蚀刻停止层120对存储单元堆叠302a、302b和周边区提供更多支撑。

如图7的剖面示意图700所示，执行毯覆(blanket)蚀刻以移除上蚀刻停止层402(在图6示出)，并且以进一步降低下蚀刻停止层120和上介电层136。作为蚀刻的结果，露出第一和第二存储单元堆叠302a、302b的顶部电极118。在一些实施例中，例如参照图2，在执行毯覆蚀刻之后，覆盖顶部电极118、侧壁间隔层126和上介电层136形成层间介电层230。形成顶部电极导孔132延伸穿过层间介电层230，以到达顶部电极118。

图8示出形成存储器装置的方法800的流程图的一些实施例。虽然方法800是描述成与图3-图7有关，但应理解的是，方法800不限于图3-图7中公开的那些结构，而是可以独立于图3-图7公开的结构而单独存在。同理，应理解的是，图3-图7公开的结构不限于方法800，而是可以独立于方法800而单独存在的结构。还有，虽然公开的方法(例如方法800)是以一系列的动作和事件说明及描述如下，但应理解的是，这些动作或事件的说明性顺序不应被解释为限制的涵义。举例来说，一些动作可以在不同的顺序下发生及/或与除了在此说明及/或描述的动作或事件以外的其他动作或事件同时发生。另外，可能不需要所有说明性的动作来实施在此描述的一或多个面向或实施例。此外，在此描述的一或多个动作可以在一或多个分开的动作及/或阶段中完成。

在802，通过沉积多层堆叠然后是一或多个图案化工艺，在基底上方继续地形成第一存储单元堆叠和第二存储单元堆叠。沿着存储单元堆叠的底部电极、开关介电质和顶部电极的侧壁形成侧壁间隔层。可以形成侧壁间隔层以具有低于顶部电极的顶表面的顶表面。侧壁间隔层的顶表面也可以对齐或低于顶部电极的顶表面。图3示出对应动作802的剖面示意图300的一些实施例。

在804，在第一存储单元堆叠和第二存储单元堆叠上方和之间形成多个介电层。这些介电层可以包含在基底上方形成、位于且衬于第一和第二存储单元堆叠之间的下蚀刻停止层、在下蚀刻停止层上方形成的上介电层、在上介电层上方形成的上蚀刻停止层、以及在上蚀刻停止层上方形成的研磨前驱层。举例来说，下蚀刻停止层可以是氮氧化硅(sion)。图4示出对应动作804的剖面示意图400的一些实施例。

在806，执行第一平坦化/凹蚀工艺，以部分地移除上蚀刻停止层和研磨前驱层。在一些实施例中，第一平坦化/凹蚀工艺为化学机械研磨(cmp)工艺。第一平坦化/凹蚀工艺可以大致上对上蚀刻停止层和研磨前驱层没有选择性。通过第一平坦化/凹蚀工艺移除在第一和第二存储单元堆叠正上方的一部分的研磨前驱层和一部分的上蚀刻停止层。在第一存储单元堆叠和第二存储单元堆叠之间的研磨前驱层的剩余部分具有被上蚀刻停止层的剩余部分环绕的侧壁和底表面。露出在存储单元堆叠正上方的一部分的上介电层。图5示出对应动作806的剖面示意图500的一些实施例。

在808，执行第二平坦化/凹蚀工艺以进一步降低这些介电层。可以在存储单元堆叠的周边区移除研磨前驱层，并且可以露出上蚀刻停止层。露出在存储单元堆叠正上方的一部分的下蚀刻停止层。在一些实施例中，第二平坦化/凹蚀工艺是化学机械研磨(cmp)工艺。图6示出对应动作808的剖面示意图600的一些实施例。

在810，执行毯覆蚀刻以移除上蚀刻停止层，并且以进一步降低下蚀刻停止层和上介电层。露出第一和第二存储单元堆叠的顶部电极。图7示出对应动作810的剖面示意图700的一些实施例。

图9-图13示出制造存储器装置的各个步骤的一些实施例的一系列剖面示意图。

如图9的剖面示意图900所示，通过一系列气相沉积技术(例如物理气相沉积、化学气相沉积等)然后是一或多个图案化工艺来沉积多层堆叠以在基底102上方继续地形成第一存储单元堆叠302a和第二存储单元堆叠302b。可以形成具有不同尺寸的第一存储单元堆叠302a和第二存储单元堆叠302b。每一个第一和第二存储单元堆叠302a、302b包含底部电极112、在底部电极112上方的开关介电质116、以及在开关介电质116上方的顶部电极118。在一些实施例中，底部电极112耦接至被下介电层108环绕的底部电极导孔110。侧壁间隔层126的形成是通过保形地(conformal)沉积介电间隔层于下介电层108正上方且沿着底部电极112、开关介电质116和顶部电极118的侧壁向上延伸。介电间隔层可以包含氮化硅、四乙氧基硅烷(tetraethylorthosilicate，teos)、富含硅的氧化物(silicon-richoxide，sro)或类似的复合物介电膜。在一些实施例中，可以通过气相沉积技术(例如物理气相沉积、化学气相沉积等)形成介电间隔层。

如图10的剖面示意图1000所示，于第一存储单元堆叠302a和第二存储单元堆叠302b之间和上方且按照随着存储单元堆叠302a、302b的曲率形成多个介电层。这些介电层可以包含在侧壁间隔层126正上方形成的下蚀刻停止层120、在下蚀刻停止层120上形成的上介电层136、在上介电层136上方形成的上蚀刻停止层1002、在上蚀刻停止层1002上方形成的含氧介电层1004、以及在含氧介电层1004上方形成的研磨前驱层1006。下蚀刻停止层120可以由不同于侧壁间隔层126和上介电层136的介电材料形成。举例来说，下蚀刻停止层120可以是氮氧化硅(sion)。举例来说，上介电层136可以是低介电常数或极低介电常数介电质。在一些实施例中，上蚀刻停止层1002和下蚀刻停止层120由相同材料形成。上介电层136可以是二氧化硅且其形成可以通过等离子体增强原子层沉积(plasmaenhancedatomiclayerdeposition，peald)形成。含氧介电层1004可以包含四乙氧基硅烷(tetraethylorthosilicate，teos)。研磨前驱层1006可以包含抗反射涂布材料(例如含碳的底部抗反射涂布(barc)材料)。

如图11的剖面示意图1100所示，执行第一平坦化/凹蚀工艺，以部分地移除上蚀刻停止层1002、含氧介电层1004和研磨前驱层1006。在一些实施例中，第一平坦化/凹蚀工艺包含相较于上蚀刻停止层1002，对研磨前驱层1006有选择性的干式回蚀刻工艺。举例来说，干式回蚀刻工艺对研磨前驱层1006和上蚀刻停止层1002的蚀刻速率比大于6：1。通过检测到含氧介电层1004的氧，干式回蚀刻工艺停在上蚀刻停止层1002上。然后执行过蚀刻，以移除含氧介电层1004和上蚀刻停止层1002，并且以露出在第一存储单元堆叠302a和第二存储单元堆叠302b上方的上介电层136。

如图12的剖面示意图1200所示，执行第二平坦化/凹蚀工艺以进一步降低这些介电层。可以在存储单元堆叠302a、302b的周边区移除研磨前驱层1006，并且可以露出上蚀刻停止层1002。露出位于存储单元堆叠302a、302b正上方的一部分的下蚀刻停止层120。在一些实施例中，第二平坦化/凹蚀工艺是化学机械研磨(chemical-mechanicalpolishing，cmp)工艺。相较于上蚀刻停止层1002和下蚀刻停止层120，第二平坦化/凹蚀工艺可以对上介电层136具有高度选择性。举例来说，在第二平坦化/凹蚀工艺期间，上介电层136(例如等离子体增强原子层沉积(peald)氧化层)的移除速率约10倍大于下蚀刻停止层120(例如sion层)和上蚀刻停止层402(例如sion层)。下蚀刻停止层120更能抵抗蚀刻剂(相较于上介电层136)，借此提供顶部电极118额外的支撑及保护以免于损伤。下蚀刻停止层120可以由蚀刻速率小于(例如小约50％)侧壁间隔层126(例如sin层)的蚀刻速率的材料形成，使得在第一和第二平坦化/凹蚀工艺期间，通过下蚀刻停止层120和上蚀刻停止层120，对存储单元堆叠302a、302b和周边区提供更多支撑。

如图13的剖面示意图1300所示，执行毯覆蚀刻以移除上蚀刻停止层1002(在图12示出)，并且以进一步降低下蚀刻停止层120和上介电层136。作为蚀刻的结果，露出第一和第二存储单元堆叠302a、302b的顶部电极118。在一些实施例中，例如参照图2，在执行毯覆蚀刻之后，覆盖顶部电极118、侧壁间隔层126和上介电层136形成层间介电层230。形成顶部电极导孔132延伸穿过层间介电层230，以到达顶部电极118。

图14示出形成存储器装置的方法1400的流程图的一些实施例。虽然方法1400是描述成与图9-图13有关，但应理解的是，方法1400不限于图9-图13中公开的那些结构，而是可以独立于图9-图13公开的结构而单独存在。同理，应理解的是，图9-图13公开的结构不限于方法1400，而是可以独立于方法1400而单独存在的结构。还有，虽然公开的方法(例如方法1400)是以一系列的动作和事件说明及描述如下，但应理解的是，这些动作或事件的说明性顺序不应被解释为限制的涵义。举例来说，一些动作可以在不同的顺序下发生及/或与除了在此说明及/或描述的动作或事件以外的其他动作或事件同时发生。另外，可能不需要所有说明性的动作来实施在此描述的一或多个面向或实施例。此外，在此描述的一或多个动作可以在一或多个分开的动作及/或阶段中完成。

在1402，通过沉积多层堆叠然后是一或多个图案化工艺以在基底上方继续地形成第一存储单元堆叠和第二存储单元堆叠。在存储单元堆叠的侧壁旁的下介电层上形成侧壁间隔层。可以保形地形成侧壁间隔层。图9示出对应动作1402的剖面示意图900的一些实施例。

在1404，在第一存储单元堆叠和第二存储单元堆叠上方和之间形成多个介电层。这些介电层可以包含在第一和第二存储单元堆叠之间的基底上方形成且衬于第一和第二存储单元堆叠的下蚀刻停止层、在下蚀刻停止层上方形成的上介电层、在上介电层上方形成的上蚀刻停止层、以及在上蚀刻停止层上方形成的含氧介电层和研磨前驱层。举例来说，下蚀刻停止层可以是氮氧化硅(sion)。图10示出对应动作1404的剖面示意图1000的一些实施例。

在1406，执行第一平坦化/凹蚀工艺，以部分地移除上蚀刻停止层和研磨前驱层。在一些实施例中，第一平坦化/凹蚀工艺包含对研磨前驱层有选择性的干式回蚀刻工艺。干式回蚀刻工艺停在含氧介电层上，然后通过更精确控制的蚀刻，以在蚀刻的后实现平坦表面。在第一平坦化/凹蚀工艺之后，露出在存储单元堆叠正上方的上介电层的一部分。图11示出对应动作1406的剖面示意图1100的一些实施例。

在1408，执行第二平坦化/凹蚀工艺以进一步降低这些介电层。可以在存储单元堆叠的周边区移除研磨前驱层，并且可以露出上蚀刻停止层。露出在存储单元堆叠正上方的一部分的下蚀刻停止层。在一些实施例中，第二平坦化/凹蚀工艺为化学机械研磨(cmp)工艺。图12示出对应动作1408的剖面示意图1200的一些实施例。

在1410，执行毯覆蚀刻以移除上蚀刻停止层，并且以进一步降低下蚀刻停止层和上介电层。露出第一和第二存储单元堆叠的顶部电极。图13示出对应动作1410的剖面示意图1300的一些实施例。

应理解的是，虽然整个文件使用参考例来讨论在此描述的方法的面向的例示性结构，但那些方法不受到呈现的对应结构的限制。相反地，方法(和结构)被认为是彼此独立的，并且能够单独存在以及可以在不考虑附图中描绘的任何特定面向的情况下实施。此外，在此描述的膜层的形成可以采用任何合适的方式，例如利用旋涂(spinon)、溅射(sputtering)、成长及/或沉积技术等。

还有，基于对说明书和说明书附图的阅读及/或理解，本发明所属技术领域中技术人员可以想到等效的改变及/或修饰。于此的公开包含这类修饰和变更，并且通常不因此受到限制。举例来说，虽然在此提供的附图被示出和描述成具有特定的掺杂类型，但应理解的是，如本发明所属技术领域中技术人员所能理解的那样可以使用不同的掺杂类型。

因此，从以上可以理解，本公开提供一种存储单元。此存储单元包含底部电极导孔被下介电层环绕并且设置于基底上方。底部电极设置于底部电极导孔上。开关介电质设置于底部电极上方并且具有可变电阻。顶部电极设置于开关介电质上方。侧壁间隔层沿着底部电极、开关介电质和顶部电极的侧壁向上延伸。下蚀刻停止层设置于下介电层上并且衬于侧壁间隔层的外侧壁。上介电层设置于下蚀刻停止层上并且环绕侧壁间隔层的上部。下蚀刻停止层是由与侧壁间隔层不同的材料形成。在一些实施例中，下蚀刻停止层是由氮氧化硅形成，以及侧壁间隔层是由氮化硅形成。在一些实施例中，下蚀刻停止层和上介电层的顶表面共平面。在一些实施例中，侧壁间隔层的顶表面直接接触下蚀刻停止层且被下蚀刻停止层覆盖，以及侧壁间隔层的顶表面低于顶部电极的顶表面。在一些实施例中，顶部电极、侧壁间隔层、下蚀刻停止层和上介电层的顶表面共平面。在一些实施例中，下蚀刻停止层直接接触上介电层。在一些实施例中，侧壁间隔层是通过下蚀刻停止层与上介电层分开。在一些实施例中，下蚀刻停止层是由氮氧化硅形成，以及上介电层是由氧化硅形成。在一些实施例中，存储器装置还包含底部金属化线，被底部层间介电层环绕并且经由底部电极导孔耦接至底部电极；以及顶部金属化线，通过顶部层间介电质环绕并且直接接触顶部电极。在一些实施例中，顶部金属化线和顶部层间介电层的底表面与顶部电极和下蚀刻停止层的顶表面共平面。

在另一实施例中，本公开关于集成电路的制造方法。此方法包含在基底上方继续地形成并图案化具有不同尺寸的第一存储单元堆叠和第二存储单元堆叠。这些存储单元堆叠中的每一个包含底部电极、在底部电极上方的开关介电质、在开关介电质上方的顶部电极、以及沿着底部电极、开关介电质和顶部电极的侧壁的侧壁间隔层。此方法还包含在第一和第二存储单元堆叠之间的基底上方形成上介电层，且衬于第一和第二存储单元堆叠，以及在上介电层上方形成上蚀刻停止层。此方法还包含执行第一化学机械研磨(cmp)工艺，以露出在这些存储单元堆叠正上方的上介电层，以及执行毯覆蚀刻，以移除上蚀刻停止层，并且以进一步降低上介电层以及露出第一和第二存储单元堆叠的这些顶部电极。在一些实施例中，在执行第一化学机械研磨工艺之前，存储器装置的制造方法还包含在上蚀刻停止层上方形成研磨前驱层；其中通过第一化学机械研磨工艺移除在第一存储单元堆叠和第二存储单元堆叠正上方的研磨前驱层的一部分，且在第一存储单元堆叠和第二存储单元堆叠之间的研磨前驱层的剩余部分具有被上蚀刻停止层环绕的多个侧壁和底表面。在一些实施例中，存储器装置的制造方法还包含在执行第一化学机械研磨工艺之前，对研磨前驱层执行干式回蚀刻工艺；其中干式回蚀刻工艺具有研磨前驱层对上介电层的蚀刻速率比，其大于6：1。在一些实施例中，上介电层和研磨前驱层的形成是通过等离子体增强原子层沉积。在一些实施例中，第一化学机械研磨工艺对上蚀刻停止层和研磨前驱层的蚀刻速率大致上相同。在一些实施例中，存储器装置的制造方法还包含在形成上介电层之前，在第一和第二存储单元堆叠之间的基底上方形成下蚀刻停止层，并且衬于第一和第二存储单元堆叠；以及在执行第一化学机械研磨工艺之后，执行第二化学机械研磨工艺，以进一步降低上蚀刻停止层并且以露出在这些存储单元堆叠正上方的下蚀刻停止层。在一些实施例中，上蚀刻停止层和下蚀刻停止层是由相同的材料形成。在一些实施例中，上蚀刻停止层和该下蚀刻停止层是由氮氧化硅形成。在一些实施例中，在执行该毯覆蚀刻之后，存储器装置的制造方法还包含形成层间介电层覆盖顶部电极、侧壁间隔层和上介电层；以及形成顶部电极导孔延伸穿过介电层，以到达顶部电极。

在又另一实施例中，本公开关于集成电路的制造方法。此方法包含在基底上方继续地形成并且图案化具有不同尺寸的第一存储单元堆叠和第二存储单元堆叠。这些存储单元堆叠中的每一个包含底部电极、在底部电极上方的开关介电质、在开关介电质上方的顶部电极、以及沿着底部电极、开关介电质和顶部电极的多个侧壁的侧壁间隔层。此方法还包含在第一和第二存储单元堆叠之间的基底上方形成下蚀刻停止层，并且衬于第一和第二存储单元堆叠，在下蚀刻停止层上方形成上介电层，在上介电层上方形成上蚀刻停止层，以及在上蚀刻停止层上方形成研磨前驱层。此方法还包含执行第一化学机械研磨(cmp)工艺，以露出在这些存储单元堆叠正上方的上介电层，以及执行第二化学机械研磨(cmp)工艺，以降低在这些存储单元堆叠之间的上蚀刻停止层，并且以露出在这些存储单元堆叠正上方的下蚀刻停止层。此方法还包含执行毯覆蚀刻，以移除上蚀刻停止层，并且以部分地移除下蚀刻停止层以及露出第一和第二存储单元堆叠的这些顶部电极。

以上概述数个实施例的部件，使得在本发明所属技术领域中技术人员可以更加理解本公开的面向。在本发明所属技术领域中技术人员应该理解，他们能以本公开为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。本发明所属技术领域中技术人员也应该理解到，此类等效的结构并未悖离本公开的构思与范围，且他们能在不违背本公开的构思和范围下，做各式各样的改变、取代和替换。