具有极化结纵向泄漏电流阻挡层结构的HEMT器件及其制备方法与流程

本发明属于半导体器件领域，尤其涉及一种具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法。

背景技术

近五十年来，固态半导体功率器件被广泛应用在民用和军用领域的各个方面，目前已经从传统的工业控制、消费类电子产品和通信等领域更多地向新能源、轨道交通和智能电网等新兴领域拓展。而面对新科技领域的发展要求，功率器件必须具备能应用高温高压工作环境、低功率损耗和高开关速率等性能特点。氮化镓(gan)材料作为目前功率器件制作的重要候选材料，不仅具有第三代半导体材料的宽带隙、良好化学稳定性和高饱和电子漂移速率等代表性特点，还因其异质结(典型如algan/gan)中强的极化效应诱导出界面高密度、高迁移率的二维电子气(2deg)，因此利用该材料特性制作的半导体功率开关器件具备低导通电阻、高开关速率等特点，是未来si基功率器件的有力竞争者和替代者，特别是在微波射频领域，其技术优势更加突出。目前，gan功率器件成熟产品还比较少，少量的产品主要是200v以下的常开型高电子迁移率晶体管(hemt)器件。gan功率器件能实现更广泛的应用应当具有至少三个方面的特点，也就是常关型操作、低导通电阻和高耐压能力。

常关型功率器件作为控制电路的重要部分，其对电路简化、减少功率损耗，提高电能利用率有着十分重要的作用。低导通电阻能实现更低的开关损耗，减少发热；而高耐压能力、低关态泄漏电流能保证器件具有更广泛的应用范畴、更高的工作稳定性和可靠性。然而，在器件设计和制作中，常关型实现方案和导通电阻减小技术往往是相互矛盾的，需要选取一种折中的方案才可避免常关型阈值电压过小或者器件导通电阻过大，同时，击穿电压也容易受常关型器件实现技术影响。因此，如何对器件结构进行创新设计和工艺制作，使得hemt器件能实现常关型操作，同时又能有效降低导通电阻并保证器件具有高的击穿电压，是该类型器件实现产业化过程面临的主要问题之一。

现阶段hemt器件中主流的耗尽2deg实现常关型的方案主要包括刻蚀栅区势垒层、在栅区下方引入p-gan盖帽层以及将带负电的离子注入栅区势垒层三种。三种方法在实现常关型过程中都不可避免地引起栅区沟道导通电阻的增加，或者导致器件阈值电压稳定性和可靠性问题。

技术实现要素：

为了解决上述现有技术中存在的问题，本发明提出一种具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法，该器件和方法能有效降低纵向泄漏电流、提高击穿电压。

技术方案如下：

一种具有极化结纵向泄漏电流阻挡层结构的hemt器件，在半导体衬底上依次生长缓冲层、i-gan漂移层、极化结、i-gan沟道层和algan主势垒层，所述极化结是由algan背势垒层与其上方的p-gan层组成的复合结构，所述algan主势垒层上设置有漏电极和栅电极，在栅电极一侧，所述algan主势垒层与所述i-gan漂移层形成台阶，所述i-gan漂移层台阶上设置有源电极，所述栅电极和漏电极之间具有algan/i-gan异质结，所述源电极和漏电极间由极化结插入层隔开。

进一步的，所述极化结为p-gan/algan/i-gan极化结或者p-gan/i-gan/algan/i-gan极化结。

进一步的，所述半导体衬底为si、sic、蓝宝石、gan、金刚石中的任意一种。

进一步的，所述缓冲层由aln超晶格结构或者algan超晶格结构构成。

进一步的，所述栅电极的形状为“z”型或“l”型。

进一步的，所述栅电极的结构采用金属-绝缘层-半导体结构，栅电极纵向导通沟道的距离为50-500nm。

进一步的，所述algan/i-gan异质结中al的组分比例为0.1-0.35。

本发明还包括一种具有极化结纵向泄漏电流阻挡层结构的hemt器件制备方法，步骤如下：

s1、采用金属有机物化学气相沉积法或者分子束外延半导体材料生长方法在衬底上依次生长缓冲层、i-gan层、algan层、p-gan层、i-gan层以及algan层；

s2、利用半导体光刻工艺以及半导体刻蚀工艺制作出器件所需的台面，通过基于cl基气体的反应耦合等离子体半导体刻蚀方法，对台面进行刻蚀，实现台面隔离；

s3、通过半导体光刻工艺以及半导体刻蚀工艺制作出栅极区域所需的浅台阶；

s4、通过半导体光刻工艺定义出源极、漏极所需区域，通过金属沉积方法沉积器件的源漏极金属，并且通过高温退火，使复合金属结构变为合金；

s5、沉积氧化铝、氮化硅、氧化硅或者多层复合介质薄膜作为栅介质层；

s6、通过半导体光刻工艺定义出栅极所需区域，通过金属沉积方法沉积器件的栅极金属；

s7、在器件表面沉积钝化层，然后采用半导体光刻工艺定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，最后沉积金属薄膜制作引线，完成电极制作。

进一步的，步骤s2中，对台面进行刻蚀的深度为300-800nm，步骤s3中，所述浅台阶的刻蚀深度为200-500nm，所述浅台阶的刻蚀深度小于步骤s2中所述的台面刻蚀深度。

进一步的，步骤s6中，通过金属沉积方法沉积出的栅电极为“z”型或“l”型，底部位于源电极上方，由栅介质隔离，顶部位于主势垒层上方，由栅介质隔离，或者无顶部结构。

本发明的有益效果是：

本发明所述的具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法由于完全刻断栅区2deg沟道而实现具有稳定阈值电压的常关型操作，由于纵向栅区沟道较短，相对于传统hemt器件能明显减小器件导通电阻，通过增加一层极化结纵向泄漏电流阻挡层结构，利用强的极化电荷产生电场和耗尽层内建电场有效排斥并降低器件内部背景载流子浓度，从而降低纵向泄漏电流、提高该类型器件的击穿电压。

附图说明

图1是本专利申请提出的具有极化结纵向泄漏电流阻挡层的hemt器件结构示意图；

图2是本发明实施例2中步骤①所述的晶片外延生长后的结构示意图；

图3是本发明实施例2中步骤②所述的台面制作后结构示意图；

图4是本发明实施例2中步骤③所述的栅区浅台阶制作后的结构示意图；

图5是本发明实施例2中步骤④所述的源、漏电极欧姆接触工艺完成后的结构示意图；

图6是本发明实施例2中步骤⑤所述的栅介质沉积后的结构示意图；

图7是本发明实施例2中步骤⑥所述的栅电极制作后的结构示意图；

图8是本发明实施例3中获得的器件性能图(id-vg曲线)；

图9是本发明实施例3中获得的器件性能图，(id-vd曲线)。

具体实施方式

下面结合附图1-9对具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法做进一步说明。

实施例1

一种具有极化结纵向泄漏电流阻挡层结构的hemt器件，其截面结构示意图如图1所示。

其晶片结构基本组成从下到上为：衬底，可以是si、sic、蓝宝石、gan、金刚石等；衬底上的缓冲层，可以是aln或者algan超晶格结构；漂移层，即非故意掺杂的i-gan；极化结，即下方algan背势垒层与上方p-gan层的复合结构；沟道层，即i-gan层；主势垒层，即上层algan层。

其结构特点是：

(1)栅区2deg沟道被完全切断，器件栅极电流导通沟道为纵向，通过施加栅极正电压积累沟道电子而工作；

(2)源、漏电极为欧姆接触，源电极位于刻蚀栅极沟道后的下方台阶上；

(3)栅电极为“z”或“l”型，栅极结构采用金属-绝缘层-半导体(mis)结构，栅极纵向导通沟道较短(50-500nm)，导通沟道与源电极相连，或者距离相近(50-200nm)，能实现器件低导通电阻特点；

(4)栅-漏电极间具有algan/i-gan异质结(al组分为0.1-0.35)，由2deg沟道相连通；

(5)源-漏电极间由p-gan/algan/i-gan极化结插入层隔开，该插入层中al组分取值(为0.05～0.2)低于其上方algan/i-gan异质结中al组分。

其基本工作原理是：上层algan/i-gan异质结极化电荷诱导出的2deg沟道形成导电通道；刻蚀侧壁的栅极电压小于阈值电压时，侧壁无法积累形成电子沟道，因此器件关断；而当栅极电压大于阈值电压时，栅极纵向侧壁形成积累电子沟道，因此器件实现源、漏极导通，器件开始工作。在器件关断状态下，器件内部的p-gan/algan/i-gan极化结上、下两个界面分别具有高密度的极化负电荷和正电荷，这些电荷产生强的极化电场，分别在中间algan势垒层的上层界面和下层界面诱导出高密度的2dhg和2deg，在二者形成的强极化电荷诱导电场和耗尽层内建电场共同作用下，降低背景载流子浓度，减小器件在关断状态下的泄漏电流。

具有极化结插入层的hemt器件结构设计，其中极化结以p-gan/algan/i-gan为例，还可以用其他如p-gan/i-gan/algan/i-gan等的多重复合极化结结构代替。

实施例2

一种具有极化结纵向泄漏电流阻挡层结构的hemt器件制备方法；

步骤①：晶片生长。

采用金属有机物化学气相沉积(mocvd)或分子束外延(mbe)等半导体材料生长技术依次在si、sic、蓝宝石、金刚石或者gan衬底上依次生长缓冲层、2-10μm的i-gan层、5-100nm的algan层(al组分为0.05-0.2)、30-300nm的p-gan层、100-300nm的i-gan层以及10-30nm的algan层(al组分为0.1-0.35)，如图2所示。

步骤②：台面刻蚀。

利用半导体光刻技术以及半导体刻蚀技术制作出器件所需的台面，通过如基于cl基气体的反应耦合等离子体(icp)等半导体刻蚀技术，将表面刻蚀300-800nm，实现台面隔离，如图3所示。其中半导体光刻技术包含完整的匀胶、软烘、曝光、显影、坚膜等步骤。

步骤③：浅台阶制作。

再次通过步骤②所述的半导体光刻技术以及半导体刻蚀技术制作出栅极区域所需的浅台阶，如图4所示，台阶深度保持在200-500nm。注意该步骤中浅台阶的深度应小于步骤②中所述的台面刻蚀深度。

步骤④：源、漏电极制作。

通过步骤②所述的半导体光刻技术定义出源、漏极所需区域，并通过如磁控溅射、电子束蒸发等金属沉积技术沉积器件的源漏极金属，并且通过高温退火，使复合金属结构变为合金，如图5所示，形成欧姆接触。

步骤⑤：栅介质沉积。

沉积10-50nm的al2o3或其他介质薄膜或者多层复合介质薄膜作为栅介质层，防止栅极源极之间漏电，如图6所示；

步骤⑥：栅电极制作。

通过步骤②所述的半导体光刻技术定义出栅极所需区域，步骤④所述的金属沉积技术沉积器件的栅极金属，如图7所示。栅电极为“z”或“l”型，底部位于源电极上方，由栅介质隔离，顶部位于主势垒层上方，由栅介质隔离，或者无顶部结构。

步骤⑦：器件钝化及电极引线。

在器件表面沉积100-1000nm的钝化层，然后采用步骤②所述的半导体光刻技术定义出源极、栅极和漏极所需的开口区域，将定义区域的钝化层去除，暴露出金属电极表面，最后沉积金属薄膜制作引线，完成电极制作，得到最后器件结构，如图1所示。

实施例3

一种具有极化结纵向泄漏电流阻挡层结构的hemt器件制备方法；

步骤①：晶片生长。

采用mocvd设备依次在p型si衬底上依次生长材料100nm的aln缓冲层、4μm的gan层、10nm的al0.1ga0.9n层、50nm的p-gan层、100nm的本征gan层以及20nm的al0.25ga0.75n层。

步骤②：台面刻蚀。

利用半导体光刻技术定义出阻挡层所需区域，过程为：

(1)将样品以4000r/min的速率持续30s均匀旋涂az5214光刻胶；

(2)将样品放置在100℃的热板上加热软烘90s；

(3)把样品放置在光强为7mw/cm²的左右曝光机中持续曝光20s；

(4)在显影液中显影45s；

(5)在100℃的热板上加热坚膜60s。再通过基于cl基气体的icp刻蚀技术，制作出器件所需的台面，将表面刻蚀500nm，然后样品通过丙酮溶液清洗去胶。

步骤③：浅台阶制作。

再次通过步骤②所述的半导体光刻技术以及半导体刻蚀技术制作出栅极区域所需的浅台阶，样品通过丙酮溶液清洗去胶，测量台阶深度保持在300nm。注意该步骤中应严格把控浅台阶刻蚀的侧壁平整度情况，保证侧壁平滑，有利于减少导通电阻。

步骤④：源、漏电极制作。

通过步骤②所述的半导体光刻技术定义出源、漏极所需区域，并通过如电子束蒸发技术沉积器件的源漏极金属，即ti/al/ni/au(20/100/45/55nm)，然后样品通过丙酮溶液清洗去胶。通过在875℃的氮气高温环境中退火30s，使复合金属结构变为合金，形成欧姆接触。

步骤⑤：栅介质沉积。

采用原子层沉积(ald)技术沉积20nm的al2o3作为栅介质层，防止栅极漏电。此步骤需保证al2o3晶体质量，确保形成致密的介质层，以提高器件的可靠性。

步骤⑥：栅极制作。

通过步骤②所述的半导体光刻技术定义出栅极所需区域，步骤④所述的金属沉积技术沉积器件的栅极金属，该步骤中栅极金属为ni/au(100/50nm)，然后通过丙酮清洗去掉残留的光刻胶；

步骤⑦：器件钝化及电极引线。

采用pecvd技术在器件表面沉积300nm的sio2钝化层，然后采用步骤②所述的半导体光刻技术定义出源极、栅极和漏极所需的开口区域，再用氟基气体为主要反应气体的rie技术将定义区域的氧化层除去，露出电极合金，采用电子束蒸发法沉积500nm的al金属薄膜，制作引线，完成电极制作。

图8和图9为采用本实施例实现的器件电学特性结果，图8为转移特性曲线，图9为输出特性曲线。由图中可以看出，采用本专利方案获得的器件，其阈值电压大于2v，关态泄漏电流达到10^-11-10^-10ma/mm,可满足常关型操作要求，同时，具有500ma/mm以上的饱和电流。特别是，相对于常规的无极化结结构hemt器件，本提案可以获得更大的阈值电压值，明显更低的器件关态泄漏电流。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。本发明所述的实施例，并非对本发明内容进行限定，其他具有2deg的异质结hemt器件都适用于本发明提案涉及范围。任何其他钝化层生长(包括不同的生长技术、不同的钝化层组合或者也可直接省略钝化工艺步骤)、欧姆接触电极制作工艺(包括不同的金属选择、沉积方法、退火条件)或者台面刻蚀工艺，在基于实现本发明所述具有极化结纵向泄漏电流阻挡层结构的hemt器件基本功能目的下，都适用于本发明提案涉及范围。同样地，材料结构参数和电极尺寸的改变，或等同替换等，都应涵盖在本发明的保护范围之内。