一种测量注入层光刻对准偏差的方法与流程

本发明涉及半导体集成电路的工艺领域，尤其涉及一种测量注入层光刻对准偏差的方法。

背景技术：

离子注入技术是把掺杂剂的原子引入半导体材料中的一种改变其导电性质的方法。离子注入的过程就是在真空系统中，用经过加速的、要掺杂的原子的离子注入半导体材料，从而在所选择的注入区域形成一个具有特殊导电性质的注入层。

光刻技术是半导体集成电路生产中的一个重要工艺，是对半导体晶圆表面膜质定义图形，以便只在图形内进行其它工艺的一种加工技术，如离子注入。因此光刻工艺的对准精度直接影响着半导体集成电路的物理特征及电学特性。

现有对光刻对准精度的监控方法是：在每一层光刻版上设计一套游标卡尺和对位标记，在经过涂胶、曝光、显影、刻蚀后，使用专用设备读取对位偏差值，进而判断该偏差值是否在正常范围以内。但是对于离子注入层，由于光刻后其不在硅片上留下任何可见标记，当后续离子注入层再次进行光刻对准时，就无法与前层离子注入层直接对位，只能与其它有对位痕迹的层次对位，如有源区层或多晶硅层，此时如果两层离子注入层之间的对位误差较大，是无法被发现的。一旦在后段电性测试中发现半导体器件电性失效，是无法通过设备测量具体的对准偏差大小，难以定位失效原因。现有的分析手段只能是通过对失效区域进行定点切片，并用化学试剂染色，在隧道扫描显微镜下测量套准偏差，此方法不仅为破坏性分析、成本高，同时在分析过程中容易引入更多的误差，准确率不高。

技术实现要素：

本发明提供一种测量注入层光刻对准偏差的方法，在不增加工艺成本的基础上发明一种独特的测量图形，通过后段电学测试来计算出两层离子注入层之间的对准偏差，提高对准偏差测试准确度和敏感度，大大节省失效分析的成本和时间。

本发明是通过如下技术方案来实现的：

一种测量注入层光刻对准偏差的方法，包括：

获得当第一离子注入区与第二离子注入区处于完全对准状态时的最大击穿电压；

将第一金属接地，第二金属进行正电压扫描，其中所述第一金属与所述第一离子注入区连接且所述第二金属与所述第二离子注入区连接，或所述第一金属与所述第二离子注入区连接且所述第二金属与所述第一离子注入区连接；

将测试电流为1ma时的电压记录为测试击穿电压；

计算注入层光刻对准偏差，其中注入层光刻对准偏差＝100％*(最大击穿电压-测试击穿电压)/最大击穿电压。

本发明技术方案通过在离子注入区引出金属作为测试两端，其中一端接地，另一端做正电压扫描获得测试击穿电压，无论光刻对位偏差是正偏还是负偏，均能够得到测试击穿电压相对于最大击穿电压变小的结果，因此不易发生误判，通过测试击穿电压来判断对准偏差程度，即使是很微小的对准偏差，也会引起测试击穿电压的显著变化，测试敏感度高，测试快，成本低。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的测量注入层对准精度的流程示意图；

图2为本发明实施例提供的测量注入层在x方向的对准精度的平面结构示意图；

图3为本发明实施例提供的测量注入层在y方向的对准精度的平面结构示意图；

图4为本发明实施例提供的测量注入层对准精度结构的截面示意图。

附图标记说明：

100：有源区；11：第一离子注入区；13：第一接触孔；15：第一金属；21：第二离子注入区；23：第二接触孔；25：第二金属；a＝b＝c＝d：离子注入区之间的间距。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、p型半导体和n型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成p型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了n型半导体，p型半导体和n型半导体的导电类型不同，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。

在半导体整个工艺流程中，光刻是唯一能够返工的程序。因此，在显影后检验(afterdevelopmentinspection)出图形对偏会对整个ic性能产生影响，就会重新光刻。这就需要对对准进行监控。

任何光刻技术的改进，其主要目的不外乎是为了提高光刻的分辨率、改善套刻精度、增加产量，由此可见，对准对于光刻的重要性。当然所作电路的线宽越大，对准的精度就要求越低，但是随着微电子技术的飞速发展，集成电路由小规模发展到中规模、大规模、超大规模，线宽也由微米级发展到亚微米、深亚微米。电路集成度的增大和线宽的减小使得光刻时的对准越来越困难，对准问题逐渐变成制约集成电路集成度继续发展的一个瓶颈。所以我们不可低估对准在微电子制造中的重要性。由于它限制了集成密度，因而也限制了电路性能。

改善不同工艺层下对准精度的方式有多种，在不同的工艺线和不同的光刻设备的条件下，采用的改善方法也各不相同。具体的几种改善方法有改变成膜条件、选择合适的光刻胶类型及厚度、采用合适的对准方式、合理设计对准标记、提高对准标记信号的反差等。

离子注入技术是把杂质原子电离并加速，然后直接打入半导体中的去的一种掺杂技术。注入的能量决定了杂质离子进入衬底的深度，注入的剂量决定了掺杂的浓度。因为注入形成的非晶层使得硅片表面的光学特性了有了一定的改变，鉴于大多数光刻机对准时，都要依靠对准标记对入射光线的光学作用来探测标记位置。所以离子注入会对光刻对准产生一定的影响。

造成对准误差的工艺因素，主要包括：单项工艺中，工艺的稳定性对工艺层均匀性以及表面粗糙程度的影响；刻蚀和氧化对对准标记形态的影响；离子注入和驱入对对准标记尺寸的影响。在工艺集成中，主要是隔离工艺造成的曝光场的形变问题。造成对准误差的非工艺因素包括三个大方面的问题：光刻机精度、晶片变形、掩膜版涨缩。其中光刻机本身的问题是造成光刻对准误差的主要因素。

在光刻机方面，首先是机台之间的匹配问题，涉及不同类型光刻机之间的匹配和同类型不同光刻机之间的匹配，包括场镜误差的匹配和隔栅误差的匹配。场镜误差的匹配性最终反映在异机场内套刻误差的差异性上，因为每种透镜均有一个特征畸变图形，其位置误差作为曝光场位置的一种函数。如果器件的每一层都在同一台光刻机上曝光，则由于仅有的位置误差相对于下一层的关系，相对来说其误差便不很重要。如果下一层曝光在另外一台光刻机上曝光。则可能产生一个相反方向的距透镜中心的径向对准误差，这种畸变的误匹配会使得异机套刻误差比单台设备运行时产生的套刻误差大50％－100％。隔栅误差的匹配是指片内套刻精度的匹配，主要包括平移误差、比例误差、正交性误差、旋转误差。

下面将参考附图并结合实施例来详细说明本发明。

如图1所示为本发明实施例提供的测量注入层对准精度的流程示意图，具体包括：

s101：获得当第一离子注入区11与第二离子注入区21处于完全对准状态时的最大击穿电压。

具体的，请参见图2，当第一离子注入区11与第二离子注入区21完全对准时，此时第一离子注入区11与第二离子注入区21的所有间隔距离a、b、c、d相等，在本发明实施例中间隔距离为0.5um，此时套刻偏差值为0，此时的击穿电压为最大击穿电压。当光刻工艺存在偏差时，套刻偏差值不为0，例如可能是+0.2um，也可能是-0.3um，此时本结构中pn间距总会有一侧变短，此种状态下本结构的击穿电压会降低。获得最大击穿电压的方式有两种：(1)通过收集多批产品的击穿电压，选择多批产品的击穿电压中电压值最大的为最大击穿电压，通过比较可以得知最大击穿电压是多少，此方法操作简单，用时少，易于实现；(2)通过在光刻步骤进行套刻拉偏试验，比如套刻从正偏到0再到负偏，进行一系列试验，然后测试击穿电压，当套刻偏差为0时可以获得击穿电压的最大值，此方法获得的最大击穿电压准确性高，方法简单。

光刻机的工作过程是这样的：逐一曝光完硅片上所有的场(field)，亦即分步，然后更换硅片，直至曝光完所有的硅片；当对硅片进行工艺处理结束后，更换掩模，接着在硅片上曝光第二层图形，也就是进行重复曝光。其中，第二层掩模曝光的图形必须和第一层掩模曝光准确的套叠在一起，故称之为套刻。从理论上讲，这两层图形应该完全重合，但实际上由于各种系统误差和偶然误差的存在，导致了这两层图形的位置发生了偏离，也就是所说的出现了套刻偏差。在集成电路制造中，晶圆上当前层(光刻胶图形)与参考层(已经形成的图形)之间的相对位置，即描述了当前的图形相对于参考图形沿x和y方向的偏差和这种偏差在晶圆表面的分布；同时也是监测光刻工艺好坏的一个关键指标。理想的情况是当前层与参考层的图形正对准，即套刻偏差为零。

s103：将第一金属15接地，第二金属25进行正电压扫描，其中所述第一金属15与所述第一离子注入区11连接且所述第二金属25与所述第二离子注入区21连接，或所述第一金属15与所述第二离子注入区21连接且所述第二金属25与所述第一离子注入区11连接。

具体的，请参见图2-图4，第一离子注入区11和第二离子注入区21注入形成于有源区100内，其中有源区100可以为高阻阱区或高阻外延层或高阻衬底，在此不做限定，在第一离子注入区11和第二离子注入区21分别开设有第一接触孔13和第二接触孔23，从接触孔引出金属作为测试端，第一金属15和第二金属25分别填满所述第一接触孔13和所述第二接触孔23。当第一离子注入区11和第二离子注入区21的掺杂类型相同时，则有源区100的掺杂类型为与之相反，例如当第一离子注入区11和第二离子注入区21掺杂类型均为n型杂质时，有源区100为p型区；当第一离子注入区11和第二离子注入区21掺杂类型均为p型杂质时，有源区100为n型区，截面示意图如图4。当第一离子注入区11和第二离子注入区21的掺杂类型相同时，对从第一离子注入区11和第二离子注入区21引出的第一金属15和第二金属25两端进行加电测试，其中任意一端接地为零电压，另一端则进行正电压扫描，从0v开始逐渐增大电压扫描。当第一离子注入区11和第二离子注入区21的掺杂类型相反时，则有源区100的掺杂类型为任意的高阻阱区，也可以是高阻外延或者高阻衬底，第一离子注入区11可以为p型掺杂也可以为n型掺杂，第二离子注入区21可以为n型掺杂也可以为p型掺杂。当第一离子注入区11和第二离子注入区21的掺杂类型相反时，对从第一离子注入区11和第二离子注入区21引出的第一金属15和第二金属25两端进行加电测试，其中p型掺杂类型离子注入区引出端接地为零电压，n型掺杂类型离子注入区引出端进行正电压扫描，从0v开始逐渐增大电压扫描。

s105：将测试电流为1ma时的电压记录为测试击穿电压。

具体的，请参照图1-4，当第一离子注入区11和第二离子注入区21掺杂类型相同时，对从第一离子注入区11和第二离子注入区21引出的第一金属15和第二金属25两端进行加电测试，其中任意一端接地为零电压，另一端则进行正电压扫描，从0v开始逐渐增大电压扫描，每增大一次电压读取一次测试电流值，直到测试电流为1ma时停止，此时的电压为npn或pnp击穿电压，并记录该测试击穿电压，该测试击穿电压与杂质浓度和pn间距有关。当第一离子注入区11和第二离子注入区21的掺杂类型相反时，对从第一离子注入区11和第二离子注入区21引出的第一金属15和第二金属25两端进行加电测试，其中p型掺杂类型离子注入区，引出端接地、即零电压，n型掺杂类型引出端进行正电压扫描，从0v开始逐渐增大电压扫描，每增大一次电压读取一次测试电流值，直到测试电流为1ma时停止，此时的电压为pn结击穿电压，并记录该测试击穿电压，该测试击穿电压与杂质浓度和pn间距有关。

s107：计算注入层光刻对准偏差，其中注入层光刻对准偏差＝100％*(最大击穿电压-测试击穿电压)/最大击穿电压。

具体的，获得第一离子注入区11与第二离子注入区21完全对准时的最大击穿电压以及当第一离子注入区11与第二离子注入区21对准存在偏差时的测试击穿电压，无论对准偏差向正方向偏移，还是向负方向偏移，该测试击穿电压均小于最大击穿电压，最大击穿电压减去测试击穿电压的差值为击穿电压变化值，该变化值除以最大击穿电压再乘以100％即得到对准偏差程度。使用本测试结构时，无论光刻对准偏差是正偏还是负偏，均能够得到电压变小的结果，因此不易发生误判，即只要测试击穿电压变小就可以判断为对准偏差较大，容易发现问题。另外由于本发明是通过测试击穿电压来判断对准偏差程度，即使是很微小的对准偏差，也会引起电压的显著变化，例如在应用时，当对准偏差为0.05μm时，击穿电压会由7v降低到5v，即10％的对准偏差引起28.5％的电压变化，因此本发明实施例提供的测量方法是一种极为敏感的判断对准偏差的方法，比其它测试方式，如测试电阻再计算偏差更为敏感，因此具有极强的应用价值。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。