在半导体材料层中形成隔离结构的方法和形成沟槽的方法与流程

本公开涉及半导体技术领域，具体来说，涉及一种在半导体材料层中形成隔离结构的方法以及在半导体材料层中形成沟槽的方法。

背景技术：

在有些情况下，需要在半导体材料层中形成不同深度的隔离结构。例如，可能需要在cmos图像传感器的逻辑区形成第一深度的沟槽隔离结构，而在像素区形成第二深度的沟槽隔离结构，其中第一深度与第二深度不同。

因此，存在对新技术的需求。

技术实现要素：

本公开的目的之一是提供一种在半导体材料层中形成隔离结构的方法以及在半导体材料层中形成沟槽的方法。

根据本公开的第一方面，提供了一种在半导体材料层中形成隔离结构的方法。该方法包括：将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及在所述沟槽中填入电介质材料以形成所述隔离结构。

根据本公开的第二方面，提供了一种在半导体材料层中形成沟槽的方法。该方法包括：将所述半导体材料层中的将要形成的所述沟槽的至少底部区域形成为电介质区域；进行第一刻蚀处理以对将要形成所述沟槽的区域进行刻蚀，其中所述第一刻蚀处理以所述电介质区域为刻蚀停止层；以及进行第二刻蚀处理以去除所述电介质区域。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1a至1d是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法的一些步骤处的半导体材料层的截面的示意图。

图2a至2d是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法的一些步骤处的半导体材料层的截面的示意图。

图3a至3e是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法的一些步骤处的半导体材料层的截面的示意图。

图4a至4e是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法的一些步骤处的半导体材料层的截面的示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

下面结合图1a至1d描述根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法。如图1d所示，根据这些实施例的本公开的方法可以在半导体材料层11中形成隔离结构18。半导体材料层11可以由适合于半导体装置的任何半导体材料(诸如si、sic、sige等)制成。此外，半导体材料层11也可以为绝缘体上硅(soi)、绝缘体上锗硅等各种复合衬底的半导体部分。本领域技术人员可以理解半导体材料层11不受到任何限制，而是可以根据实际应用进行选择。根据这些实施例的本公开的方法包括的操作将在以下进行描述。

如图1a所示，在半导体材料层11之上形成光致抗蚀剂层14。经过例如曝光显影处理对光致抗蚀剂层14进行图案化，以使得光致抗蚀剂层14暴露出半导体材料层11的将要形成的隔离结构18的区域。

在一些实施例中，在形成光致抗蚀剂层14之前，还可以在半导体材料层11之上形成掩蔽层13，然后在掩蔽层13之上再形成光致抗蚀剂层14。掩蔽层13例如可以是由氮化钛、氮化硅、或氧化硅等形成的，可以在下述的离子注入处理时保护半导体材料层11的表面，还可以在下述的刻蚀处理中用作掩模。

在一些实施例中，由于掩蔽层13与半导体材料层11之间存在应力差，可以在掩蔽层13与半导体材料层11之间形成衬垫层(未示出)。例如，在半导体材料层11由硅形成、掩蔽层13由氮化硅形成的情况下，掩蔽层13与半导体材料层11之间的应力差较大，可以在形成掩蔽层13之前，在半导体材料层11之上形成由氧化硅形成的衬垫层，然后在衬垫层之上形成掩蔽层13。

如图1b所示，将半导体材料层11中的将要形成的隔离结构18的至少底部区域形成为电介质区域15。本领域技术人员应理解，隔离结构18的至少底部区域可以是隔离结构18的底壁区域、底壁附近的区域、下部区域、下半部区域(如图1b至1d所示)、中下部区域、以及上中下部区域，甚至可以是整个隔离结构18的全部区域。

在一些实施例中，可以通过离子注入处理和热处理来形成电介质区域15。由于经过图案化的光致抗蚀剂层14暴露出半导体材料层11的将要形成的隔离结构18的区域而掩蔽了其他区域，因此可以使得注入的离子位于将要形成的隔离结构18的区域。此外，适当地控制离子注入处理的工艺参数，可以使得注入的离子位于将要形成的隔离结构18的底部区域。在一些实施例中，热处理可以是炉管退火，处理温度为800～1100℃，时间为1～5小时。在一些实施例中，热处理可以是快速热退火，处理温度为900～1100℃，时间为30秒～3分钟。

在一些实施例中，可以进行离子注入处理，向位于将要形成的隔离结构18的底部区域附近的半导体材料层11的部分中注入氧离子，然后对半导体材料层11进行热处理使得注入的氧离子与半导体材料层11中的半导体材料相结合，以形成由氧化物形成的电介质区域15。在一些实施例中，注入的氧离子的剂量为1e15cm^-2～5e17cm^-2，能量为50kev～250kev。

在一些实施例中，可替换地，还可以向位于将要形成的隔离结构18的底部区域附近的半导体材料层11的部分中注入氮离子，然后进行热处理，以形成由氮化物形成的电介质区域15。本领域技术人员应理解，还可以注入其他的离子以形成由其他的电介质形成的电介质区域15。

在一些实施例中，为了使得形成的电介质区域15的厚度满足要求或者更好地被控制，也可以通过多次离子注入处理来实现。例如，以第一能量值的工艺参数进行第一离子注入处理得到位于第一深度的第一厚度的第一被注入区域，以第二能量值的工艺参数进行第二离子注入处理得到位于第二深度的第二厚度的第二被注入区域。第一被注入区域和第二被注入区域在深度方向上可以相邻接，从而第一被注入区域和第二被注入区域可以一起组成电介质区域15的至少部分。

如图1c所示，形成与隔离结构18对应的沟槽12，其中，沟槽12的底部止于电介质区域15的顶部。

在一些实施例中，可以通过刻蚀处理形成沟槽12，其中刻蚀处理以电介质区域15为刻蚀停止层。例如可以使用对半导体材料层11的半导体材料选择比高的刻蚀剂(例如可以是刻蚀气体)，使得刻蚀可以停止在电介质区域15的顶部。此外，为了保证完全去除电介质区域15之上的半导体材料，可以进行过刻蚀。

由于在如图1a所示的步骤中形成的光致抗蚀剂层14已经暴露出了半导体材料层11的将要形成的隔离结构18的区域而掩蔽了其他区域，因此，不需要再形成新的光致抗蚀剂层即可对半导体材料层11进行刻蚀处理以形成沟槽12。

在一些实施例中，光致抗蚀剂层14和半导体材料层11之间还存在有掩蔽层13，可以先将被图案化的光致抗蚀剂层14上的图案转移到掩蔽层13，然后以掩蔽层13作为掩模来进行刻蚀处理。

如图1d所示，在沟槽12中填入电介质材料17以形成隔离结构18。本领域技术人员应理解，在沟槽12中填入电介质材料17可以通过沉积处理来进行，包括但不限于化学气相沉积(cvd)处理、原子层沉积(ald)处理等。

如此，形成的隔离结构18至少包括两个部分：在如图1b所示的步骤中通过离子注入处理和热处理形成的电介质区域15，以及在如图1d所示的步骤中填入的电介质材料17。这样，可以通过刻蚀较浅的沟槽12来形成较深的隔离结构18，刻蚀深度的减小有利于制作工艺的进行。此外，由于离子注入处理形成的被注入区域的深度较好控制，因此本公开的方法更有利于达到预期的隔离结构18的深度。需要说明的是，在热处理的过程中，通过离子注入处理形成的被注入区域中的离子会有少量的扩散，导致形成的电介质区域15比被注入区域略大，这可以通过调整离子注入处理的角度和能量等参数，来使得被注入区域经过热处理后形成的电介质区域15的尺寸满足需要。

虽然图1d所示的例子中，填入沟槽12中的电介质材料17为填满了整个沟槽12，但本领域技术人员应理解，填入沟槽12中的电介质材料17也可以是仅仅覆盖了沟槽12的侧壁和底壁，而空出沟槽12的中部，以使得其中可以再填入其他材料，例如半导体材料、导体材料等。

虽然图1d所示的例子中，在沟槽12中填入电介质材料17之后，完全移除了掩蔽层13，但本领域技术人员应理解，掩蔽层13也可以部分地被移除。例如，在如图1c所示的步骤完成之后，不完全移除掩蔽层13，而是去除(例如通过化学机械研磨(cmp)处理)掩蔽层13的上部并保留掩蔽层13的下部。保留的掩蔽层13的部分可以用作调节隔离结构的高度，例如，保留的掩蔽层13的部分越厚，则形成的隔离结构就越高。

此外，虽然在图1a至1d所示的例子中，移除掩蔽层13是在填入电介质材料17之后，但本领域技术人员应理解，也可以在形成沟槽12之后、填入电介质材料17之前移除掩蔽层13。

虽然在以上结合图1a至1d描述的根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法中，形成的电介质区域15位于整个隔离结构18的下半部区域，但本领域技术人员应理解，形成的电介质区域15还可以位于整个隔离结构18的底部区域、中下部区域、上中下部区域等，甚至可以是整个隔离结构18的全部区域，只要电介质区域15至少包括隔离结构18的底部区域即可。

下面结合图2a至2d描述根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法。如图2d所示，根据这些实施例的本公开的方法可以在半导体材料层21中形成第一隔离结构28和第二隔离结构29，其中，第一隔离结构28具有比第二隔离结构29更深的深度。在这些实施例中，半导体材料层21如上文所述的半导体材料层11，可以由适合于半导体装置的任何半导体材料制成。

根据这些实施例的本公开的方法包括的操作将在以下进行描述。其中，为避免重复描述，与以上结合图1a至1d描述的内容中相同或相似的部分被省略。

如图2a所示，将半导体材料层21中的将要形成的第一隔离结构28的至少底部区域形成为电介质区域25。本领域技术人员应理解，第一隔离结构28的至少底部区域可以是第一隔离结构28的底壁区域、底壁附近的区域、下部区域、下半部区域(如图2a至2d所示)、中下部区域、以及上中下部区域，甚至可以是整个第一隔离结构28的全部区域。

在一些实施例中，可以在半导体材料层21之上形成第一光致抗蚀剂层24。对第一光致抗蚀剂层24进行图案化，以使得第一光致抗蚀剂层24暴露出半导体材料层21的将要形成第一隔离结构28的区域，而掩蔽其他区域。接着，可以通过离子注入处理和热处理来形成电介质区域25。

在一些实施例中，可以向位于将要形成的第一隔离结构28的底部区域附近的半导体材料层21的部分中注入氧离子，然后进行热处理使得注入的氧离子与半导体材料层21中的半导体材料结合，以形成由氧化物形成的电介质区域25。在一些实施例中，可替换地，还可以向位于将要形成的第一隔离结构28的底部区域附近的半导体材料层21的部分中注入氮离子，然后进行热处理，以形成由氮化物形成的电介质区域25。本领域技术人员应理解，还可以注入其他的离子以形成由其他的电介质形成的电介质区域25。在一些实施例中，可以通过多次离子注入处理来使得形成的电介质区域25的厚度满足要求或者更好地被控制。

在一些实施例中，在形成第一光致抗蚀剂层24之前，还可以在半导体材料层21之上形成掩蔽层23，然后在掩蔽层23之上再形成第一光致抗蚀剂层24。在一些实施例中，由于掩蔽层23与半导体材料层21之间存在应力差，可以在掩蔽层23与半导体材料层21之间形成衬垫层(未示出)，然后在衬垫层之上形成掩蔽层23。

如图2b所示，先去除之前形成的第一光致抗蚀剂层24，然后在半导体材料层21之上形成第二光致抗蚀剂层26。对第二光致抗蚀剂层26进行图案化，以使得第二光致抗蚀剂层26暴露出半导体材料层21的将要形成第一隔离结构28和第二隔离结构29的区域，而掩蔽其他区域。

如图2c所示，一起形成与第一隔离结构28对应的第一沟槽22以及与第二隔离结构29对应的第二沟槽22’。其中，第一沟槽22的底部止于电介质区域25的顶部，第二沟槽22’的底部浅于电介质区域25的底部。在一些实施例中，可以通过刻蚀处理一起形成第一沟槽22和第二沟槽22’，其中刻蚀处理以电介质区域25为刻蚀停止层。为了保证完全去除电介质区域25之上的半导体材料，通常会进行过刻蚀，此时形成的第二沟槽22’的深度会略深于第一沟槽22。在还存在有掩蔽层23的实施例中，可以先将被图案化的光致抗蚀剂层24上的图案转移到掩蔽层23之后，再以掩蔽层23作为掩模来进行刻蚀处理。

如图2d所示，在第一沟槽22和第二沟槽22’中填入电介质材料以形成第一隔离结构28和第二隔离结构29。第一隔离结构28具有比第二隔离结构29更深的深度。其中，形成的第一隔离结构28至少包括两个部分：在如图2a所示的步骤中通过离子注入处理和热处理形成的电介质区域25，以及在如图2d所示的步骤中填入电介质材料形成的区域27。在一些应用中，半导体材料层21为图像传感器的衬底的至少部分。其中，深度较深的第一隔离结构28位于图像传感器的逻辑区，深度较浅的第二隔离结构29位于图像传感器的像素区。

如此，使用根据上述实施例的本公开的方法，可以通过一次刻蚀处理就形成深度不同的第一隔离结构28和第二隔离结构29。在一些现有技术中，可以先对逻辑区和像素区一起进行刻蚀，形成深度相同的沟槽；然后掩蔽像素区，仅对位于逻辑区的沟槽进一步进行刻蚀，以使得位于逻辑区的沟槽比位于像素区的沟槽深；最后在位于逻辑区的沟槽中和位于像素区的沟槽总填入电介质材料，以形成位于逻辑区的第一隔离结构和位于像素区的第二隔离结构。可见，在这些现有技术中，需要两次刻蚀处理才能形成不同深度的隔离结构。而根据上述实施例的本公开的方法，可以通过一次刻蚀处理就形成深度不同的第一隔离结构28和第二隔离结构29，这显然有利于制作过程的简化。此外，根据上述实施例的本公开的方法，在形成任何沟槽之前进行热处理步骤，可以避免热处理对沟槽的影响，例如不会在沟槽的壁上形成热氧化层；另一方面，还可以允许使用更高的温度进行热处理，从而可以更好地形成电介质区域25以及进行半导体材料层21中的半导体材料的缺陷修复(例如晶格修复等)。

本领域技术人员应理解，填入电介质材料形成的区域27还可以是仅仅覆盖了第一沟槽22的侧壁和底壁，而空出第一沟槽22的中部，以使得其中可以再填入其他材料，例如半导体材料、导体材料等。

虽然图2d所示的例子中，在沟槽22中填入电介质材料27之后，完全移除了掩蔽层23，但本领域技术人员应理解，掩蔽层23也可以部分地被移除。此外，虽然在图2a至2d所示的例子中，移除掩蔽层23是在填入电介质材料之后，但本领域技术人员应理解，也可以在形成第一沟槽22和第二沟槽22’之后、填入电介质材料之前移除掩蔽层23。

下面结合图3a至3e描述根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法。如图3e所示，根据这些实施例的本公开的方法可以在半导体材料层31中形成沟槽38。在这些实施例中，半导体材料层31与上述的半导体材料层11、21类似，不受到任何限制，可根据实际应用进行选择。

根据这些实施例的本公开的方法包括的操作将在以下进行描述。其中，为避免重复描述，与以上结合图1a至1d、图2a至2d描述的内容中相同或相似的部分被省略。

如图3a所示，在半导体材料层31之上形成光致抗蚀剂层34。经过例如曝光显影处理对光致抗蚀剂层34进行图案化，以使得光致抗蚀剂层34暴露出半导体材料层31的将要形成的沟槽38的区域。

在一些实施例中，在形成光致抗蚀剂层34之前，还可以在半导体材料层31之上形成掩蔽层33，然后在掩蔽层33之上再形成光致抗蚀剂层34。掩蔽层33例如可以是由氮化钛、氮化硅、或氧化硅等形成的，可以在下述的离子注入处理时保护半导体材料层31的表面，还可以在下述的刻蚀处理中用作掩模。在一些实施例中，由于掩蔽层33与半导体材料层31之间存在应力差，可以在掩蔽层33与半导体材料层31之间形成衬垫层(未示出)，然后在衬垫层之上形成掩蔽层33。

如图3b所示，将半导体材料层31中的将要形成的沟槽38的至少底部区域形成为电介质区域35。本领域技术人员应理解，沟槽38的至少底部区域可以是沟槽38的底壁区域、底壁附近的区域、下部区域、下半部区域(如图3b至3c所示)、中下部区域、以及上中下部区域，甚至可以是整个沟槽38内部的全部区域。

可以通过离子注入处理和热处理来形成电介质区域35。在一些实施例中，注入的离子可以是氧离子，以形成由氧化物形成的电介质区域35。在一些实施例中，注入的离子还可以是氮离子，以形成由氮化物形成的电介质区域35。本领域技术人员应理解，还可以注入其他的离子以形成由其他的电介质形成的电介质区域35。在一些实施例中，为了使得形成的电介质区域35的厚度满足要求或者更好地被控制，也可以通过多次离子注入处理来实现。

如图3c所示，将光致抗蚀剂层34的图案转移到掩蔽层33，例如通过刻蚀处理。本领域技术人员应理解，本步骤只在存在掩蔽层33的情况下才需要进行。

如图3d所示，形成与将要形成的沟槽38对应的子沟槽32，其中，子沟槽32的底部止于电介质区域35的顶部。例如，可以通过第一刻蚀处理形成子沟槽32，其中第一刻蚀处理以电介质区域35为刻蚀停止层。

由于在如图3a所示的步骤中形成的光致抗蚀剂层34和在如图3c所示的步骤中形成的掩蔽层33已经暴露出了半导体材料层31的将要形成的沟槽38的区域而掩蔽了其他区域，因此，不需要再形成新的光致抗蚀剂层和掩蔽层即可对半导体材料层31进行第一刻蚀处理以形成子沟槽32。

如图3d所示，进行第二刻蚀处理以去除电介质区域35。第二刻蚀处理可以以电介质区域35之下的半导体材料层31为刻蚀停止层。由于第二刻蚀处理可以使用对电介质区域35的选择比较高的刻蚀剂，因此即使不用光致抗蚀剂层或其他的掩蔽层进行遮挡，也不会刻蚀掉较多的半导体材料层31，因此，可以不重新形成光致抗蚀剂层或其他的掩蔽层，而是使用之前步骤中已经形成的光致抗蚀剂层34和掩蔽层33。

此后，如图3e所示，去除光致抗蚀剂层34和掩蔽层33，以在半导体材料层31中形成沟槽38。如此，通过两次较浅的刻蚀(即刻蚀较浅的子沟槽32和刻蚀电介质区域35)就可以形成较深的沟槽38，并且两次刻蚀只需要形成一个光致抗蚀剂层34，即旋涂一次光致抗蚀剂并进行一次曝光显影处理，这显然在没有增加制作过程的光刻工艺的基础上，还减小了刻蚀深度。刻蚀深度的减小有利于制作过程的进行。此外，由于离子注入处理形成的被注入区域的深度较好控制，因此本公开的方法更有利于达到预期的沟槽38的深度。

下面结合图4a至4e描述根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法。如图4e所示，根据这些实施例的本公开的方法可以在半导体材料层41中形成第一沟槽48和第二沟槽49，其中，第一沟槽48具有比第二沟槽49更深的深度。在这些实施例中，半导体材料层41与上述的半导体材料层11、21、31类似，不受到任何限制，可根据实际应用进行选择。

根据这些实施例的本公开的方法包括的操作将在以下进行描述。其中，为避免重复描述，与以上结合图1a至1d、图2a至2d、图3a至3e描述的内容中相同或相似的部分被省略。

如图4a所示，将半导体材料层41中的将要形成的第一沟槽48的至少底部区域形成为电介质区域45。本领域技术人员应理解，第一沟槽48的至少底部区域可以是第一沟槽48的底壁区域、底壁附近的区域、下部区域、下半部区域(如图4a至4c所示)、中下部区域、以及上中下部区域，甚至可以是整个第一沟槽48内部的全部区域。

在一些实施例中，可以在半导体材料层41之上形成第一光致抗蚀剂层44。对第一光致抗蚀剂层44进行图案化，以使得第一光致抗蚀剂层44暴露出半导体材料层41的将要形成第一沟槽48的区域，而掩蔽其他区域。接着，可以通过离子注入处理和热处理来形成电介质区域45。在一些实施例中，在形成第一光致抗蚀剂层44之前，还可以在半导体材料层41之上形成掩蔽层43，然后在掩蔽层43之上再形成第一光致抗蚀剂层44。

如图4b所示，先去除之前形成的第一光致抗蚀剂层44，然后在半导体材料层41之上形成第二光致抗蚀剂层46。对第二光致抗蚀剂层46进行图案化，以使得第二光致抗蚀剂层46暴露出半导体材料层41的将要形成第一沟槽48和第二沟槽49的区域，并掩蔽其他区域。

如图4c所示，进行第一刻蚀处理，一起形成与第一沟槽48对应的第一子沟槽42以及与第二沟槽49对应的第二子沟槽42’。其中，第一刻蚀处理以电介质区域45为刻蚀停止层，以使得第一子沟槽42的底部止于电介质区域45的顶部，第二子沟槽42’的底部浅于电介质区域45的底部。

如图4d所示，进行第二刻蚀处理以去除电介质区域45。第二刻蚀处理可以以电介质区域45之下的半导体材料层41为刻蚀停止层。由于第二刻蚀处理可以使用对电介质区域45的选择比较高的刻蚀剂，因此即使不用光致抗蚀剂层或其他的掩蔽层进行遮挡，也不会刻蚀掉较多的半导体材料层41，因此，可以不重新形成光致抗蚀剂层或其他的掩蔽层，而是使用之前步骤中已经形成的光致抗蚀剂层46和掩蔽层43。

此后，如图4e所示，去除光致抗蚀剂层46和掩蔽层43，以在半导体材料层41中形成深度不同的第一沟槽48和第二沟槽49。

在根据上述实施例的本公开的方法中，除了具备参考图3a至3e所描述的方法所具备的有益效果之外，由于第一刻蚀处理和第二刻蚀处理可以使用同一个光致抗蚀剂层46，因此可以只通过一次光刻处理就可以形成深度不同的第一沟槽48和第二沟槽49。如此，在减少了一次光刻处理的基础上，还使得完成第一刻蚀处理之后不需要将包含半导体材料层41的半导体装置移出处理腔室去进行其他处理，就可以接着在该处理腔室内进行第二刻蚀处理，两次刻蚀处理只需要更换刻蚀剂即可。这显然有利于制作过程的简化。

在说明书及权利要求中的词语“a或b”包括“a和b”以及“a或b”，而不是排他地仅包括“a”或者仅包括“b”，除非另有特别说明。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

另外，本公开的实施方式还可以包括以下示例：

1.一种在半导体材料层中形成隔离结构的方法，包括：

将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；

形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及

在所述沟槽中填入电介质材料以形成所述隔离结构。

2.根据1所述的方法，其特征在于，形成所述沟槽包括：

通过刻蚀处理形成所述沟槽，其中所述刻蚀处理以所述电介质区域为刻蚀停止层。

3.根据1所述的方法，其特征在于，所述电介质区域由氧化物形成，其中形成所述电介质区域包括：

向所述半导体材料层中的将要形成的所述隔离结构的至少底部区域中注入氧离子；以及

对所述半导体材料层进行热处理以形成所述电介质区域。

4.根据3所述的方法，其特征在于，所述注入的氧离子的剂量为1e15cm^-2～5e17cm^-2，能量为50kev～250kev。

5.根据3所述的方法，其特征在于，所述注入包括多次注入。

6.根据1所述的方法，其特征在于，所述方法还包括：

在形成所述电介质区域之前，在所述半导体材料层之上形成掩蔽层。

7.根据6所述的方法，其特征在于，所述方法还包括：

在形成所述掩蔽层之前，在所述半导体材料层之上形成衬垫层。

8.根据1所述的方法，其特征在于，所述隔离结构为第一隔离结构，与所述隔离结构对应的沟槽为第一沟槽，所述方法还包括在所述半导体材料层中形成第二隔离结构，其中，所述第一隔离结构具有比所述第二隔离结构更深的深度，所述方法还包括：

在形成与所述第一隔离结构对应的所述第一沟槽时，形成与所述第二隔离结构对应的第二沟槽，其中，所述第二沟槽的底部浅于所述电介质区域的底部；以及

在所述第一沟槽中填入电介质材料以形成所述第一隔离结构时，在所述第二沟槽中填入电介质材料以形成所述第二隔离结构。

9.根据8所述的方法，其特征在于，形成所述第一沟槽时形成所述第二沟槽包括：

通过刻蚀处理一起形成所述第一沟槽和所述第二沟槽，其中所述刻蚀处理以所述电介质区域为刻蚀停止层。

10.根据8所述的方法，其特征在于，所述电介质区域由氧化物形成，其中形成所述电介质区域包括：

向位于将要形成的第一沟槽的至少底部附近的所述半导体材料层的部分中注入氧离子；以及

对所述半导体材料层进行热处理以形成所述电介质区域。

11.根据8所述的方法，其特征在于，所述半导体材料层为图像传感器的衬底的至少部分，其中，所述第一隔离结构位于所述图像传感器的逻辑区，所述第二隔离结构位于所述图像传感器的像素区。

12.一种在半导体材料层中形成沟槽的方法，包括：

将所述半导体材料层中的将要形成的所述沟槽的至少底部区域形成为电介质区域；

进行第一刻蚀处理以对将要形成所述沟槽的区域进行刻蚀，其中所述第一刻蚀处理以所述电介质区域为刻蚀停止层；以及

进行第二刻蚀处理以去除所述电介质区域。

13.根据12所述的方法，其特征在于，所述电介质区域由氧化物形成，其中形成所述电介质区域包括：

向所述半导体材料层中的将要形成的所述沟槽的至少底部区域中注入氧离子；以及

对所述半导体材料层进行热处理以形成所述电介质区域。

14.根据12所述的方法，其特征在于，所述沟槽为第一沟槽，所述方法还包括在所述半导体材料层中形成第二沟槽，其中，所述第一沟槽具有比所述第二沟槽更深的深度，所述方法还包括：

在进行第一刻蚀处理以对将要形成所述第一沟槽的区域进行刻蚀时，还对将要形成所述第二沟槽的区域进行刻蚀。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。