半导体装置结构的制作方法

本发明实施例涉及半导体装置结构，特别涉及具有电阻元件的半导体装置结构。

背景技术：

半导体集成电路(integratedcircuit，ic)产业已经历快速成长。集成电路的材料和设计上的技术发展已经生产好几世代的集成电路。每一世代都具有比前一世代更小和更复杂的电路。

在集成电路发展的过程中，当几何尺寸(亦即，使用制造工艺可以产生的最小元件(或线路))减小的同时，功能密度(亦即，每芯片面积的互连装置的数量)通常也增加。这个尺寸缩减工艺通常通过增加生产效率和降低相关成本而提供许多好处。

然而，这些发展已增加工艺和制造集成电路的复杂度。由于部件尺寸持续缩小，制造工艺持续变得更难以执行。因此，在越来越小的尺寸中形成可靠的半导体装置是项挑战。

技术实现要素：

根据一些实施例，提供一种半导体装置结构。半导体装置结构包含半导体基底及在半导体基底上的第一电阻元件和第二电阻元件。半导体装置结构亦包含电性连接至第一电阻元件的第一导电部件和电性连接至第二电阻元件的第二导电部件。半导体装置结构还包含围绕第一导电部件和第二导电部件的介电层。

根据一些实施例，提供一种半导体装置结构。一种半导体装置结构，包括半导体基底和在半导体基底上的第一电阻元件。半导体装置结构也包含在第一电阻元件上的第二电阻元件，且第一电阻元件大于第二电阻元件。半导体装置结构还包含在第一电阻元件和第二电阻元件之间的介电层。

根据一些实施例，提供一种半导体装置结构。半导体装置结构包含半导体基底及在半导体基底上的第一电阻元件和第二电阻元件。第二电阻元件的顶面与第一电阻元件的顶面等高，或第二电阻元件的顶面高于第一电阻元件的顶面。半导体装置结构也包含在第一电阻元件和第二电阻元件之间的介电层。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1a至1i是根据一些实施例的半导体装置结构的形成工艺的各个阶段的剖面图。

图2是根据一些实施例的半导体装置结构的上视图。

图3a至3h是根据一些实施例的半导体装置结构的形成工艺的各个阶段的剖面图。

图4a至4f是根据一些实施例的半导体装置结构的形成工艺的各个阶段的剖面图。

图5是根据一些实施例的半导体装置结构的剖面图。

图6是根据一些实施例的半导体装置结构的剖面图。

图7是根据一些实施例的半导体装置结构的剖面图。

符号说明

100、300、400半导体基底；

102、108、114、128、302、308、314、314’、314”、322、402、408、414、420介电层；

104、116、130、304、324、404、422阻障层；

106、306、406导电部件；

110、122、310、318、410、416电阻层；

112、124a、124b、136a、136b、312、320、412、418电阻元件；

118、132、326、424导孔；

120、134、328、426a、426b、426c、426d导线；

126蚀刻停止层；

316开口。

具体实施方式

以下内容提供了很多不同的实施例或范例，用于实施本发明实施例的不同部件。组件和配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本发明实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。

再者，此处可能使用空间上的相关用语，例如“在……之下”、

“在……下方”、“下方的”、“在……上方”、“上方的”和其他类似的用语可用于此，以便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上的相关用语除了包含附图示出的方位外，也包含使用或操作中的装置的不同方位。当装置被转至其他方位时(旋转90度或其他方位)，则在此所使用的空间相对描述可同样依旋转后的方位来解读。

描述本发明的一些实施例。可在这些实施例中所描述的阶段之前、期间和/或之后，提供额外的操作。对于不同的实施例，可取代或删除所述阶段中的一些。可添加额外的部件至半导体装置结构。对于不同的实施例，可取代或删除下文所述部件中的一些。虽然以执行特定顺序的操作，讨论一些实施例，但可用另一合理的顺序执行这些操作。

图1a至1i是根据一些实施例的半导体装置结构的形成工艺的各个阶段的剖面图。如图1a所示，接收或提供半导体基底100。在一些实施例中，半导体基底100为整块半导体(bulksemiconductor)基底，例如半导体晶圆。举例而言，半导体基底100包含硅或其它元素半导体材料，例如锗。在另一些实施例中，半导体基底100包含化合物半导体。化合物半导体可包含碳化硅、砷化镓、砷化铟、磷化铟、另一合适的化合物半导体或前述的组合。在一些实施例中，半导体基底100包含绝缘体上的半导体(semiconductor-on-insulator，soi)基底。可使用氧植入分隔(separationbyimplantationofoxygen，simox)工艺、晶圆接合工艺、另一适用的方法或前述的组合，制造绝缘体上的半导体基底。

在一些实施例中，在半导体基底100中形成隔离部件(未示出)，以定义且隔开在半导体基底100中形成的各个装置元件(未示出)。隔离部件包含例如，浅沟槽隔离(shallowtrenchisolation，sti)部件或局部硅氧化(localoxidationofsilicon，locos)部件。

在一些实施例中，在半导体基底100中和/或上形成各种装置元件。可在半导体基底100中形成的各种装置元件的范例包含晶体管(例如金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，mosfet)、互补式金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极接面晶体管(bipolarjunctiontransistors，bjt)、高压晶体管、高频晶体管、p通道和/或n通道场效晶体管(pfet/nfet)等等)、二极管、另一合适的元件或前述的组合。执行各种工艺，以形成各种装置元件，例如沉积、蚀刻、植入、光刻、退火、平坦化、一或更多其它适用的工艺或前述的组合。

在一些实施例中，如图1a所示，在半导体基底100上形成介电层102。介电层102可包含多个子层。介电层102可包含或由含碳的氧化硅、氧化硅、硼硅酸盐玻璃(borosilicateglass，bsg)、磷硅酸盐玻璃(phosphoricsilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、氟化硅酸盐玻璃(fluorinatedsilicateglass，fsg)、多孔(porous)介电材料、另一合适的低介电常数(low-k)介电材料、一或更多其它合适的材料或前述的组合制成。在一些实施例中，在介电层102中形成多个导电部件。这些导电部件可包含导电接触件、导线和/或导孔。介电层102和在其中形成的导电部件为后续将形成的互连结构的一部分。介电层102和导电部件在介电层102中的形成可包含多个沉积工艺、图案化工艺和平坦化工艺。

通过将在半导体基底100上形成的互连结构，在半导体基底100中和/或上的装置元件会互连。因此，形成集成电路装置。集成电路装置可包含逻辑装置、存储器装置(例如静态随机存取式存储器(staticrandomaccessmemories，sram))、射频(radiofrequency，rf)装置、输入/输出(input/output，i/o)装置、系统芯片(system-on-chip，soc)装置、影像感应装置、一或更多其他适用的装置类型或前述的组合。

在一些实施例中，如图1a所示，在介电层102中形成导电部件106。导电部件106可为导线。在一些实施例中，在导电部件106和介电层102之间形成阻障层104。阻障层104可用于预防导电部件104的金属离子扩散至介电层102中。

在一些实施例中，在介电层102中形成沟槽。每一个沟槽可连接介层孔(viahole)(未示出)。沟槽用于容纳导线和阻障层。沟槽的形成可包含光刻工艺和蚀刻工艺。之后，阻障层104沉积于介电层102上。阻障层104在沟槽的侧壁和底部上延伸。阻障层104可包含或由氮化钽、氮化钛、一或更多其它合适的材料或前述的组合制成。可使用化学气相沉积(chemicalvapordeposition，cvd)工艺、原子层沉积(atomiclayerdeposition，ald)工艺、物理气相沉积(physicalvapordeposition，pvd)工艺、电解电镀(electoplating)工艺、无电解电镀(electrolessplating)工艺、一或更多其他适用的工艺或前述的组合沉积阻障层104。阻障层104可具有大体上一致的厚度。

之后，根据一些实施例，导电材料层沉积于阻障层104上，以填充沟槽。导电材料层可包含或由铜、钴、钨、钛、镍、金、铂、石墨烯(graphene)、一或更多其他合适的材料或前述的组合制成。可使用化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺、电解电镀工艺、无电解电镀工艺、一或更多其他适用的工艺或前述的组合沉积导电材料层。

之后，根据一些实施例，移除沟槽外的阻障层104和导电材料层。导电材料层在沟槽中的剩余部分形成导电部件106。在一些实施例中，使用平坦化工艺移除沟槽外的阻障层104和导电材料。平坦化工艺可包含化学机械研磨(cmp)工艺、干式研磨工艺、机械研磨(mechanicalgrinding)工艺、蚀刻工艺、一或更多其它适用的工艺或前述的组合。平坦化工艺之后，导电部件106、阻障层104和介电层102的顶面可大体上共平面。导电部件106可为第三层至第七层金属线中之一。

根据一些实施例，如图1a所示，介电层108沉积于介电层102和导电部件106上。在一些实施例中，介电层108作用为蚀刻停止层(etchstoplayer)。在一些实施例中，介电层108由不同于介电层102的材料制成。介电层108可包含或由碳化硅(sic)、掺杂氮的碳化硅、掺杂氧的碳化硅、氮化硅(sin)、氮氧化硅(sion)、氧化硅、一或更多其他合适的材料或前述的组合制成。可使用化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺、一或更多其他适用的工艺或前述的组合形成介电层108。

之后，根据一些实施例，如图1a所示，电阻层110沉积于介电层108上。在一些实施例中，电阻层110可包含或由氮化钽、氮化钛、非晶硅(amorphoussilicon)、一或更多其他合适的材料或前述的组合。在一些实施例中，电阻层110由含氮材料制成，例如氮化钽、氮化钛、一或更多其他合适的材料或前述的组合制成。在一些实施例中，使用化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺、一或更多其它适用的工艺或前述的组合沉积电阻层110。

在一些实施例中，电阻层110具有比阻障层104还大的氮原子浓度。在一些实施例中，阻障层104亦由氮化钽、氮化钛、一或更多其他合适的材料或前述的组合制成。在一些实施例中，阻障层104和电阻层110皆由氮化钽或氮化钛制成。然而，电阻层110的氮原子浓度大于阻障层104的氮原子浓度。在一些实施例中，阻障层104的氮原子浓度在从约30％至约60％的范围内。在一些实施例中，电阻层110的氮原子浓度在从约40％至约70％的范围内。由于较高的氮原子浓度，电阻层110可具有比阻障层104更大的电阻。

在一些实施例中，电阻层110比阻障层104更致密。在一些实施例中，电阻层110具有在从约12g/cm³至约16g/cm³的范围内的密度。在一些实施例中，阻障层104具有在从约10g/cm³至约14g/cm³的范围内的密度。

在一些实施例中，电阻层110比导电部件106薄。电阻层110和导电部件106的厚度的比值可在从约1/20至约1/15的范围内。在一些情况中，如果比值比约1/15还大，电阻层110可能具有对一些应用而言不够的电阻。在另一些情况中，如果比值比约1/20还小，电阻层110的品质或可靠度可能对一些应用而言需要改善。

如图1b所示，根据一些实施例，接着图案化电阻层110，以形成电阻元件112。电阻元件112的形成可包含一或更多光刻工艺和蚀刻工艺。在一些实施例中，图案化的光刻胶层可用于协助电阻层110的图案化。电阻元件112的上视图可具有任何合适的形状。举例而言，电阻元件112的上视图具有矩形的形状或正方形的形状。介电层108可作用为蚀刻停止层，以在电阻层110的图案化期间，保护介电层102和导电部件106。

如图1c所示，根据一些实施例，介电层114沉积于电阻元件112和介电层108上。介电层114可包含或由含碳的氧化硅、氧化硅、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟化硅酸盐玻璃(fsg)、多孔介电材料、另一合适的低介电常数介电材料、一或更多其他合适的材料或前述的组合制成。可使用化学气相沉积工艺、原子层沉积工艺、物理气相沉积工艺、旋涂(spin-on)工艺、喷涂(spraycoating)工艺、一或更多其他适用的工艺或前述的组合沉积介电层114。

如图1d所示，根据一些实施例，在介电层114中形成导孔118和导线120。使用一或更多光刻工艺和蚀刻工艺，在介电层114中形成沟槽和介层孔。沟槽用于容纳导线120，且介层孔用于容纳导孔118。在一些实施例中，导孔118稍微延伸至电阻元件112中。在另一些实施例中，导孔118不延伸至电阻元件112中。

在一些实施例中，在沟槽和介层孔的侧壁和底部上形成阻障层116。在一些实施例中，阻障层116直接接触电阻元件112。阻障层116的材料和形成方法可相同或类似于阻障层104的材料和形成方法。导孔118和导线120的材料和形成方法可相同或类似于导电部件106的材料和形成方法。

如图1e所示，根据一些实施例，电阻层122沉积于导线120和介电层114上。电阻层122的材料和形成方法可相同或类似于电阻层110的材料和形成方法。在一些实施例中，电阻层122和电阻层110具有不同的组成。在一些实施例中，电阻层122具有比电阻层110还大的氮原子浓度。电阻层122可具有比电阻层110还大的电阻。在一些实施例中，电阻层122和电阻层110具有不同的厚度。举例而言，电阻层122比电阻层110薄。

如图1f所示，根据一些实施例，图案化电阻层122以形成电阻元件124a和124b。电阻元件124a或124b的形成方法可相同或类似于电阻元件112的形成方法。在一些实施例中，电阻元件124a和124b直接接触阻障层116和导电部件，例如导线120。在一些实施例中，电阻元件124a和124b直接接触介电层114。

电阻元件124a或124b的上视图可具有任何合适的形状。举例而言，电阻元件124a或124b的上视图具有矩形的形状或正方形的形状。根据一些实施例，图2为半导体装置结构的上视图。图2显示电阻元件124a和124b、电阻元件112及导孔118之间的关系。为了清楚，一些元件未于图2中显示。在一些实施例中，电阻元件112占据比电阻元件124a和124b还大的面积。导电部件(例如导孔118)用于形成电阻元件112和电阻元件124a或124b之间的电性连接。如图1f和图2所示，电阻元件112通过包含导孔118的导电部件，以串联方式电性连接至堆叠于其上的另一电阻元件(例如电阻元件124a或124b)。

堆叠两个或更多电阻元件且彼此串联电性连接。因此，可获得较高的电阻，但不占据额外的面积。布局设计的灵活度因此受到改善。

如图1g所示，根据一些实施例，在介电层114上形成蚀刻停止层126，以围绕电阻元件124a和124b。蚀刻停止层126的材料和形成方法可相同或类似于介电层108的材料和形成方法。在一些实施例中，蚀刻停止材料层沉积于介电层114及电阻元件124a和124b上。之后，回蚀或回研磨蚀刻停止材料层，以露出电阻元件124a和124b。因此，形成蚀刻停止层126。在一些实施例中，蚀刻停止层126的顶面大体上与电阻元件124a和124b的顶面共平面。

如图1h所示，根据一些实施例，介电层128沉积于蚀刻停止层126和电阻元件124a和124b上。介电层128的材料和形成方法可相同或类似于介电层114的材料和形成方法。

如图1i所示，根据一些实施例，在介电层128中形成导孔132和导线134。在一些实施例中，在介电层128和导电部件(例如导孔132和导线134)之间形成阻障层130。在一些实施例中，阻障层130直接接触电阻元件124a和/或124b。阻障层130的材料和形成方法可相同或类似于阻障层116的材料和形成方法。导孔132和导线134的材料和形成方法可相同或类似于导孔118和导线120的材料和形成方法。

之后，如图1i所示，根据一些实施例，在导线134和介电层128上形成电阻元件136a和136b。电阻元件136a和136b的材料和形成方法可相同或类似于电阻元件124a和124b的材料和形成方法。可将超过两个电阻元件堆叠在一起，以提供更高的电阻，但不占据较多的面积。半导体装置结构的效能受到改善。

在一些实施例中，竖直堆叠多个电阻元件，以达到期望的电阻。然而，可对本发明的实施例进行许多变动或修改。在另一些实施例中，水平安置多个电阻元件。这些电阻元件可独立运行。或者，这些电阻元件可彼此串联电性连接且同时运行。

图3a至3h是根据一些实施例的具有电阻元件的半导体装置结构的形成工艺的各个阶段的剖面图。如图3a所示，接收或提供半导体基底300。半导体基底300可相同或类似于半导体基底100。之后，如图3a所示，在半导体基底300上形成包含介电层302和导电部件306的互连结构。介电层302可相同或类似于介电层102。导电部件306的材料或形成方法可相同或类似于导电部件106的材料和形成方法。在一些实施例中，在介电层302和导电部件306之间形成阻障层304。阻障层304的材料和形成方法可相同或类似于阻障层104的材料和形成方法。

之后，如图3a所示，根据一些实施例，介电层308沉积于介电层302和导电部件306上。介电层308的材料和形成方法可相同或类似于介电层108。

之后，如图3a所示，根据一些实施例，电阻层310沉积于介电层308上。电阻层310的材料和形成方法可相同或类似于电阻层110的材料和形成方法。

如图3b所示，根据一些实施例，部分地移除电阻层310，以形成电阻元件312。可使用光刻工艺和蚀刻工艺形成电阻元件312。电阻元件312的上视图可具有任何合适的形状，例如矩形的形状或正方形的形状。

如图3c所示，根据一些实施例，介电层314沉积于电阻元件312和介电层308上。介电层314覆盖电阻元件312的顶面。介电层314的材料和形成方法相同或类似于介电层114的材料和形成方法。在一些实施例中，平坦化工艺用于提供介电层314大体平坦的顶面，其可帮助后续的图案化工艺。

如图3d所示，根据一些实施例，部分地移除介电层314，以形成图案化的介电层314’。光刻工艺和蚀刻工艺可用于形成图案化的介电层314’。在图案化的介电层314’中形成开口316。开口316用于容纳后续会形成的第二电阻元件。

如图3e所示，根据一些实施例，电阻层318沉积于图案化的介电层314’和介电层308上。在一些实施例中，电阻层318延伸至开口316中。在一些实施例中，电阻层318完全填充开口316。电阻层318的材料和形成方法相同或类似于电阻层110的材料和形成方法。在一些实施例中，电阻层318和电阻层310具有不同的组成。在一些实施例中，电阻层318具有比电阻层310还大的氮原子浓度。电阻层318可具有比电阻层310还大的电阻。在另一些实施例中，电阻层310具有比电阻层318还大的氮原子浓度。电阻层310可具有比电阻层318还大的电阻。

如图3f所示，根据一些实施例，回蚀或回研磨电阻层318，以形成电阻元件320。也可在电阻元件320的形成期间，将图案化的介电层314’薄化。因此，形成薄化的介电层314”，且露出电阻元件312。在一些实施例中，使用干式蚀刻工艺回蚀电阻层318。在一些实施例中，使用化学机械研磨(chemicalmechanicalpolishing，cmp)工艺、干式研磨工艺、一或更多适用的工艺或前述的组合回研磨电阻层318。在一些实施例中，电阻元件312、电阻元件320和介电层314”的顶面为大体上共平面。在一些实施例中，电阻元件312和320的底面彼此大体上共平面。

如图3g所示，根据一些实施例，介电层322沉积于介电层314”及电阻元件312和320上。介电层322的材料和形成方法相同或类似于介电层114的材料和形成方法。

如图3h所示，根据一些实施例，在介电层322中形成导孔326和导线328。导孔326和导线328的材料和形成方法相同或类似于导孔118和导线120的材料和形成方法。在一些实施例中，在形成导孔326和导线328之前，形成阻障层324。阻障层324的材料和形成方法相同或类似于阻障层104的材料和形成方法。在一些实施例中，阻障层324直接接触电阻元件312和/或电阻元件320。

在一些实施例中，电阻元件312具有与电阻元件320不同的组成。在一些实施例中，电阻元件312具有与电阻元件320不同的电阻。在一些实施例中，电阻元件312和电阻元件320独立运行。电阻元件312未电性连接至电阻元件320。在另一些实施例中，电阻元件312通过一些导孔326和一些导线328，以串联方式电性连接至电阻元件320。

可对本发明的实施例进行许多变动和/或修改。在一些实施例中，电阻元件具有多个功能。在一些实施例中，形成堆叠的电阻元件，以作为电阻器和/或电容器。

图4a至4f是根据一些实施例的具有电阻元件的半导体装置结构的形成工艺的各个阶段的剖面图。如图4a所示，接受或提供半导体基底400。半导体基底400可相同或类似于半导体基底100。之后，如图4a所示，在半导体基底400上形成包含介电层402和导电部件406的互连结构。介电层402可相同或类似于介电层102。导电部件406的材料和形成方法相同或类似于导电部件106的材料和形成方法。在一些实施例中，在介电层402和导电部件406之间形成阻障层404。阻障层404的材料和形成方法相同或类似于阻障层104的材料和形成方法。

之后，如图4a所示，根据一些实施例，介电层408沉积于介电层402和导电部件406上。介电层408的材料和形成方法相同或类似于介电层108的材料和形成方法。

之后，如图4a所示，根据一些实施例，电阻层410沉积于介电层408上。电阻层410的材料和形成方法相同或类似于电阻层110的材料和形成方法。

如图4b所示，根据一些实施例，部分地移除电阻层410，以形成电阻元件412。可使用光刻工艺和蚀刻工艺形成电阻元件412。电阻元件412的上视图具有任何合适的形状，例如矩形的形状或正方形的形状。

如图4c所示，根据一些实施例，介电层414沉积于电阻元件412和介电层408上。介电层414覆盖电阻元件412的顶面。介电层414的材料和形成方法相同或类似于介电层108的材料和形成方法。在一些实施例中，平坦化工艺用于提供介电层414大体平坦的顶面，其可帮助后续的图案化工艺。在一些实施例中，在后续用于形成导孔的图案化工艺期间，介电层414作为蚀刻停止层。在一些实施例中，介电层414作为电容介电层。在一些实施例中，介电层414具有比介电层408还大的介电常数。

如图4d所示，根据一些实施例，电阻层416沉积于介电层414上。电阻层416的材料和形成方法相同或类似于电阻层122的材料和形成方法。

如图4e所示，根据一些实施例，图案化电阻层416，以形成电阻元件418。电阻元件418的上视图具有任何合适的形状。电阻元件418的上视图可具有矩形的形状或正方形的形状。

如图4f所示，根据一些实施例，介电层420沉积于介电层414和电阻元件418上。介电层420的材料和形成方法相同或类似于介电层114的材料和形成方法。在一些实施例中，介电层414具有比介电层420还大的介电常数。

之后，如图4f所示，在一些实施例中，在介电层420中形成包含导孔424及导线426a、426b、426c和426d的导电部件。导孔424和导线426a-426d的材料和形成方法相同或类似于导孔118和导线120的材料和形成方法。在一些实施例中，在用于容纳导孔424的介层孔的形成期间，介电层414可作为蚀刻停止层。在一些实施例中，形成阻障层422，以防止导电部件的金属离子扩散至介电层420中。阻障层422的材料和形成方法可相同或类似于阻障层104的材料和形成方法。

在一些实施例中，导孔424稍微延伸至电阻元件412和418中。在一些实施例中，相较于其它延伸至电阻元件412中的导孔424，在导线426b和426c正下方的导孔424更深入延伸至电阻元件418中。在另一些实施例中，导孔424未延伸至电阻元件412或电阻元件418中。

在一些实施例中，电阻元件412和418独立运行。每一个电阻元件412和418作为电阻器。在一些实施例中，导线426a为正偏压(positivelybiased)，且导线426d为负偏压(negativelybiased)。类似地，导线426b为正偏压，且导线426c为负偏压。

在另一些实施例中，电阻元件412和418可转换至另一运行模式。电阻元件412和418可一起运行并作为电容器。在电阻元件412和418之间的介电层414可作为电容介电层。在一些实施例中，导线426b和426c为正偏压，且导线426a和426d为负偏压。在这些情况中，电阻元件418亦作为电容器的上电极。电阻元件412也作为电容器的下电极。

可对本发明的实施例进行许多变动和/或修改。图5是根据一些实施例的半导体装置结构的剖面图。在一些实施例中，图5显示类似于图1i所示的结构。在一些实施例中，因为用于形成介层孔的蚀刻工艺，所以稍微凹蚀电阻元件112。因此，在介层孔中形成的导孔118可稍微地延伸至电阻元件112中。

图6是根据一些实施例的半导体装置结构的剖面图。在一些实施例中，图6显示类似于图3h所示的结构。在一些实施例中，因为用于形成介层孔的蚀刻工艺，所以稍微凹蚀电阻元件312和320。因此，在介层孔中形成的导孔326可稍微地延伸至电阻元件312和/或电阻元件320中。

图7是根据一些实施例的半导体装置结构的剖面图。在一些实施例中，图7显示类似于图4f所示的结构。在一些实施例中，因为用于形成介层孔的蚀刻工艺，所以稍微凹蚀电阻元件412和418。因此，在介层孔中形成的导孔424可稍微地延伸至电阻元件412和/或电阻元件418中。其中一个导孔424延伸至电阻元件412中的那部分可具有高度h1。其中一个导孔424延伸至电阻元件418中的那部分可具有高度h2。在一些实施例中，高度h2大于高度h1。然而，可对本发明的实施例进行许多变动和/或修改。在另一些实施例中，高度h1大体上等于高度h2。在另一些实施例中，高度h1大于高度h2。

本发明的实施例形成具有多个电阻元件的半导体装置结构。可堆叠多个电阻元件且连接在一起，以提供期望的电阻，但不会增大占据的面积。可根据需求，横向安排多个电阻元件。堆叠的电阻元件也可作为部分的电容器，以提供多个功能。因此，具有多个电阻元件的半导体装置结构可具有更好的效能和可靠度。

根据一些实施例，提供一种半导体装置结构。半导体装置结构包含半导体基底及在半导体基底上的第一电阻元件和第二电阻元件。半导体装置结构亦包含电性连接至第一电阻元件的第一导电部件和电性连接至第二电阻元件的第二导电部件。半导体装置结构还包含围绕第一导电部件和第二导电部件的介电层。

在一些实施例中，其中第一电阻元件在第二电阻元件和半导体基底之间。

在一些实施例中，其中第一电阻元件通过第一导电部件和第二导电部件，电性连接至第二电阻元件。

在一些实施例中，其中第一电阻元件大于第二电阻元件。

在一些实施例中，半导体装置结构还包含电容介电层在第一电阻元件和第二电阻元件之间，其中电容介电层具有大于介电层的介电常数的介电常数。

在一些实施例中，其中第一导电部件具有第一部分延伸进入第一电阻元件，第二导电部件具第二部分延伸进入第二电阻元件，且第二部分比第一部分长。

在一些实施例中，半导体装置结构还包含阻障层在介电层和第一导电部件之间，其中第一电阻元件具有氮原子浓度，其大于阻障层的氮原子浓度。

在一些实施例中，其中第一电阻元件和第二电阻元件的底面大致上彼此共平面。

在一些实施例中，其中该第一电阻元件与第二电阻元件电绝缘。

在一些实施例中，半导体装置结构还包含第三电阻元件，其中第二电阻元件在第一电阻元件和第三电阻元件之间。

根据一些实施例，提供一种半导体装置结构。半导体装置结构包含半导体基底和在半导体基底上的第一电阻元件。半导体装置结构也包含在第一电阻元件上的第二电阻元件，且第一电阻元件大于第二电阻元件。半导体装置结构还包含在第一电阻元件和第二电阻元件之间的介电层。

在一些实施例中，半导体装置结构还包含导电部件在第一电阻元件和第二电阻元件之间，其中第一电阻元件通过导电部件，电性连接至第二电阻元件。

在一些实施例中，半导体装置结构还包含阻障层在导电部件和介电层之间，其中第一电阻元件具有氮原子浓度，其大于阻障层的氮原子浓度。

在一些实施例中，其中阻障层直接接触第一电阻元件。

在一些实施例中，半导体装置结构还包含电容介电层在第一电阻元件和第二电阻元件之间，其中电容介电层具有大于介电层的介电常数的介电常数。

根据一些实施例，提供一种半导体装置结构。半导体装置结构包含半导体基底及在半导体基底上的第一电阻元件和第二电阻元件。第二电阻元件的顶面与第一电阻元件的顶面等高，或高于第一电阻元件的顶面。半导体装置结构也包含在第一电阻元件和第二电阻元件之间的介电层。

在一些实施例中，其中第一电阻元件彼此电性连接。

在一些实施例中，其中第一电阻元件彼此电绝缘。

在一些实施例中，其中第一电阻元件和第二电阻元件由不同的材料制成。

在一些实施例中，其中第一电阻元件和第二电阻元件由相同的材料制成。

以上概述多个实施例的部件，以便在本发明所属技术领域中技术人员可以更加理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解，此类等效的结构并无悖离本发明的构思与范围，且他们能在不违背本发明的构思和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视后附权利要求所界定为准。